[go: up one dir, main page]

KR940017551A - Signal message processing processor device of common line signal device - Google Patents

Signal message processing processor device of common line signal device Download PDF

Info

Publication number
KR940017551A
KR940017551A KR1019920026142A KR920026142A KR940017551A KR 940017551 A KR940017551 A KR 940017551A KR 1019920026142 A KR1019920026142 A KR 1019920026142A KR 920026142 A KR920026142 A KR 920026142A KR 940017551 A KR940017551 A KR 940017551A
Authority
KR
South Korea
Prior art keywords
processor
signal
input
unit
system bus
Prior art date
Application number
KR1019920026142A
Other languages
Korean (ko)
Other versions
KR950011468B1 (en
Inventor
소운섭
이규욱
김진태
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019920026142A priority Critical patent/KR950011468B1/en
Publication of KR940017551A publication Critical patent/KR940017551A/en
Application granted granted Critical
Publication of KR950011468B1 publication Critical patent/KR950011468B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 전자교환기의 공통선 신호장치에 있어서, 신호단말로 부터 입력된 신호메시지를 해당 사용자부로 루팅하거나, 사용자로 부터 입력된 신호 메시지를 해당 신호단말로 루팅하는 메시지 처리 기능을 갖는 프로세서 처리장치로서 OS 및 응용 프로그램이 탑재되어 핵심 기능을 수행하는 주 프로세서, 제어망과의 메시지 송수신을 전담하는 제어망 정합 통신 프로세서, 신호단말망과의 메시지 송수신을 전담하는 신호단말망 정합 통신 프로세서, 이들 상호간의 통신을 위한 프로세서 시스템버스로 구성된 것을 특징으로 한다.The present invention provides a common line signaling device of an electronic switch, comprising: a processor processing device having a message processing function of routing a signal message input from a signal terminal to a corresponding user unit, or routing a signal message input from a user to a corresponding signal terminal; A main processor carrying core functions with an OS and application programs, a control network matching communication processor dedicated to sending and receiving messages to and from a control network, a signal network matching communication processor dedicated to sending and receiving messages to and from a signal terminal network, and mutually Characterized in that consisting of a processor system bus for communication.

Description

공통선 신호장치의 신호메시지 처리 프로세서장치Signal message processing processor device of common line signal device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 신호메시지 처리 프로세서장치 구조도, 제4도는 주 프로세서 구성도, 제5도는 신호메시지 포멧 구성도.3 is a diagram illustrating a structure of a signal message processing processor, FIG. 4 is a diagram of a main processor, and FIG. 5 is a diagram of a signal message format.

Claims (5)

전자교환기의 공통선 신호장치에 있어서, 신호단말로 부터 입력된 신호메시지를 해당 사용자부로 루팅하거나, 사용자로 부터 입력된 신호 메시지를 해당 신호단말로 루팅하는 메시지 처리 기능을 갖는 프로세서 처리장치로서 OS 및 응용 프로그램이 탑재되어 핵심 기능을 수행하는 주 프로세서, 제어망과의 메시지 송수신을 전담하는 제어망 정합 통신 프로세서, 신호단말망과의 메시지 송수신을 전담하는 신호단말망 정합 통신 프로세서, 이들 상호간의 통신을 위한 프로세서 시스템버스로 구성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.A common line signaling device of an electronic exchange, comprising: an OS and a processor processing device having a message processing function for routing a signal message input from a signal terminal to a corresponding user unit, or routing a signal message input from a user to a corresponding signal terminal; It is equipped with a main program that executes core functions with an application program, a control network matching communication processor dedicated to sending and receiving messages with a control network, a signal network matching communication processor dedicated to sending and receiving messages with a signal terminal network, and communication between them. Signal message processing processor device, characterized in that configured for the processor system bus. 제1항에 있어서, 상기 주 프로세서는 CPU, 롬, 램, 다기능, 디바이스 및 주변회로로 구성되어 전체적인 제어 기능을 하는 중앙처리부, 상기 중앙 처리부에 연결되어 4메가 바이트의 뱅크 4개로 16메가 바이트의 DRAM으로 구성하여 시스템에 필요한 충분한 메모리를 제공하는 시스템 메모리부, 상기 중앙처리부에 연결되어 통신 프로세서로 부터의 입력신호를 감시하고 기능 고장시 경보를 송출하는 고장 감시부로 궁성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.The CPU of claim 1, wherein the main processor includes a CPU, a ROM, a RAM, a multifunction device, a peripheral circuit, and a central processing unit for overall control. Signal message, characterized in that the system memory unit configured to provide a sufficient memory required for the system, connected to the central processing unit, the fault monitoring unit for monitoring the input signal from the communication processor and sending out an alarm in case of malfunction Processing processor unit. 제1항에 있어서, 상기 신호단말망 정합 통신 프로세서는 프로세서 시스템버스에 연결되어 DPRAM을 통하여 주 프로세서와 통신하며, 워드포트이면서 한 바이트의 어드레스를 비교하여 데이터를 수신하도록 하고 로컬 메모리와 입출력 제어기 사이에 워드포트이면서 한 바이트의 어드레스를 비교하여 데이터를 수신하도록 하고 로컬 메모리와 입출력 제어기 사이에 워드포트 FIFO를 두어 송수신 데이터의 오우버런을 방지하도록 하며 6가지의 차동신호를 이용하여 신호단말망과의 통신을 하도록 구성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.The signal terminal network matching communication processor is connected to a processor system bus and communicates with a main processor through a DPRAM, and is a word port. It compares the address of one byte to receive the data and puts the word port FIFO between the local memory and the input / output controller to prevent overrun of the transmitted / received data. A signal message processing processor device, characterized in that configured to communicate. 제1항에 있어서, 상기 제어망 정합 통신 프로세서는 프로세서 시스템버스에 연결되어 DPRAM을 통하여 주 프로세서와 통신하며, 바이트포트이면서 두 바이트의 어드레스를 비교하여 데이터를 수신하도록 하고 로컬 메모리와 입출력 제어기 사이에 바이트포트 FIFO를 두어 송수신 데이터의 오우버런을 방지 하도록 하며 6가지의 차동신호를 이용하여 제어망과의 통신을 하도록 구성된 것을 특징으로 하는 신호메시지 처리 프로세서장치.The network of claim 1, wherein the control network matching communication processor is connected to a processor system bus and communicates with a main processor through a DPRAM, and compares two byte addresses to receive data between a local memory and an input / output controller. And a byte port FIFO to prevent overrun of transmitted / received data and to communicate with a control network using six differential signals. 제1항에 있어서, 상기 프로세서 시스템버스는 주프로세서 및 각 통신 프로세서어 연결되어 이들 상호간의 데이터와 제어 신호의 통로로 사용되며 인터럽트 처리를 위한 우선 인터럽트 처리를 위한 우선 인터럽트 그룹신호, 데이터 전송을 위한 데이터 전송버스 그룹신호, 각 프로세서간의 데이터 전송버스 중재를 위한 데이터 전송버스 중재 그룹신호, 다양한 용도를 위한 유틸리티 그룹신호, 각 프로세세어서 독자적으로 필요한 사용자 입출력 그룹신호로 구성된 것을 특징으로하는 신호메시지 처리 프로세서장치.The processor system bus of claim 1, wherein the processor system bus is connected to a main processor and each communication processor and used as a path for data and control signals between the main processor and each communication processor, and the priority interrupt group signal for priority interrupt processing for interrupt processing and data transmission. Signal message processing comprising data transmission bus group signal, data transmission bus arbitration group signal for data transmission bus arbitration between each processor, utility group signal for various uses, and user input / output group signal required for each processor independently Processor unit. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920026142A 1992-12-29 1992-12-29 Signal message controlling device KR950011468B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026142A KR950011468B1 (en) 1992-12-29 1992-12-29 Signal message controlling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026142A KR950011468B1 (en) 1992-12-29 1992-12-29 Signal message controlling device

Publications (2)

Publication Number Publication Date
KR940017551A true KR940017551A (en) 1994-07-26
KR950011468B1 KR950011468B1 (en) 1995-10-05

Family

ID=19347285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026142A KR950011468B1 (en) 1992-12-29 1992-12-29 Signal message controlling device

Country Status (1)

Country Link
KR (1) KR950011468B1 (en)

Also Published As

Publication number Publication date
KR950011468B1 (en) 1995-10-05

Similar Documents

Publication Publication Date Title
KR880010365A (en) Bus Interface Circuits for Digital Data Processors
KR910017307A (en) Neuro chip and neuro computer with the chip
KR870006478A (en) Network interface device
GB2264845B (en) Local area network adaptive circuit for multiple network types
KR890011253A (en) Resilient Data Communication System
KR950033863A (en) I / O system based on intelligent memory
KR830004747A (en) Time Distribution Switching System Controller
KR940017551A (en) Signal message processing processor device of common line signal device
KR900700971A (en) Network interface board system
KR980007804A (en) One-to-Many Multiprocessor Communication Device and Communication Method
KR880700606A (en) System processor interface unit
KR940017549A (en) Message transmission method in signal bus matching board connected to signal terminal network of all electronic switch
KR950022597A (en) Inter-processor communication device using PIPO memory
KR830008233A (en) Communication multiplexer with device to establish single line priority
JPS5555642A (en) Duplex system in data transmission slave station
JPH0215743A (en) On-line monitoring system for ring type lan
KR960025102A (en) Processor for connecting electronic electronic switch
KR970009059A (en) Communication port protection circuit of multi-drop communication system
JPS5676826A (en) Data transfer control system
KR950023115A (en) Serial communication device using direct memory access in non-bus input / output
KR970056479A (en) Matching device for communication between processors
KR920010454A (en) Node branching and control device using personal computer
KR890012471A (en) Common line signaling device of electronic exchange
KR950004021A (en) Signal Matching Communication Processor
JPS5568756A (en) Polling system

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19921229

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19921229

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19931217

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19950907

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19951223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960322

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960322

End annual number: 3

Start annual number: 1

FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 19980929

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee