KR940011379B1 - Manufacturing Method of Semiconductor Device - Google Patents
Manufacturing Method of Semiconductor Device Download PDFInfo
- Publication number
- KR940011379B1 KR940011379B1 KR1019940021371A KR19940021371A KR940011379B1 KR 940011379 B1 KR940011379 B1 KR 940011379B1 KR 1019940021371 A KR1019940021371 A KR 1019940021371A KR 19940021371 A KR19940021371 A KR 19940021371A KR 940011379 B1 KR940011379 B1 KR 940011379B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- semiconductor device
- leads
- bonding
- forming surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 발명에 의한 실시예 1인 반도체장치를 도시한 제2도의 Ⅰ-Ⅰ선 단면도.1 is a cross-sectional view taken along the line I-I of FIG. 2 showing a semiconductor device according to the first embodiment of the present invention.
제2도는 본 실시예 1인 반도체장치의 펠릿과 리이드와의 관계를 도시한 평면도.2 is a plan view showing the relationship between pellets and leads of the semiconductor device according to the first embodiment.
제3도는 본 실시예 1인 반도체장치에 적용되는 리이드 프레임의 도금 공정에서의 상태를 도시한 부분 평면도.3 is a partial plan view showing a state in a plating process of a lead frame applied to the semiconductor device of the first embodiment.
제4도는 본 발명에 의한 실시예 2인 반도체장치에 있어서 펠릿과 리이드와의 관계를 도시한 평면도.4 is a plan view showing the relationship between pellets and leads in the semiconductor device according to the second embodiment of the present invention.
제5도는 본 실시예 2인 반도체장치의 내부구조를 도시한 제4도에 있어서의 Ⅴ-Ⅴ선 부분 단면도.FIG. 5 is a partial cross-sectional view taken along line V-V in FIG. 4 showing the internal structure of the semiconductor device of Embodiment 2. FIG.
제6도는 본 발명에 의한 실시예 3인 반도체장치를 도시한 제7도에 있어서의 Ⅵ-Ⅵ선의 단면도.6 is a cross-sectional view taken along the line VI-VI in FIG. 7 showing a semiconductor device of Example 3 of the present invention.
제7도는 본 실시예 3인 반도체장치의 펠릿과 리이드와의 관계를 도시한 정면도.7 is a front view showing the relationship between pellets and leads of the semiconductor device of the third embodiment.
제8도는 종래의 수지 봉지형 반도체장치의 제조에 사용되고 있는 리이드 프레임을 도시한 평면도.8 is a plan view showing a lead frame used in the manufacture of a conventional resin-encapsulated semiconductor device.
본 발명은 수지봉지형 반도체장치에 있어서의 펠릿의 전기적 접속에 적용하여 유효한 기술에 관한 것이다.The present invention relates to an effective technique applied to the electrical connection of pellets in a resin encapsulated semiconductor device.
제8도는 종래의 리이드 프레임의 평면도이며, 종래의 수지 봉지형 반도체장치, 구체적으로는 수지봉지형상의 64K SRAM LSI의 제조에 사용되고 있는 리이드 프레임이다.8 is a plan view of a conventional lead frame, and is a lead frame used in the manufacture of a conventional resin encapsulated semiconductor device, specifically, a 64K SRAM LSI of a resin encapsulated shape.
동일 도면에 있어서, (100)은 프레임, (101)은 외부리이드, (102)는 내부리이드, (103)은 타이바, (104)는 탭, (105)는 탭 리이드이다.In the same drawing, reference numeral 100 denotes a frame, 101 an outer lead, 102 an inner lead, 103 a tie bar, 104 a tab, and 105 a tab lead.
그러나, 수지봉지형 반도체장치에 있어서의 펠릿의 대형화에 따라서 패키지측 끝과 펠릿 탑재부인 탭과의 사이의 치수가 더욱 좁아지는 경향에 있다. 이것은 펠릿에 대한 패키지의 사이즈가 규격화되어 있으므로, 펠릿의 사이즈가 크게 되는데에도 불구하고 크게할 수가 없다는데 기인한다.However, as the pellets increase in size in the resin-encapsulated semiconductor device, there is a tendency that the dimension between the package end and the tab serving as the pellet mounting portion becomes narrower. This is due to the fact that the size of the package for the pellets is standardized, and therefore cannot be increased despite the size of the pellets being large.
그 결과, 외부단자인 리이드중, 패키지를 형성하는 수지에 배치되는 길이가 그 구조상 짧게 되는, 소위 짧은 리이드의 접착강도가 한층 낮아지기 때문에, 리이드가 패키지로부터 이탈되어 떨어지기 쉽고, 또 리이드를 절곡 성형할 때에 리이드와 수지와의 사이의 박리가 발생하기 쉬워진다고 생각된다.As a result, the bond strength of the so-called short lead, which is short in structure due to its short length arranged in the resin forming the package among the leads serving as external terminals, is further lowered, so that the lead is easily separated from the package, and the lead is bent and molded. It is thought that peeling between a lead and resin becomes easy to occur at the time of doing.
이로 인해, 전기적 도통불량 또는 내습성 저하등의 반도체 장치의 신뢰성의 저하를 초래하기 쉬워진다는 것이 본 발명자에 의해 발견되었다.For this reason, it was discovered by the present inventors that it becomes easy to cause the fall of the reliability of a semiconductor device, such as an electrical conduction defect or a moisture resistance fall.
그리고, 수지 봉지형 반도체 장치에 대해서는 1980년 1월 15일, 주식회사 공업조사회 발행, 일본 마이크로 일렉트로닉스 협회편「IC화 실장기술」, P. 149~P.150에 기재되어 있다.The resin-encapsulated semiconductor device is described in the January 15, 1980 publication of the Industrial Society of Japan, "IC Packaging Technology", Japanese Society for Microelectronics, p. 149 to p. 150.
본 발명의 목적은 수지봉지형 반도체장치, 특히 대형 펠릿이 탑재된 반도체장치에서도 패키지의 수지와 리이드와의 접착강도를 크게 증대할 수 있는 기술을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of greatly increasing the adhesive strength of a resin and a lead of a package even in a resin encapsulated semiconductor device, especially a semiconductor device equipped with a large pellet.
본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.Brief descriptions of representative ones of the inventions disclosed in the present application are as follows.
즉, 상술한 본 발명의 목적을 달성하기 위해 본 발명의 반도체장치의 제조방법은 내부 리이드에 공통으로 절연 시이트가 접착된 여러개의 리이드를 갖는 리이드 프레임과 회로형성면에 여러개의 본딩패드를 갖는 반도체 펠릿을 준비하는 공정, 내부 리이드에 접착된 절연 시이트를 접착제를 거쳐서 회로형성면에 접착하는 공정, 여러개의 리이드의 내부 리이드와 본딩 패드를 전기적으로 접속하는 공정, 펠릿과 여러개의 리이드의 내부 리이드를 수지에 의해 봉지하는 공정으로 이루어지는 것을 특징으로 한다.That is, in order to achieve the above object of the present invention, a method of manufacturing a semiconductor device of the present invention includes a lead frame having a plurality of leads to which an insulating sheet is commonly bonded to an inner lead, and a semiconductor having a plurality of bonding pads on a circuit forming surface. The process of preparing pellets, bonding the insulating sheet bonded to the inner leads to the circuit forming surface through an adhesive, electrically connecting the inner leads of the several leads and the bonding pads, and the inner leads of the pellets and the several leads It consists of the process of sealing by resin.
또, 본 발명의 반도체장치의 제조방법은 절연 시이트가 폴리이미드 수지로 이루어지는 것을 특징으로 한다.Moreover, the manufacturing method of the semiconductor device of this invention is characterized by the insulating sheet which consists of polyimide resin.
또, 본 발명의 반도체장치의 제조방법은 여러개의 리이드의 내부 리이드가 본딩 와이어에 의해서 본딩 패드에 접속되어 있는 것을 특징으로 한다.Moreover, the manufacturing method of the semiconductor device of this invention is characterized in that the inner lead of several leads is connected to the bonding pad by the bonding wire.
또, 본 발명의 반도체장치의 제조방법은 수지가 에폭시 수지로 이루어지는 것을 특징으로 한다.Moreover, the manufacturing method of the semiconductor device of this invention is characterized in that resin consists of an epoxy resin.
또, 본 발명의 반도체장치의 제조방법은 절연 시이트가 회로형성면의 본딩 패드를 제외한 영역에 접착되어 있는 것을 특징으로 한다.Moreover, the manufacturing method of the semiconductor device of this invention is characterized in that the insulating sheet is adhere | attached on the area | region except the bonding pad of the circuit formation surface.
또, 본 발명의 반도체장치의 제조방법은 사각형의 회로형성면과 그것에 대향하는 비회로형성면을 갖고, 회로형성면의 1변을 따라서 또한 그 1변의 근방의 회로형성면상에 배열된 여러개의 본딩 패드를 갖는 반도체 펠릿을 준비하는 공정, 각각이 내부 리이드와 외부 리이드로 이루어지는 여러개의 리이드를 갖는 리이드 프레임을 준비하는 공정, 비회로형성면을 지지하기 위한 탭이 존재하지 않는 상태이고 또한 1변을 따라서 배열된 여러개의 본딩 패드의 위치와 1변에 대향하는 변과의 사이의 회로형성면상의 영역에 있어서, 여러개의 내부 리이드의 각각의 일부분을 회로형성면상에 절연 시이트를 거쳐서 접착제로 접착하는 공정, 여러개의 리이드의 내부 리이드의 일부분과 본딩 패드를 본딩 와이어에 의해서 접촉하는 공정, 펠릿, 여러개의 리이드의 내부 리이드 및 본딩 와이어를 수지에 의해 봉지하는 공정으로 이루어지는 것을 특징으로 한다.In addition, the semiconductor device manufacturing method of the present invention has a rectangular circuit forming surface and a non-circuit forming surface opposite thereto, and a plurality of bondings are arranged along one side of the circuit forming surface and on the circuit forming surface near the one side thereof. A process of preparing a semiconductor pellet having a pad, a process of preparing a lead frame having a plurality of leads each consisting of an inner lead and an outer lead, and a state in which no tab for supporting a non-circuit forming surface does not exist and one side Therefore, in a region on the circuit forming surface between the positions of the plurality of bonding pads arranged and the side opposite to one side, a step of bonding each portion of the plurality of inner leads with an adhesive on the circuit forming surface via an insulating sheet. Process of contacting a part of the inner lead of several leads and a bonding pad by a bonding wire, pellets, multiple leads It characterized in that the inner lead and the bonding wires made of a step of sealing by the resin.
또, 본 발명의 반도체장치의 제조방법은 반도체 펠릿으로서 1변에 대향하는 변을 따라서 또한 그 변의 근방의 회로형성면에도 여러개의 본딩 패드가 배열되어 있는 것을 사용하고, 여러개의 리이드의 일부분과 회로형성면과의 접착은 양변의 근방의 본딩 패드 사이의 회로형성면과의 영역에서 실행하고, 내부 리이드와 본딩 패드를 접속하는 공정에서는 여러개의 리이드의 일부분과 1변에 대향하는 변을 따라서 배열된 여러개의 본딩 패드와의 사이도 접속하는 것을 특징으로 한다.In the semiconductor device manufacturing method of the present invention, a plurality of bonding pads are arranged along the side opposite to one side as a semiconductor pellet and also on the circuit formation surface near the side, and a part of several leads and a circuit are used. Bonding with the formation surface is performed in the area with the circuit formation surface between the bonding pads in the vicinity of both sides, and in the process of connecting the inner lead and the bonding pads, the leads are arranged along a side opposite to one side of the several leads and one side. It is characterized by connecting also with several bonding pads.
또, 본 발명의 반도체장치의 제조방법은 절연 시이트가 폴리이미드 수지로 이루어지는 것을 특징으로 한다.Moreover, the manufacturing method of the semiconductor device of this invention is characterized by the insulating sheet which consists of polyimide resin.
또, 본 발명의 반도체장치의 제조방법은 절연 시트가 상기 여러개의 리이드의 일부분에 대해서 공통으로 접착되어 있는 것을 특징으로 한다.Moreover, the manufacturing method of the semiconductor device of this invention is characterized in that the insulating sheet is adhere | attached in common with a part of said several lead.
본 발명의 상기 및 그 외의 목적과 새로운 특징은 본 명세서의 기술과 첨부도면에서 명확하게 될 것이다.The above and other objects and novel features of the present invention will become apparent from the description and the accompanying drawings.
[실시예 1]Example 1
제1도는 본 발명에 의한 실시예 1인 반도체장치를 도시한 것으로, 제2도에 있어서의 Ⅰ-Ⅰ선 단면도이고, 제2도는 본 실시예 1의 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.FIG. 1 shows a semiconductor device of Embodiment 1 according to the present invention, which is a sectional view taken along line I-I in FIG. 2, and FIG. 2 shows a relationship between pellets and leads in the semiconductor device of Embodiment 1 It is a top view showing the.
본 실시예 1의 반도체장치는 소위 수지봉지형 반도체장치이다. 즉 탑재되는 반도체 펠릿(1)이 외부단자인 리이드(2)의 일부인 내부 리이드와 함께 에폭시 수지등의 패키지(3)을 형성하는 수지(이하, 패키지용 수지라고 한다)(4)내에 매입되고, 그 리이드(2)의 패키지 외부의 외부 리이드는 패키지(3)의 변 끝 근방에서 아래쪽으로 구부러져서 되는 것이다.The semiconductor device of the first embodiment is a so-called resin encapsulated semiconductor device. That is, the semiconductor pellet 1 to be mounted is embedded in a resin (hereinafter referred to as a package resin) 4 which forms a package 3 such as an epoxy resin together with an inner lead which is a part of the lead 2 which is an external terminal, The outer lead outside the package of the lead 2 is bent downward near the edge of the package 3.
그런데, 종래의 수지봉지형 반도체장치에 있어서, 펠릿은 그 펠릿과 같은 정도의 크기의 탑재 기판인 탭에 부착되고, 그 펠릿의 전극인 본딩 패드는 본딩 와이어인 금속 세선을 거쳐서 그 탭의 주위에 배치된 리이드의 안쪽 끝 부분과 전기적으로 접속되어 있다.By the way, in the conventional resin-encapsulated semiconductor device, the pellet is attached to a tab which is a mounting substrate of the same size as the pellet, and the bonding pad which is an electrode of the pellet is passed around the tab via a thin metal wire, which is a bonding wire. It is electrically connected to the inner end of the arranged lead.
그러나, 본 실시예 1의 반도체장치에서는 장방형상의 펠릿(1)의 제2의 주면인 뒤면(즉, 반도체 집적회로가 형성되어 있지 않고, 집적회로가 형성된 제1의 주면에 대향하는 비회로형성 주면)에 리이드가 연장되어 있다. 그리고, 이들 리이드에 접착된 폴리이미드 수지로 되는 절연 시이트(5)에 접착제(6)을 거쳐서 펠릿이 설치되어 있다. 이 경우, 리이드 프레임에 펠릿 탑재부인 탭이 존재하지 않는 것이다. 절연시이트(5)는 각 리이드 사이의 전기적 절연을 도모하기 위한 것이다. 본 실시예에서는 이 절연 시이트가 없으면, 도전성 펠릿(1)에 의해 각 리이드 사이가 전기적 단락상태로 된다. 이 각 리이드 사이의 전기적 단락 상태를 피하기 위하여 펠릿(1)과 각 리이드 사이에 절연물인 절연성 시이트(5)를 개재시키는 것이다.However, in the semiconductor device of the first embodiment, the back surface which is the second main surface of the rectangular pellet 1 (i.e., no semiconductor integrated circuit is formed and the non-circuit forming main surface opposite to the first main surface on which the integrated circuit is formed). ) The lead is extended. And the pellet is provided in the insulating sheet 5 which consists of polyimide resin adhered to these leads through the adhesive agent 6. In this case, the tab which is a pellet mounting part does not exist in a lead frame. The insulating sheet 5 is for electrical insulation between each lead. In the present embodiment, without this insulating sheet, the conductive pellets 1 are in an electrical short circuit between the leads. In order to avoid the electrical short between these leads, the pellet 1 and the insulating sheet 5 which are insulators are interposed between each lead.
그리고, 상기 펠릿(1)과 리이드(2)의 위치관계는 제2도에 도시한 바와 같이 본딩패드(7)이 배열 형성되어 있지 않은 펠릿(1)의 측면(이하, 본딩패드 비형성변이라고도 한다)에 따라서 외부 리이드가 배치되어 있는 리이드(2a)의 내부리이드가 펠릿(1)의 뒤면(비회로형성 주면)으로 연장하고, 그 리이드의 선단부(2b)가 본딩패드(7)이 배열 형성되어 있는 펠릿 변을 초과한 위치까지 연장되도록 되어 있다. 이들의 리이드(2a)의 위에는 절연 시이트(5)가 접착되어 있고, 그 절연 시이트(5)의 위면에 펠릿(1)이 그 비회로형성 주면을 아래쪽으로 해서 부착되어 있다.In addition, the positional relationship between the pellet 1 and the lead 2 is defined by the side surface of the pellet 1 in which the bonding pads 7 are not arranged as shown in FIG. 2 (hereinafter also referred to as a bonding pad non-forming edge). The inner lead of the lead 2a on which the outer lead is disposed extends to the rear surface (non-circuit forming main surface) of the pellet 1, and the leading end portion 2b of the lead forms the bonding pads 7 in an array. It extends to the position beyond the pellet side. The insulating sheet 5 is adhered on these leads 2a, and the pellet 1 is attached to the upper surface of the insulating sheet 5 with the non-circuit forming main surface downward.
그런데, 펠릿(1)의 아래로 연장되어 있는 내부 리이드를 가진 리이드(2a)가 패키지용 수지에 매입되어 있는 장소는 종래의 수지봉지형 반도체장치에 있어서 내부 리이드(리이드중 패키지용 수지에 매입되어 있는 리이드 부분)가 패키지 변 끝에서 탭 근방까지 극히 제한된 짧은 길이 밖에 확보할 수가 없는 패키지용 수지 영역, 소위 짧은 리이드가 마련되어 있는 장소이다.By the way, the place where the lead 2a having the inner lead extending below the pellet 1 is embedded in the resin for the package is embedded in the inner lead (the resin in the package of the lead in the conventional resin-encapsulated semiconductor device). Lead area) is a place where a resin area for a package can be secured only from the edge of the package to the vicinity of the tab, and a so-called short lead is provided.
이 종래의 짧은 리이드는 통상 패키지용 수지와의 접착면적이 적으므로, 그 인장 강도가 약하고, 패키지로부터 이탈되어 떨어지기 쉽다는 문제가 있다.Since this conventional short lead usually has a small adhesion area with the resin for a package, its tensile strength is weak and there is a problem that it tends to be detached from the package.
이것은 짧은 리이드와 패키지용 수지와의 접착영역이 펠릿 사이즈가 커짐에 따라서 적어지기 때문에, 근래의 펠릿의 대형화에 따라서 이 사태는 더욱 심각하게 된다.This is because the area of adhesion between the short lead and the resin for the package decreases as the pellet size increases, and this situation becomes more serious with the recent increase in the size of the pellets.
그러나, 본 실시예 1의 반도체장치에서는 상기의 짧은 리이드에 상당하는 장소에 마련되어 있는 리이드(2a)의 내부 리이드가 매우 긴 형상이기 때문에, 패키지용 수지(4)와의 접착면적이 크다. 이로 인해, 리이드와 패키지용 수지와의 강도는 크게 향상되는 것이다. 따라서, 대형 펠릿을 사용하고 있는 반도체장치의 경우에 있어서도 외부 리이드의 절곡성형시 발생하는 리이드와 패키지용 수지와의 계면에 있어서의 리이드와 패키지용 수지 사이의 박리를 유효하게 방지할 수 있고, 이 박리 부분에서의 수분이 외부로부터 패키지용 수지내의 펠릿으로 침입하는 일이 없이 반도체장치의 내습성을 향상할 수가 있다. 그외에, 상기 각 리이드(2a)에는 절연 시이트(5)가 견고하게 접착되어 있으므로, 리이드(2a)는 매우 큰 인장강도를 갖게 된다. 또, 접착이 절연 시이트(5)를 거쳐서 이루어지고 있지만, 패키지용 수지보다 열전도성이나 열방산성이 양호한 금속재료로 되는 리이드(2a)가 펠릿(1)의 면의 넓은 범위에 배치되어 있기 때문에, 동작 상태일때 펠릿에 발생한 열을 그 리이드를 통해서 직접 패키지의 밖으로 방산시킬 수가 있다. 이로 인해, 본 발명의 반도체장치는 방열성이 우수한 구조의 반도체장치이다.However, in the semiconductor device of the first embodiment, since the inner lead of the lead 2a provided in the place corresponding to the short lead is very long, the adhesion area with the resin 4 for the package is large. For this reason, the intensity | strength of a lead and resin for packages is greatly improved. Therefore, even in the case of a semiconductor device using large pellets, peeling between the lead and the package resin at the interface between the lead and the package resin generated during bending of the external lead can be effectively prevented. The moisture resistance of a semiconductor device can be improved, without the moisture in a peeling part invading into the pellet in the package resin from the outside. In addition, since the insulating sheet 5 is firmly bonded to each of the leads 2a, the leads 2a have a very large tensile strength. Moreover, although the adhesion | attachment is made through the insulating sheet 5, since the lead 2a which is a metal material with thermal conductivity and heat dissipation better than resin for a package is arrange | positioned in the wide range of the surface of the pellet 1, When in operation, the heat generated by the pellets can be dissipated directly out of the package through the grid. For this reason, the semiconductor device of this invention is a semiconductor device of the structure excellent in heat dissipation.
또한, 펠릿(1)과 리이드(2a)와의 전기적 접속은 펠릿(1)에 있어서의 본딩 패드(7a)와 이에 가까운 펠릿측 근방으로 연장하는 리이드(2a)의 선단부(2b)를 와이어 본딩하는 것에 의해 달성되기 때문에, 본딩 와이어(8)을 짧게할 수가 있다. 따라서, 서로 인접하고 있는 본딩 와이어 사이의 접촉사고 또는 본딩 와이어와 이에 인접하고 있는 리이드와의 접촉사고 또는 본딩 와이어와 펠릿 사이의 접촉사고가 방지된다. 바꾸어 말하면, 단락사고의 발생을 방지할 수 있다. 또, 짧은 길이의 본딩 와이어에 의해 와이어(8)의 사용량을 저감할 수가 있으므로, 원가의 저감도 달성할 수 있다.In addition, the electrical connection between the pellet 1 and the lead 2a is for wire-bonding the bonding pad 7a in the pellet 1 and the tip portion 2b of the lead 2a extending near the pellet side close thereto. Since this is achieved, the bonding wire 8 can be shortened. Therefore, a contact accident between bonding wires adjacent to each other or a contact accident between a bonding wire and a lead adjacent thereto or a contact accident between a bonding wire and pellets is prevented. In other words, occurrence of a short circuit accident can be prevented. Moreover, since the usage-amount of the wire 8 can be reduced by the bonding wire of a short length, cost reduction can also be achieved.
본 실시예 1의 반도체장치는 소정의 리이드 형상의 리이드 프레임을 형성하고, 그 내부 리이드의 소정부에 절연 시이트(5)를 접착하고, 그 절연 시이트(5)에 접착제를 거쳐서 펠릿(1)을 부착하고, 이어서 펠릿(1)의 본딩 패드(7)과 여러개의 리이드의 본딩부와를 전기적으로 접속하기 위한 와이어 본딩을 실행하고, 그후 종래의 수지봉지형 반도체장치와 마찬가지의 조립공정을 거쳐서 용이하게 완성된다. 또한, 이 경우, 절연 시이트(5)는 각 리이드 사이의 단락사고를 방지하는 절연체로서 작용할 뿐만 아니라, 리이드 프레임의 기계적 강도를 보강하는 역할도 하고 있다.In the semiconductor device of the first embodiment, a lead frame having a predetermined lead shape is formed, the insulating sheet 5 is bonded to a predetermined portion of the inner lead, and the pellet 1 is attached to the insulating sheet 5 through an adhesive. And then wire bonding for electrically connecting the bonding pads 7 of the pellets 1 and the bonding portions of the various leads, followed by an assembly process similar to that of a conventional resin-encapsulated semiconductor device. It is finished. In this case, the insulating sheet 5 not only serves as an insulator for preventing short circuit accidents between the leads, but also serves to reinforce the mechanical strength of the lead frame.
그런데, 상기 리이드의 와이어 본딩부는 리이드의 일부에, 예를들면 금을 부분 도금법으로 피착하는 것에 의해서 형성할 수가 있다.By the way, the wire bonding part of the said lead can be formed by depositing gold by a partial plating method to a part of lead, for example.
제3도에는 절연 시이트(5)가 접착된 리이드 프레임을 그 타이버(9) 부근의 안쪽에서의 부분 평면도로써 도시하고 있다. 도시가 생략되어 있는 리이드 프레임 부분, 예를들면 리이드 프레임 부분과 외부 리이드 부분은 제8도에 도시한 리이드 프레임과 유사한 형상을 갖고 있다. 본 실시예 1의 반도체장치의 경우는 절연시이트(5) 자체가 부분 도금용 마스크로서 가능하기 때문에 제3도에 2점쇄선으로 표시한 개구부를 갖는 부분 도금용 마스크를 사용하는 것만으로 리이드(2)의 선단부(2b)에만 선택적으로 금등의 와이어 본딩성이 우수한 재료의 부분 도금을 실행할 수가 있다. 이로 인해, 부분도금을 실행하는 경우, 마스크 작성 프로세서가 간편하게 되고 본딩부를 용이하게 형성할 수가 있다.In FIG. 3, the lead frame to which the insulating sheet 5 was bonded is shown as a partial plan view in the inner side of the tie 9 vicinity. The lead frame portion, for example, the lead frame portion and the outer lead portion, which are not shown, has a shape similar to that of the lead frame shown in FIG. In the case of the semiconductor device of the first embodiment, since the insulating sheet 5 itself can be used as a mask for partial plating, the lead 2 can be formed simply by using a mask for partial plating having an opening indicated by a dashed-dotted line in FIG. It is possible to selectively perform partial plating of a material excellent in wire bonding properties such as gold only to the tip portion 2b of the (). For this reason, when partial plating is performed, a mask preparation processor becomes easy and a bonding part can be formed easily.
그리고, 제3도에 있어서는 펠릿의 짧은 변에만 틈을 마련한 마스크를 도시하고 있으나, 타이바(9)의 평행한 측의 펠릿의 긴쪽에도 틈이 있는 개구부의 마스크를 사용하면, 절연 시이트(5)의 모든 주위의 리이드에 용이하게 부분 도금을 할 수가 있다. 이와 같이 하면, 본딩패드가 그 모든 주위에 형성되어 있는 펠릿을 탑재하는 반도체장치도 용이하게 제조할 수 있다.And in FIG. 3, although the mask which provided the clearance only to the short side of a pellet is shown, when using the mask of the opening part which also has a gap also in the long side of the pellet of the parallel side of the tie bar 9, the insulating sheet 5 Partial plating can be easily applied to all the surrounding leads of the. In this way, the semiconductor device which mounts the pellet in which the bonding pad is formed around all of them can also be manufactured easily.
[실시예 2]Example 2
제4도는 본 발명에 의한 다른 실시예인 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.4 is a plan view showing a relationship between pellets and leads in a semiconductor device according to another embodiment of the present invention.
본 실시예 2의 반도체장치는 상기 실시예 1의 반도체장치와는 절연 시이트(5)가 사용되지 않고 있는 것과 펠릿(1)보다 적은 탭(10)이 존재하는 것이 다르다.The semiconductor device of the second embodiment differs from the semiconductor device of the first embodiment in that the insulating sheet 5 is not used and that there are fewer tabs 10 than the pellet 1.
즉, 본 실시예 2의 반도체장치는 탭과 펠릿의 본딩패드 비형성면의 쪽으로 외부리이드가 배열되어 있는 리이드(2a)의 내부 리이드에 펠릿(1)이 절연재료로 된 접착제(11)을 거쳐서 배치되어 있는 것이다. 절연재료로 된 접착제로서는 폴리이미드계 수지 실리콘 고무, 세라믹 등을 사용할 수가 있다.That is, in the semiconductor device of the second embodiment, the pellets 1 are made of an insulating material on the inner leads of the leads 2a on which the outer leads are arranged toward the tab and the bonding pad non-forming surfaces of the pellets. It is arranged. As the adhesive made of an insulating material, polyimide resin silicone rubber, ceramic, or the like can be used.
본 실시예 2의 경우는 절연 시이트(5)가 없으므로, 펠릿(1)로 부터의 방열이 직접적이며, 상기 실시예 1에 비해서 열저항이 한층 낮고 그만큼 신뢰성이 높은 것이다.In the case of the second embodiment, since there is no insulating sheet 5, heat dissipation from the pellet 1 is direct, and the thermal resistance is much lower and the reliability is higher than that of the first embodiment.
또, 탭(10)이 마련되어 있으므로, 펠릿 설치 강도도 확보되고 있다.Moreover, since the tab 10 is provided, pellet installation strength is also ensured.
그리고, 제5도에 제4도의 Ⅴ-Ⅴ선의 절단면에 있어서의 펠릿(1)과 리이드(2)의 선단부와의 전기적 접촉의 상태를 도시한 부분 단면도를 도시하였으나, 리이드(2a)의 선단부(2b)에는 오목부(2c)가 형성되어 있다.FIG. 5 is a partial cross-sectional view showing the state of electrical contact between the pellet 1 and the leading end of the lead 2 in the cut surface of the V-V line of FIG. 4, but the leading end of the lead 2a ( The recessed part 2c is formed in 2b).
즉, 펠릿(1)을 접착제(11)에 의해 부착시킬때, 그 접착제(11)이 유출하여 본딩부(12)의 표면을 오염시키므로, 펠릿(1)의 본딩패드(7)과 그 본딩부(12)를 와이어(8)로 본딩할 수가 없을 때가 있다. 상기 오목부(2c)는 이와 같은 사태가 발생하는 것을 미연에 방지하기 위하여 유출하는 접착제(11)이 흘러나오는 것을 방지하는 역할을 하는 댐으로 마련되는 것이다.That is, when the pellet 1 is attached by the adhesive 11, the adhesive 11 flows out and contaminates the surface of the bonding portion 12, so that the bonding pad 7 of the pellet 1 and the bonding portion thereof. It may not be possible to bond 12 with the wire 8 in some cases. The concave portion 2c is provided with a dam that serves to prevent the adhesive 11 from flowing out to prevent the occurrence of such a situation in advance.
[실시예 3]Example 3
제6도는 본 발명에 의한 또 다른 실시예인 반도체장치를 도시한 단면도이다. 제7도는 그 반도체장치에 있어서의 펠릿과 리이드와의 관계를 도시한 평면도이다.6 is a sectional view showing a semiconductor device as another embodiment according to the present invention. 7 is a plan view showing the relationship between pellets and leads in the semiconductor device.
본 실시예 3의 반도체장치는 상기 실시예 1 또는 2와 다르며, 내부 리이드가 적어도 한쌍의 대향하는 2변을 갖는 장방형상의 펠릿의 제1의 주면인 회로 형성면에 따라서 연장하도록 되어 있는 것이다.The semiconductor device of the third embodiment is different from the first embodiment or the second embodiment, and the inner lead extends along the circuit formation surface which is the first main surface of the rectangular pellet having at least one pair of opposing two sides.
즉, 제6도에 도시한 바와 같이 내부 리이드의 선단면의 뒷면에 접착된 폴리이미드 수지로 된 절연 시이트(5)에 접착제(6)을 거쳐서 펠릿(1)을 그 회로 형성면에 있어서 부착(고착)한 것이다. 따라서, 본 실시예 3의 반도체장치는 실시예 1과 마찬가지로 반도체 펠릿(1)의 상기 비회로형성면을 지지하기 위한 탭이 존재하지 않는다. 또한 이 경우, 절연 시이트(5)는 각 리이드 사이의 단락 사고를 방지하는 절연체로서 작용한다. 또한, 이 절연체(5)는 각 리이드의 기계적 강도를 보강하는 역할을 완수하고 있다.That is, as shown in FIG. 6, the pellet 1 is attached to the insulating sheet 5 made of polyimide resin adhered to the back surface of the front end face of the inner lead via the adhesive 6 on the circuit forming surface thereof. Stuck). Therefore, in the semiconductor device of the third embodiment, like the first embodiment, there is no tab for supporting the non-circuit forming surface of the semiconductor pellet 1. In this case, the insulating sheet 5 also serves as an insulator that prevents a short circuit between the leads. The insulator 5 also serves to reinforce the mechanical strength of each lead.
제7도에는 펠릿(1)에 본딩 패드가 덮히지 않는 크기의 절연 시이트(5)가 접착되고, 그 절연 시이트의 위면에는 펠릿의 본딩 패드 비형성변(긴변)의 족에 외부 리이드를 가진 리이드(2a)의 내부 리이드가 상기 장방형의 반도체 펠릿(1)의 긴변과 교차하여 상기 제1의 주면 상으로 연장되어 있다. 이 리이드(2a)의 내부 리이드는 그 선단부를 상기 장방형의 반도체 펠릿(1)의 짧은 변의 근방에 배치된 본딩 패드(7)의 앞쪽으로 위치시켜서 상기 절연 시이트(5)에 접착시키고 있다. 즉, 상기 내부 리이드의 각각의 일부분은 상기 회로형성면의 상기 반도체 펠릿의 대향하는 2변에 평행하게 2열로 배치된 본딩 패드열의 사이의 영역에 상기 절연시이트를 거쳐서 접착되어 있다. 즉, 상기 내부 리이드의 각각의 일부분은 상기 회로형성면의 상기 반도체 펠릿의 대향하는 2변에 평행하게 2열로 배치된 본딩 패드열 사이의 영역에 상기 절연 시이트를 거쳐서 접착되어 있다.In FIG. 7, an insulating sheet 5 having a size in which the bonding pad is not covered with the pellet 1 is adhered, and a lead having an outer lead at the group of non-forming edges (long sides) of the pellet on the upper surface of the insulating sheet. The inner lead of 2a intersects the long side of the rectangular semiconductor pellet 1 and extends on the first main surface. The inner lead of the lead 2a is positioned at the front end of the bonding pad 7 arranged near the short side of the rectangular semiconductor pellet 1 and bonded to the insulating sheet 5. That is, each portion of the inner lead is bonded to the region between the rows of bonding pads arranged in two rows parallel to two opposite sides of the semiconductor pellet on the circuit forming surface via the insulating sheet. In other words, each portion of the inner lead is bonded to the region between the rows of bonding pads arranged in two rows parallel to two opposite sides of the semiconductor pellet on the circuit forming surface via the insulating sheet.
본 실시예 3의 반도체장치에는 내부 리이드가 펠릿(1)의 회로형성면 측으로 접착되어 있기 때문에 실시예 1의 경우에 비해 보다 방열성이 우수하다. 또, 이 내부 리이드부에 의해서 상기 반도체 펠릿은 지지되어 있다.In the semiconductor device of the third embodiment, since the inner lead is bonded to the circuit forming surface side of the pellet 1, the heat dissipation is more excellent than that of the first embodiment. Moreover, the said semiconductor pellet is supported by this internal lead part.
또, 절연 시이트(5)가 폴리이미드 수지이고, 반도체소자에 외부에서 α선이 조사되어 반도체소자가 오동작을 하는 것을 방지하는 역할, 즉 절연 시이트(5)가 외부에서 침입한 α선을 저지하여 반도체소자에 α선을 조사시키지 않는 역할을 한다. 이것이 회로형성면을 덮고 있으므로 α선에 대한 신뢰성 향상도 달성되고 있다.In addition, the insulating sheet 5 is a polyimide resin, and a role of preventing the semiconductor element from malfunctioning by irradiating α rays from the outside from the outside, that is, preventing the α line invading from the outside of the insulating sheet 5, It does not irradiate alpha rays to a semiconductor element. Since this covers the circuit formation surface, the reliability improvement with respect to (alpha) line is also achieved.
펠릿(1)의 회로형성면에 전기배선과 회로부를 보호하는 안정화막으로서 피복되어 있는 절연막을 갖는 반도체장치에 있어서는 각 리이드 사이의 단락방지용의 절연 시이트를 필요치 않거나, 필요에 따라서 펠릿을 탭 및 리이드에 접착하는 접착제로써 절연물 뿐만 아니라 도전성 재료로 된 것이라도 좋다.In a semiconductor device having an insulating film coated on the circuit forming surface of the pellet 1 as a stabilizing film for protecting the electrical wiring and the circuit portion, an insulating sheet for preventing short circuits between the leads is not required, or the pellets can be tab and lead as necessary. The adhesive may be made of not only an insulating material but also a conductive material.
그리고, 본 실시예 3의 경우는 리이드(2a)의 선단부가 본딩 패드(7)의 안쪽에 배치되어 있으므로, 상기 실시예 1의 경우와 그 위치관계가 반대로 되고, 본딩 방향도 역으로 되어 있다. 그러나, 본딩 거리는 대략 동일하다. 또, 본 실시예 3의 반도체장치는 실시예 1의 반도체장치와 동일한 조립공정을 거쳐서 제조된다.In the third embodiment, since the distal end of the lead 2a is disposed inside the bonding pad 7, the positional relationship of the first embodiment is reversed, and the bonding direction is also reversed. However, the bonding distances are approximately the same. In addition, the semiconductor device of the third embodiment is manufactured through the same assembly process as that of the semiconductor device of the first embodiment.
본 발명의 효과는 다음과 같다.The effects of the present invention are as follows.
(1) 수지봉지형 반도체장치에 있어서, 탑재되는 펠릿의 회로형성면 근방 또는 그 위 또는 비회로형성 주면의 근방 또는 그 위로 내부 리이드를 연장시키는 것에 의해서 내부 리이드와 패키지 형성 수지와의 접착력을 크게 향상시킬 수가 있으므로, 대형 펠릿을 탑재하는 경우에 있어서도 패키지를 형성하는 수지로부터 리이드 이탈을 방지할 수가 있다.(1) In the resin-encapsulated semiconductor device, the adhesion between the inner lead and the package forming resin is greatly increased by extending the inner lead near or above the circuit forming surface of the loaded pellet or near or above the non-circuit forming main surface. Since it is possible to improve, it is possible to prevent the lead detachment from the resin forming the package even when mounting a large pellet.
본 발명에 있어서는 내부 리이드의 적어도 하나가 펠릿 위 또는 펠릿 아래로 연장되어 있는 것이다. 따라서, 본 발명은 그 내부 리이드와 패키지 형성수지와의 접착력을 크게 향상시킬 수 있으므로, 대형 펠릿을 탑재하는 경우에 있어서도 패키지 형성수지로 부터의 리이드의 이탈을 방지할 수가 있다.In the present invention, at least one of the inner leads extends above or below the pellets. Therefore, the present invention can greatly improve the adhesive force between the inner lead and the package forming resin, so that the detachment of the lead from the package forming resin can be prevented even when a large pellet is mounted.
(2) 상기 (1)과 마찬가지의 이유에 의해서, 외부 리이드의 절곡 성형시에 그 리이드와 패키지 형성수지와의 접착변에 박리가 발생하는 것을 방지할 수가 있다.(2) For the same reason as in the above (1), peeling can be prevented from occurring at the adhesive edge between the lead and the package forming resin during the bending molding of the outer lead.
(3) 상기 (1)과 (2)에 의해서, 소형 패키지에 대형 펠릿을 탑재하여 이루어지는 반도체장치에 있어서도 내습성이 우수한 신뢰성이 높은 반도체장치를 제공할 수가 있다.(3) According to the above (1) and (2), it is possible to provide a highly reliable semiconductor device having excellent moisture resistance even in a semiconductor device in which a large pellet is mounted in a small package.
(4) 내부 리이드를 펠릿의 비회로형성 주면에 설치하는 것에 의해, 그 리이드를 통해서 동작할때 발생한 열을 효율좋게 밖으로 방산시킬 수가 있다.(4) By providing the inner lead on the non-circuit forming main surface of the pellet, it is possible to efficiently dissipate heat generated when operating through the lead.
(5) 상기 (4)에 있어서, 펠릿과 내부 리이드와의 사이에 절연 시이트를 개재시키는 것에 의해, 펠릿의 부착강도를 향상시킬 수가 있다.(5) In the above (4), the adhesive strength of the pellet can be improved by interposing the insulating sheet between the pellet and the inner lead.
(6) 상기 (4)의 구조는 소정부에 절연 시이트를 접착한 리이드 프레임을 준비하고, 그 절연 시이트에 펠릿을 부착하는 것에 의해서 용이하게 형성할 수가 있다.(6) The structure of (4) can be easily formed by preparing a lead frame in which an insulating sheet is adhered to a predetermined portion and attaching pellets to the insulating sheet.
(7) 리이드 프레임의 소정부에 절연 시이트를 접착하는 것에 의해 리이드를 보강할 수 있으므로, 긴 리이드를 많이 갖는 리이드 프레임이라도 용이하게 취급할 수가 있다.(7) Since the lead can be reinforced by adhering the insulating sheet to the predetermined portion of the lead frame, even a lead frame having many long leads can be easily handled.
(8) 소정부에 절연 시이트를 접착한 리이드 프레임으로 하는 것에 의해서 그 절연 시이트의 주위의 전체 또는 일부에 틈이 있는 개구부를 갖는 부분 도금용 마스크를 조합하는 것에 의해서, 절연 시이트가 부분 도금용 마스크로서도 가능하기 때문에 상기의 틈에 위치하는 리이드부에 용이하게 부분 도금을 실행할 수가 있다.(8) The insulating sheet is a mask for partial plating by combining a mask for partial plating having an opening with a gap in the whole or part of the periphery of the insulating sheet by forming a lead frame in which the insulating sheet is bonded to a predetermined portion. Since it is also possible, partial plating can be easily performed on the lead portion located in the gap.
(9) 내부 리이드를 펠릿의 회로 형성면에 부착하는 것에 의해서, 동작시에 회로에 발생한 열을 그 리이드를 통해서 보다 직접적으로 방산시킬 수가 있다.(9) By attaching the inner lead to the circuit forming surface of the pellet, heat generated in the circuit during operation can be more directly dissipated through the lead.
(10) 반도체 소자에 α선이 조사되는 것을 저지하는 역할을 갖는 절연 시이트를 내부 리이드와 펠릿과의 사이에 개재시키는 것에 의해서 반도체 소자와 그것을 포함하는 회로를 α선으로부터 보호할 수가 있으므로, 반도체 장치의 α선에 대한 신뢰성도 향상시킬 수가 있다.(10) A semiconductor device and a circuit including the same can be protected from α-rays by interposing an insulating sheet having a role of preventing the α-rays from being irradiated to the semiconductor element between the inner lead and the pellets, and thus the semiconductor device The reliability of α-ray of can also be improved.
(11) 펠릿의 회로형성면 또는 비회로성형면 주면에 부착되어 있는 리이드에 대해서 그 펠릿 탑재부에 접근하는 위치에 오목부 또는 볼록부를 마련하는 것에 의해서, 펠릿 또는 펠릿 탑재용 절연 시이트를 부착하기 위한 접착제가 유출되어 본딩부의 표면을 오염시키는 것을 방지할 수가 있으므로, 와이어본딩 불량의 발생을 방지할 수가 있다.(11) For attaching an insulating sheet for pellet or pellet mounting by providing a recess or convex portion at a position approaching the pellet mounting portion with respect to the lead attached to the circuit forming surface or the non-circuit forming surface main surface of the pellet. Since the adhesive can be prevented from leaking out and contaminating the surface of the bonding portion, it is possible to prevent the occurrence of wire bonding defects.
(12) 수지봉지체에 대한 펠릿의 점유면적을 크게할 수 있다.(12) The area occupied by the pellets with respect to the resin encapsulation can be increased.
(13) 리이드를 펠릿의 회로형성면에 접착하는 장치(리드 온 칩 패키지)에 있어서, 리이드를 본딩 패드보다 안쪽의 영역(소자형성영역)에서 접착하기 때문에, 상기 소정의 변을 따라서 형성된 본딩 패드와 상기 소정의 변 사이에 리이드와 펠릿을 접착하기 위한 영역을 마련할 필요는 없으므로, 펠릿 크기가 크게 되지 않는다. 따라서, 펠릿 크기를 작게할 수 있다.(13) In the apparatus (lead-on-chip package) for attaching the lead to the circuit forming surface of the pellet, the bonding pad formed along the predetermined side because the lead is bonded in the region (element formation region) inward of the bonding pad. Since it is not necessary to provide an area for adhering the lead and the pellet between the and the predetermined side, the pellet size does not become large. Therefore, the pellet size can be made small.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라서 구체적으로 설명하였지만, 본 발명을 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위내에서 여러가지로 변경가능한 것은 물론이다.As mentioned above, although the invention made by this inventor was demonstrated concretely according to the said Example, this invention is not limited to the said Example, Of course, it can change variously in the range which does not deviate from the summary.
예를들면, 상기 실시예에서는 모든 펠릿 주면에 직접 또는 간접적으로 내부 리이드를 부착한 것을 도시하였지만, 이에 한정되는 것은 아니고 전부 또는 일부의 내부 리이드를 회로형성면 또는 비회로형성 주면의 근방으로 연장하도록 한 것이라도 좋다.For example, in the above embodiment, the inner lead is attached directly or indirectly to all pellet main surfaces, but the present invention is not limited thereto, and all or part of the inner lead is extended to the vicinity of the circuit forming surface or the non-circulating main surface. It may be one.
이 실시예에서는 소위 짧은 리이드의 위치에 상당하는 펠릿쪽의 리이드만이 연장하도록 한 것을 도시하였지만, 이것에 한정되는 것은 아니고 통상의 반도체장치에 있어서 내부 리이드가 긴 리이드에 대해서도 연장한도록 한 것이라도 좋다. 또, 절연 시이트는 폴리이미드에 한정되지 않고 실리콘 고무라도 좋으며, 방열성을 높이기 위한 절연 접착제 또는 절연 시이트에 실리콘 카바이드(SIC) 분말등의 열전도성 필러를 함유시킬 수 있는 것은 물론이다.In this embodiment, only the lead of the pellets corresponding to the position of the short lead is shown to extend, but the present invention is not limited to this, but in the case of a conventional semiconductor device, the inner lead extends even for the long lead. good. The insulating sheet is not limited to polyimide and may be silicone rubber. It goes without saying that a thermally conductive filler such as silicon carbide (SIC) powder can be contained in the insulating adhesive or the insulating sheet for improving heat dissipation.
또, 실시예 1 또는 3에서는 절연 시이트를 반드시 사용하지 않아도 좋고, 또 실시예 2에서는 역으로 사용하여도 좋다.In addition, in Example 1 or 3, an insulation sheet does not necessarily need to be used, and in Example 2, you may use it in reverse.
그리고, 실시예 2에서 도시한 리이드의 접착제 유출방지용 댐은 오목부에 한정되지 않고 볼록부라도 좋다. 또, 이 댐은 다른 실시예 1 또는 2에 대해서도 당연히 적용될 수 있는 것이다.In addition, the adhesive leakage prevention dam of the lead shown in Example 2 is not limited to a recessed part, but may be a convex part. This dam can of course also be applied to other first or second embodiments.
이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명을 그 배경으로 된 이용분야인 DIP(Dual Inline Plastic)형 반도체장치에 적용한 경우에 대해서 설명하였지만, 이에 한정되는 것은 아니고, 예를들면 패키지를 수지봉지하여 형성되는 것이라면 평면 패키지등 여러가지 형식의 패키지 구조의 반도체장치에 적용할 수가 있다.In the above description, the invention made mainly by the present inventors has been described in the case where the invention is applied to a DIP (Dual Inline Plastic) type semiconductor device, which is used as a background, but the present invention is not limited thereto. If so, it can be applied to semiconductor devices having various types of package structures such as flat packages.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940021371A KR940011379B1 (en) | 1985-03-25 | 1994-08-29 | Manufacturing Method of Semiconductor Device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5840785A JPH06105721B2 (en) | 1985-03-25 | 1985-03-25 | Semiconductor device |
JP85-58407 | 1985-03-25 | ||
KR1019860001007A KR940010546B1 (en) | 1985-03-25 | 1986-02-13 | Semiconductor device |
KR1019940021371A KR940011379B1 (en) | 1985-03-25 | 1994-08-29 | Manufacturing Method of Semiconductor Device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860001007A Division KR940010546B1 (en) | 1985-03-25 | 1986-02-13 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940011379B1 true KR940011379B1 (en) | 1994-12-07 |
Family
ID=26399464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940021371A Expired - Fee Related KR940011379B1 (en) | 1985-03-25 | 1994-08-29 | Manufacturing Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940011379B1 (en) |
-
1994
- 1994-08-29 KR KR1019940021371A patent/KR940011379B1/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010546B1 (en) | Semiconductor device | |
US8581396B2 (en) | Semiconductor device | |
US7449774B1 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
US8115299B2 (en) | Semiconductor device, lead frame and method of manufacturing semiconductor device | |
KR960012449A (en) | Semiconductor device | |
US5234866A (en) | Semiconductor device and process for producing the same, and lead frame used in said process | |
US5442232A (en) | Thin semiconductor package having many pins and likely to dissipate heat | |
US20080128741A1 (en) | Leadframe and Semiconductor Package | |
US5606204A (en) | Resin-sealed semiconductor device | |
KR940011379B1 (en) | Manufacturing Method of Semiconductor Device | |
KR100304922B1 (en) | Lead frame and semiconductor package with such lead frame | |
JPS6129162A (en) | semiconductor equipment | |
JP2577879B2 (en) | Semiconductor device | |
JP2771475B2 (en) | Semiconductor device | |
JP2633513B2 (en) | Method for manufacturing semiconductor device | |
KR100281122B1 (en) | semiconductor package | |
JP2577880B2 (en) | Semiconductor device | |
JP2633514B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH077112A (en) | Resin-sealed semiconductor device | |
JP3419898B2 (en) | Semiconductor device and manufacturing method thereof | |
CN120184135A (en) | Wire bonding using floating pads | |
JPH0739237Y2 (en) | Semiconductor device | |
JPS6123345A (en) | Semiconductor device | |
JPH0737921A (en) | Semiconductor device | |
JPH03116856A (en) | semiconductor equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
PA0107 | Divisional application |
St.27 status event code: A-0-1-A10-A16-div-PA0107 St.27 status event code: A-0-1-A10-A18-div-PA0107 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
G160 | Decision to publish patent application | ||
PG1605 | Publication of application before grant of patent |
St.27 status event code: A-2-2-Q10-Q13-nap-PG1605 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
Fee payment year number: 1 St.27 status event code: A-2-2-U10-U11-oth-PR1002 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 4 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 5 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 6 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 7 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 8 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 9 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 10 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
FPAY | Annual fee payment |
Payment date: 20041129 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 11 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Not in force date: 20051208 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE St.27 status event code: A-4-4-U10-U13-oth-PC1903 |
|
PC1903 | Unpaid annual fee |
Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20051208 St.27 status event code: N-4-6-H10-H13-oth-PC1903 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |