KR940011064B1

KR940011064B1 - 비데오 신호 처리 장치

Info

Publication number: KR940011064B1
Application number: KR1019860006248A
Authority: KR
Inventors: 헨리 윌리스 도날드; 토마스 프링 러셀; 제이. 크리스토퍼 토드
Original assignee: 알씨에이 라이센싱 코포레이션; 글렌 에이취.브르스틀
Priority date: 1985-07-31
Filing date: 1986-07-30
Publication date: 1994-11-22
Anticipated expiration: 2006-07-30
Also published as: KR870001725A; HK82194A; DE3625768C3; DE3625768A1; GB2178624B; DE3625768C2; GB2178624A; US4667240A; JP2612438B2; FR2585913B1; SG23492G; GB8618180D0; JPS6229382A; FR2585913A1

Abstract

내용 없음.

Description

비데오 신호 처리 장치

제 1 도는 스큐우(skew) 및 소망의 스큐우 보정을 설명하는데 유용한 타이밍 다이어그램.

제 2a 도는 스큐우 보정을 수행하기 위한 신호 보간 회로의 블럭 다이어그램.

제 2b 도는 제 2a 도의 회로에 인가된 제어값과 상기 회로에 의해 발생된 대응 효과적인 신호 타임 시프트의 표.

제 3a 도는 스큐우 측정 회로의 블럭 다이어그램이며, 제 3b 도는 제 3a 도의 회로의 기능을 설명하는데 유용한 파형도.

제 4 도 및 제 5 도는 스큐어 보정 장치에 합체하는 비데오 순환 필터의 대체 실시예의 블럭 다이어 그램.

* 도면의 주요부분에 대한 부호의 설명

10 : 입력구 14, 18 : 계수회로

16, 22 : 지연소자, 20, 24 : 가산기

27, 40, 78 : 디멀티플렉서 28 : ROM

30 : 보상 신호 발생기 52, 74 : 스큐우 보정기

68 : 멀티플렉서 72 : 디멀티플렉서

76 : 스큐우 계산기 300 : 동기 분리기

310 : 계수기 312 : 비교기

314 : 누산기 320 : 디코더

322 : 래치

본 발명은 메모리 기초된 비데오 신호 처리 시스템에 있어서, 비표준 신호의 연속적인 프레임으로부터 대응 신호 샘플의 타임 정렬을 이루기 위한 장치에 관한 것이다.

비데오 신호의 양은 순환 필터링 처리에 의해 많아질 수 있으며, 상기 처리에 있어서, 인입 기저대 비데오 신호는 보조 인입 비데오 신호에 비례하는 비데오 신호의 이전의 프레임으로부터의 대응 신호에 할당되어 가산된다. 큰 정도의 비데오 신호는 프레임간에 과다하거나 부합하여, 프레임간의 화상 점(픽셀)과 같은 것을 나타내는 신호는 선형적으로 합산된다. 한편, 비데오 신호에 따르는 잡음 성분은 불일치되는 경향이 있으며, 각각의 픽셀 잡음 성분의 자승이 합의 루트 자승으로써 합산되어 잡음 감소나 잡음비 개선을 나타낸다.

순환 필터링을 수행하기 위하여, 연속적인 프레임으로부터 동일 픽셀과 상응하는 신호를 결합하는 것은 필요한다. 연속적인 프레임으로부터의 신호는 신호 또는 신호합을 정교한 1-프레임 주기 지연을 갖는 지연소자에 인가시킴으로서 유용하게 만들어질 수도 있다. 프레임 지연된 신호를 발생하는 가장 실제적인 방법은 신호를 샘플시켜 그것들을 샘플된 데이터 지연 레지스터 예를들어, 전하 전송 장치내에 기억시키거나, 상기 샘플된 신호를 디지탈 형태로 전환하여 디지탈 샘플을 예를들어 랜덤 엑세스 메모리내에 기억시키는 것이다. 프레임 지연 주기의 허용 오차가 극도로 임계치이기 때문에, 샘플링 율은 일반적으로 프레임 주파수의 정수배로 선택된다. 상기 프레임 지연된 신호는 샘플링 메모리내에 기억된 후, 메모리로부터 각각의 샘플을 판독함으로써 액세스된다.

디지탈 비데오 처리 시스템은 한 샘플링 클럭이 컬러 부반송파에 고정되고, 또다른 샘플링 클럭이 수평동기화 신호에 고정되는 일련의 샘플링 시스템을 사용할 수도 있다. 본 발명은 전자의 시스템 및 후자의 시스템 기술을 사용하지 않는 또다른 시스템에 응용 가능한다. 그러므로 NTSC, PAL 및 SECAM과 같은 다양한 형태의 비데오 신호에 응용가능하다.

예를들어 표준 NTSC 비데오 신호에 대해 생각하자. 컬러 부반송파 주파수의 정수배인 주파수를 갖는 샘플링 클럭은 프레임 주기에 대하여 클럭 주기의 정수배를 가질 것이다. 이러한 형태는 연속적으로 어드레스 되는 동일 정수배의 기억 위치를 갖도록 메모리 장치를 설계함으로서 인가된 신호를 간단하게 정확히 1프레임의 지연을 발생하도록 메모리 장치를 용이하게 배열한다.

그러나, NTSC 시스템에 사용하기 위한 양립식인 모든 TV신호가 NTSC표준 형태에 적합한 것은 아니다. 예를들어, 비데오 레코더 및/또는 비데오 디스크로부터 발생된 신호는 그것의 전송 기구에서의 비안정성에 기인하여 지터링(jittering) 타임 베이스를 갖는다. 상기 지터는 재생된 신호내에서 가변 프레임 주기를 초래한다. 상기 신호를 처리하는 시스템은 지터링 신호내에 포함된 부반송파로부터 샘플링 신호를 발생하여 프레임 주기에 대한 샘플 주기의 수가 또한 변화할 수 있도록 한다. 어떤 경우에 있어서, 경험은 공칭 NTSC신호인 많은 신호를 처리하는데 있어서 나타나며, 수평 및 수직 동기화 신호에 관한 샘플링 클럭의 위상은 프레임간에 변화된다. 상기 위상 변화는 정교 1프레임이 주기 지연이 클럭 주기의 정수로써 유용하지 않기 때문에 프레임간의 비데오 신호 결합에 감소를 초래하여 순환 필터의 실행을 낮추는 경향이 있다.

순환 필터의 유익한 전위를 완전하게 이해하기 위하여, 입력 신호나 지연된 두 신호가 동일 화상점에 상응하는 샘플을 갖도록 타임-이동 되어야만 한다. 상기 타임 시프팅은 표시된 "스큐우 보정"이다. 여기에서 정의된 바와 같은 스큐우는 샘플링 또는 클럭 신호와 인입 신호의 수평 동기화(Hsync) 신호간의 위상차이다. 스큐우는 클럭 신호와 신호 HSYNC 사이의 위상차의 클럭 주기의 부분이다. 편의상 스큐우는 Hsync의 중심 이전에 발생하는 마지막 클럭 펄스에 대하여 측정될 수 있으며, HSYNC펄스에 따르는 각 라인의 비데오 신호의 지속기간에 대해 일정하게 가정된다. 특별한 수평 라인의 각 픽셀은 상기 라인의 제 1 픽셀과 동일한 스큐우를 갖는다. 각 수평 라인은 일반적으로 표준 신호의 경우를 제외하고 상이한 스큐우 값을 갖는다. 그러므로, 여기에서 사용된 바와같은 "표준 신호"는 PH 수평 라인이 동일한 스큐우 값(제로일수도 있는)을 갖는 신호이며, "비-표준 신호는 스큐우 값이 하나 또는 그 이상의 라인 사이에서 변화하는 신호이다. 그것이 25HZ 오프셋이기 때문에 "표준" PAL 방송신호는 여기에서 정의된 바와같이 비표준 신호이다.

본 발명은 지연 소자와, 인입 및 지연 신호를 처리하기 위한 비데오 신호 처리 회로를 포함한다. 본 발명의 한 실시예에 있어서, 장치는 인입 신호의 스큐우를 검출 및 변형시키는데 접속되어, 인입 신호 및 지연 신호는 실제적으로 라인간의 동일한 스큐우 값을 가질 것이다. 본 발명의 또 다른 실시예에 있어서, 스큐우 검출 및 보정 장치는 지연된 신호의 스큐우를 인입 신호의 스큐우에 정합하도록 지연 소자의 출력에 접속된다.

본 발명은 디지탈 회로의 형태로 기술될 것이나, 적절한 변화의 회로를 갖는 아나로그 신호 처리로 응용 가능한다. 신호는 4배의 컬러 부반송파 율로 발생하는 샘플을 갖는 병렬 비트 2진 형태로 가정한다. 상기 샘플은 또한 컬러 부반송파에 위상 고정된 클럭 신호 øS의 제어하에 아나로그 형태로 부터 디지탈 형태로 전환되어진다고 가정한다. 도면에서, 회로 소자를 상호 연결하는 굵은 화살표는 병렬-비트 버스들이며, 가는 화살표는 단일 도선 접속을 나타낸다.

제 1 도에서, 파형 A는 예를들어 수평 동기화 펄스를 포함하는 휘도 신호의 한 수평 라인의 일부를 나타낸다.(주 : 제 1 도의 파형은 축적으로 도시한 것임). 파형 B 및 C는 샘플링(시스템) 클럭 파형을 나타내며, 파형 B의 펄스는 발생되어질 표준 신호에 고정된 부반송파 고정 클럭이 발생하는 점에서 발생되도록 가정된다. 또 다른 방법으로, 만일 파형 A가 정상 영상의 라인 n과 상응한다면, 파형 B는 각 연속적인 프레임에 대해 소망의 즉, 스큐우가 없는 샘플링(시스템) 클럭을 나타낸다. 양자택일로 일정한 스큐우를 갖는 클럭 신호가 사용될 수도 있다. 상기 시스템의 둘중 하나에서, 샘플링 클럭 펄스 r는 항상 HYSNC 펄스에 대하여 동일한 점에서 발생한다. 상기 점은 파형 A상의 샘플 S₂에 의해 나타난다. 파형 C는 스큐우의 정도를 나타내는 부반송파 고정 클럭을 표시한다. 파형 C내에 포함된 매 프레임 주기에 대한 펄스의 수는 프레임 대 프레임으로부터 일정하지 않을 수도 있다. 일반적으로, 프레임 주기내의 전체 클럭 펄스의 수에서의 차이는 귀선 소거 기간내에서 흡수될 수 있다. 그러나, 클럭 주기의 분수부인 샘플링 위상 에러(스큐우)는 그 자체의 샘플 또는 샘플링 클럭 신호 상의 동작에 의해서만 보정될 수 있다.

보정의 한 방법은 한 라인씩 샘플값을 조정하여 상기 조정된 샘플이 제로 스큐우 또는 약간의 일정한 스큐우를 갖는 클럭에 의해 얻어진 샘플을 따르도록 하는 것이다. 예를들어, 파형 C의 클럭 신호에 의해 발생된 샘플값은 파형 B의 클럭 신호에 의해 발생되어질 대응 샘플값과 같거나 근사치로 조정될 수도 있다. 도면에서, 파형 C의 클럭 발생 r'은 파형 B의 클럭 펄스 r과 상응하도록 가정된다. 클럭 펄스 r'은 적절한 때에 높아지거나, 클럭 펄스 r에 대하여 한 클럭 주기 TS의 1/2로 수큐우된다. 클럭 펄스 r'은 샘플값 S₁을 발생한다. 바람직하게, 클럭 펄스 r'은 클럭 펄스 r과 일치하여 발생하며 샘플값 S₂를 발생한다.

상기 샘플은 샘플링 클럭 신호 C에 의해 얻어진 신호의 타이밍을 효과적으로 진전시키는 대략 S₂와 동일한 값을 갖는 샘플을 갖는 클럭 펄스 r'과 일치하여 대치되어, 사용되어진 제로-스큐우 샘플일 클럭 신호를 받아들이는 신호와 정합한다.

교대 샘플의 값은 파형 C의 클럭 펄스와 부합하는 연속적인 샘플값을 스큐우 값의 함수로써 보간시킴으로서 계산될 수도 있다. 간단히 말하면, 보간기는 두개의 계수된 샘플을 가산하여 값 K로 다음 연속하는 샘플을 분수 1-K 계수로 주어진 샘플을 계수함으로써 교대 샘플을 계산한다. 상기 샘플 보간기에 의해 제공된 교대 샘플은 KTS로 지연된 샘플링 클럭에 의해 얻어진 샘플값에 근사하는 값을 갖는다. TS의 보상 지연이 보간기에 병렬인 신호 경로내로 삽입될때, 보간 신호는 효과적으로 상기 병렬 신호에 대하여 KTS로 진전된다.

그러나, 상기 단일 보간기는 클럭 신호가 처리된 신호내의 최고 주파수 보다 큰 크기의 주파수를 가질때만 만족하다. 4fsc의 샘플비를 갖는 종래의 비데오에 대하여, 상기 보간기에 의해 제공된 근사값은 일반적으로 만족스럽지 못할 것이다.

제 2a 도는 샘플링 클럭의 스큐우값에 의존하는 효과적인 신호 지연을 발생하도록 샘플 교대값을 계산하기 위한 회로를 도시한 것이다. 상기 회로는 제 4 도 및 5 도에 도시된 본 발명의 스큐우 보정부의 한 실시예이다. 스큐우 값은 예를들어, 클럭 또는 샘플 주기의 부분에서, 마지막 클럭 펄스의 시간, 또는 수평 동기화 펄스의 중심전에 즉시 발생하는 마지막 신호 샘플의 발생과 수평 동기화 펄스의 중심 시간간의 차이를 측정한다. 설명을 위하여, 스큐우의 측정은 8개의 클럭 주기로 될 것이다.

제 2a 도에서, 점선(12)으로 표시된 회로는 스큐우 의존 보간을 수행하지만 고 주파수에서 진폭 롤-오프(roll-off)를 나타낸다. 회로 소자(30)는 주파수 의존 신호를 발생하며, 그것은 고주파수 롤-오프에 대해 보상하기 위하여 회로(12)에 의해 발생된 샘플값에 가산된다. 회로 소자(30)에 의해 발생된 보상 신호는 인수 Q로 계수되며, 그것은 소자(30)의 고유 이득 및 인가된 스큐우 보정에 의존한다.

수평 동기화 성분을 포함하는 비데오 신호 샘플은 스큐우 검출기(27)에 접속된 입력구(10)에 인가된다. 샘플링 또는 시스템 클럭 øS는 비데오 신호의 수평 라인에 상응하는 스큐우를 측정하는 스큐우 검출기(27)에 접속된다. 검출기(27)는 스큐우 오프셋을 한정하는 분수의 분자에 상응하는, 2진수 일 수도 있는 스큐우 값을 제공한다.

검출기(27)에 의해 발생된 스큐우 값은 판독 전용 메모리(ROM) (28)의 어드레스 입력구(26)에 인가된다. 스큐우 값에 응답하는 ROM(28)은 각각 계수 회로(14), (18) 및 보상 신호 발생기(30)에 인가되는 계수 인수 K, 1-K 및 Q를 발생한다. 가능 스큐우 값에 상응하는 각각의 계수 인수는 제 2b 도의 표에 열거되어 있다. 입력구(10)상의 전류 또는 인입 비데오 샘플은 계수회로(14)에 접속되며, 여기에서 그것은 값(K)에 의해 웨이트된다. 입력구(10)에 접속된 그것의 입력을 갖는 지연 소자(16)를 통하여 지연된 이전의 샘플은 계수 회로(18)에 인가되어, 값(1-K)에 의해 웨이트된다. 웨이트된 전류 및 이전의 샘플들은 가산기(20)에서 합산되며, 가산기(20)는

S₀=Sr+1(K)+Sr(1-K) ……………………………………………… (1)

로 주어진 출력샘플 S₀를 발생하고, 여기에서 Sr+1 및 Sr은 각각 샘플링 점 r+1' 및 r'에 발생하는 샘플링 값을 나타낸다. 제 1 도에 언급하여, 만일 스큐우가 제로 즉, 파형 C의 펄스가 파형 B의 펄스와 일치하여 펄스 r'가 펄스 r과 일치한다면, 바라는 바와같이 K는 제로이며 S₀=S_r이다. 일반적으로, 스큐우가 샘플주기의 8개의 정수배(X, 0

X

7)라면, 그때

S₀=X/8 S_r+1＋(S-X)/8S_r……………………………………………… (2)

이다. X가 0, 1, 2, …7인 것에 대해 가산기(20)의 출력에서 발생된 효과적인 신호 지연 E_D은 제 2b 도에 머리글자 지연 E_D이하에 기록되어 있다.

K의 값이 증가함에 따라, 신호의 전달된 효과적인 신호 지연은 감소한다.

가산기(20)의 출력은 1샘플 주기 지연 소자(22)에 의해 가산기(24)의 한 입력에 접속되며, 가산기(24)로의 또다른 입력은 보상 신호 발생기(30)의 출력에 접속된다. 가산기(24)의 출력에서 발생된 총 신호 지연은 여러가지 스큐우 값에 대해 제 2b 도의 표의 가장 오른쪽 칸에 기록되어 있다.

종래의 Z변형 표시법으로 전송 함수 Q×(－1＋Z^-1＋Z^-2－Z^-3)으로 정의되는 보상 신호 발생기(30)는 코싸인 형태의 주파수 응답을 갖는 샘플된 데이터 필터이다. 상기 주파수 응답은 제로 헤르쯔 및 샘플링 주파수 1/2에서 영점을 갖는다. 예를들어, 주파수 응답에서의 제 1 최대값은 14.3 메가헤르쯔의 클럭 주파수가 사용될때 약 4.77메가헤르쯔에서 발생한다. 필터의 군 지연은 3TS/2이다. 지연 소자(22)는 보간기(12)와 가산기(24) 사이에 접속되어, 보간기(12)를 포함하는 회로의 총 지연이 보간기(12)가 TS/2의 신호 지연을 제공하도록 조절될때 필터(30)의 군 지연과 같게 되도록 한다.

일반적으로, 보상 신호 발생기(30)의 진폭 응답은 보간기(12)의 진폭 응답이 롤링 오프 되는 주파수 영역에서 증가한다. 증가 진폭 응답(주파수를 갖는)을 갖는 보상 신호의 부분에 진폭 응답을 갖는 보간기(12)로부터의 출력 신호를 가산하면 비교적 평편한 주파수 응답을 갖는 신호를 발생한다. 보간기(12)의 롤오프는 계수 인수 K의 값과 함께 변화한다. 그러므로, 롤 오프가 변화함에 따라, 상기 롤 오프에 대하여 보상되도록 요구된 신호의 양은 변화되어짐이 틀림없다. 이론적으로, 보상 신호 발생기(30)의 표시된 전송 함수에 대하여, 각각의 계수 인수 K에 상응하는 제 2b 도의 표에 기록된 계수 Q는 하나로 부터 두 샘플 주기 근처로 선택 가능한 지연에 대해 비데오 신호에 의해 점유된 주파수 대역 양단에 비교적 평편한 주파수 응답을 나타내도록 가산기(24)로부터의 신호 출력을 조절할 것이다.

제 3a 도는 제 2a 도의 스큐우 보정 회로를 제어하는데 사용될 수도 있는 예시적인 스큐우 검출 회로를 도시한 것이다. 기능적으로 유사한 스큐우 검출기를 포함하는 집적 회로는 독일의 더블유 프레버그에 의한 ITT 인터메탈의 1985년 제 5 판인 "디지트 2000NTSC 이중-주사 VLSI 디지탈 TV 시스템" 데이터 북의 페이지 47 내지 72에 기술되어 있는 DPU 2532 편향 처리기 장치 형태이다.

제 3a 도에서 비데오 입력 신호는 수평 동기화 성분 H를 분리하는 동기 분리기(300)에 인가되어 저역 통과 필터(318)에 인가된다. 저역 통과 필터(318)는 동기화 신호내의 신호 잡음을 감소시키며, 누산기(314)에 인가되는 신호 FH를 발생한다. 신호 FH의 주기는 다음과 같이 결정된다. 스큐우 검출기(27')는 샘플링 클럭 øS(예를들어, 4fsc의 반송파의 4배로 가정되는)에 의해 클럭되고, 계수가 수평 동기화 성분 FH의 주기 T와 같을때 비교기(312)에 의해 리세트되는 계수기(310)를 포함한다. 누산기(314)는 펄스 FH의 중심과, 계수기(310)에 의해 발생된 계수가 선정된 값에 도달할때 계수기(310)의 출력에 접속된 디코더(320)에 의해 제공된 주 동기 펄스 MS의 발생간의 시간차를 측정한다. 상기 시간차(또는 에러)신호는 샘플링 클럭의 싸이클(및 부분적인 싸이클)의 형태로 에러를 나타내기 위하여 계수된다. 계수 인수는 신호 MS의 발생 시간에서 신호 FH의 진폭의 2배에 역비례한다. 계수된 에러 신호는 필터(319)에서 저역 통과 필터되어, 가산기(316)에서 NTSC 표준신호의 한 라인내이 4fsc 샘플링 클럭 주기의 수와 같은 수 910에 가산된다. 가산기(316)는 비교기(312)의 임계값을 제어하는 주기 지시 신호 T를 발생하여, 계수기(310)가 비데오 입력 신호의 수평동기화 성분에 고정되도록 한다.

비표준 신호가 수신되었을때, 계수기(310)의 주기는 샘플링 클럭 신호의 스큐우와 동일한 양으로 에러가 나타날 것이다. 이것은 계수기(310)가 샘플링 클럭 신호의 정수 싸이클만을 계수하고, 동기화 펄스 FH의 주기가 한 클럭 싸이클의 분수부를 포함할 수도 있기 때문에 결과한다. 주 동기 펄스가 MS가 계수기(310)의 계수를 디코딩함으로써 발생되기 때문에, 그것 역시 샘플링 클럭의 정수 싸이클에서만 발생할 것이며, 그래서 또한 샘플링 클럭 스큐우의 양으로 에러가 나타날 것이다. 누산기(314)의 계수된 출력은 그것이 펄스 MS에 의해 동기화 되기 때문에 스큐우 에러를 포함할 것이다.

스큐우 에러는 래치(322) 및 가산기(314)에 의해 검출된다. 스큐우는 제 1 도에 도시된 바와같이, 클럭 싸이클의 분수부에서 나타난 클럭과 동기화간의 시간차이다. 주기 표시 신호값 T이 정이라고 추정될 경우와, 부분 신호 T가 0이 아닐 경우에, 그때 스큐우내에서는 라인간의 변화가 발생한다. 예로서, 신호 FH의 주기는 길이가 정확히 910.0클럭 사이클인 경우에, 샘플링 클럭 øS은 라인마다 정확히 0.1 클럭 사이클의 속도로 Syn(FH)와 관련하여 진행한다. 따라서, 스큐우가 개시 라인 1에서 0일 경우에, 개시 라인 2에선 0.1 개시 라인 3에서 0.2가 된다(래치(322)내에 기억된). 선행 라인의 스큐우를 주기 신호 T에 가산하는 가산기(324)에 의해 스큐우 데이터가 발생된다. 조합의 부분은 그때 스큐우 데이터를 발생시키기 위한 누산기로서 역할을 하는 래치(322)내에 기억된다. 래치(322)내의 조합의 부분은 스큐우 보정 회로를 제어하는 데에 이용된 스큐우 값의 출력 신호이다. 가산기(324)에서의 신호의 정수부는 계수기(310)의 주기를 조정하기 위한 비교기(312)에 인가된다.

주기 표시 신호 T가 비데오 입력 신호 주기를 정확히 나타낸다는 가정하에 스큐우는 검출된다.

하지만 전술된 바로 부터, 계수된 누산기(314)의 출력은 정수 클럭 사이클에서만 발생하는 펄스 MS에 의해 시간이 맞춰지기 때문에 스큐우 에러를 포함한다. 이러한 에러는 누산기(314)의 출력으로부터 래치(322)에 의해 제공되어 검출된 스큐우 데이터를 감산하는 감산기(326)에 의해 신호 T로부터 제거된다.

누산기(314)는 시스템 클럭 øs의 리솔루션보다 정확한 파이너(finer)로 위상을 측정한다. 예를들면, 1984년 9월 11일자로 하여된 미합중국 특허원 제 4,471,299호에 기술된 바와 같이 구성된다. 제 3b 도는 여기서 측정하는 방법을 간단히 설명하고 있다. 파형 A은 시간 함수로서 펄스 FH를 나타낸다. 누산기(314)는 본래는 파형 B내에 표시된 펄스 MS를 선행하고 (영역 1) 후행하는 (영역 2) 펄스 FH의 영역을 측정한다. 이러한 측정은 누산기의 값을 초기에는 펄스 FH의 리딩 전이부에 따라 0으로 세트시켜 펄스 MS를 선행하는 각 클럭 사이클(수직 틱(tic)마크)로 펄스 FH의 크기에 비례하여 누산기내에서 계수를 감소시킴으로써 이루어진다. 누산기내의 계수가 그때 펄스 MS후에 각 클럭 사이클로 펄스 FH의 크기에 비례하여 증가된다. 펄스 FH의 후미 에지는 누산기의 작동을 정지시킨다. 펄스 MS가 (도시된 것 처럼) 펄스 FH의 중앙에 정확히 정렬될 경우, 그때 영역 1 및 2은 같으며, 누산기의 출력은 제로 스큐우를 표시하는 0이 된다. 펄스 MS가 펄스 FH의 중앙을 선행할 경우, 그때 영역은(파형 C 및 D에 도시된 것처럼) 서로 다르며, 누산기의 출력은 설명된 두배의 이중 크로스 헤치 영역에 비례한다. 상기 영역은 펄스 MS 및 수평 동기 펄스 FH의 중앙과의 시간차를 나타낸다. 한 영역은 그때 샘플링 클럭 사이클(및 그의 부분)에 의하여 결과를 나타내도록 누산기의 출력을 계수한다.

제 4 도는 본 발명에 따라 비표준 신호를 처리하기 위한 스큐우 보정을 포함한 비데오 순환 필터의 제 1 실시예이다. 점선(42)으로 표시된 회로 소자는 표준 비데오 신호로 이용하는 순환 필터를 형성한다. 회로(42)에서, 비데오 신호는 감산기(44)의 한 입력에 인가되며, 지연 소자(50)로부터의 한 영상 주기에 의해 지연된 신호는 감산기(44)의 제 2 입력에 인가된다. 감산기(44)에서의 신호차는 계수 회로(46)에 인가되며, 상기 차는 통상적으로 1보다 적은 계수 α로 계수된다. 계수 회로(46)는 계수 α가 영상 운동 함수나 신호의 잡음 정도의 함수, 또는 양자의 함수로서 변화되는 것을 적합하다. 계수된 차는 가산기(48)의 한 입력에 결합되고, 지연 소자(50)에서의 지연 신호는 가산기(48)의 제 2 입력에 결합된다. 가산기(48)는 지연 소자(50)의 입력에 결합되는 잡음 감소 신호를 발생시킨다. 가산기(48)에서의 출력 신호 S_A는 아래 방정식으로 주어지며,

S_A=α_SI+(1-α)S_D…………………………………………………… (3)

여기서 S_I및 S_D는 제각기 인입 및 지연 신호의 진폭을 나타낸다. 신호 S_D는 이전의 영상 주기로부터의 신호 S_A의 값에 상응한다. 신호 S_I및 S_D가 기저대 비데오 신호(즉, 휘도 신호, 색차 신호 또는 제 1 컬러 신호)라면, 영상 이동이 없으며, S_D의 신호성분은 S_A및 S_I의 신호 성분과 같게 될 것이다.

이러한 상태가 만족되었을때 방정식(3)은 신호 S_D대신에 신호 S_A로 대체하여 전개될 수도 있다. 이것이 행해지고, 동일한 항으로 정정된다는 가정하에 S_A의 신호 성분은 인입 신호 S₁의 신호 성분과 동일하다는 것을 알 수 있을 것이다. 출력 신호의 잡음 성분의 RMS값은 이수

로 계수된 인입 잡은 성분의 RMS값으로 전환되며, 여기에서 전형적으로 α

1이다.

회로 (42)를 이용하기 위하여, 인입 신호는 영상 주기간에 일정한(또는 제로) 스큐우 값을 가져야만 한다. 제 2a 도에 도시된 회로와 같은 스큐우 보정기(38)는 감산기(44)의 입력구와 직렬로 접속된다. 스큐우 보정기(38)는 버스(36)에서 입력 신호 샘플을 수신하여 제 2a 도에 관련하여 기술된 바와같이 공통 데이터로 참조되어진 일정한 스큐우값을 갖도록 샘플을 제어한다.

버스(36)에서의 입력 신호 샘플들을 또한 스큐우 검출기(40)에도 결합된다. 시스템 또는 샘플링 클럭인 øs는 또한 스큐우 검출기(40)에도 결합된다. 스큐우 검출기(40)는 입력 신호에 포함된 수평동기 펄스에 상관하여 샘플링 클럭 øs의 스큐우를 측정하여 스큐우 보정기(38)에 스큐우값을 인가한다. 스큐우값은 각각의 수평 라인에서 측정되어 각각의 라인 기간동안 일정하게 보유된다(교체 장치에 있어서, 예를들어 동기 분리기로부터 나온 수평 동기 펄스 Hsync는 입력(36)대신에 스큐우 검출기(40)에 직접 인가될 수 있으므로 스큐우 검출기(40)는 입력 신호로부터 동기 펄스를 발췌하는데 필요한 회로를 포함할 필요가 없게 된다).

종래의 텔레비젼 수상기에 있어서, 처리된 신호는 입력 신호의 수평 동기 신호 성분으로 위상 고정되어진 편향 시스템을 사용하여 표시된다. 반복식 필터에 결합된 신호에 인가된 스큐우 보정은 입력 동기 펄스 및 시스템 클럭에 상관하여 영상 데이터를 오정렬하려는 경향이 있다. 이와같이 제 2 스큐우 보정기는 입력 신호의 수평 동기 신호 성분으로 위상 고정되어지는 편향 시스템으로 표시하기 위해서는 처리된(잡음 처리된)신호를 재정렬하는 것이 필요해진다. 제 2 스큐우 보정기(52)는 가산기(48)의 출력에 결합되며 스큐우 검출기(40)로부터 스큐우 데이터를 수신한다. 스큐우 보정기(52)로부터 나온 출력 신호 OUT는 버스(36)에서의 입력 신호와 동일한 신호 스큐우를 갖는다.

제 2 스큐우 보정기(52)는 제 1 스큐우 보정기(38)와 동일할 수 있다. 그러나, 스큐우 보정기(52)는 스큐우 보정기(38)에 상관하여 보상 신호 지연을 수행하도록 배열되어져야만 한다. 보상 신호 지연은 스큐우 보정기(38)가 샘플 주기의 X째 부분만큼 신호를 지연시킨다면, 스큐우 보정기(52)가 샘플 주기의 (1-X) 부분의 효과적인 지연을 공급하는 것을 의마한다. 이와같이, 스큐우 보정기(38 및 52)가 제 2 도에 도시된 회로의 형태라면, 스큐우 보정기(52)에서 계수 인수 K 및 (1-K)는 스큐우 보정기(38)에 사용된 계수 인수 K 및 (1-K)에 관하여 반전될 것이다. 만일 스큐우 검출기(40)로부터 스큐우 보정기에 인가된 스큐우 신호가 스큐우 보정기(38)에 인가된 스큐우 신호의 보상이라면 스큐우 보정기(52)는 스큐우 보정기(38)와 동일할 수 있다.

처리된 신호에 대한 두개의 스큐우 보정기(38 및 52)의 조합 효과는 디스플레이된 영상을 1풀 샘플 주기만큼 지연시키는 것이다. 1샘플 지연은 편향 회로에서 보상될 수 있다. 다른말로, 1샘플 주기 영상 시프트는 디스플레이 튜브의 오버주사에 흡수될 수 있으며 조금도 주시할 수 없다.

제 5 도는 단지 하나의 스큐우 보정기만이 요구되는 비표준 신호를 처리하는 비데오 순환 필터의 제 2 실시예를 도시한다. 제 5 도에서, 스큐우 보정은 지연 소자로부터 지연된 신호상에서 실행된다. 지연된 신호는 인입 신호의 스큐우와 비슷한 스큐우를 갖기 위해 변경된 스큐우이다. 잡음 감소된 신호의 스큐우는 인입신호의 스큐우와 같게 되며 디스플레이 목적을 위해 변경을 필요로 하지 않는다.

버스(60)상으로의 인입 비데오 신호는 감산기(62)의 제 1 입력부에 인가된다. 스큐우 보정기(74)로부터 지연되고 스큐우 보정된 신호는 감산기(62)의 제 2 입력부에 연결된다. 지연되고 스큐우 보정된 신호의 전체 지연은 감산기(62)에 인가된 두개의 신호가 연속 프레임(프레임 순환 필터에 대한)에서의 픽셀 또는 연속필터(필드 순환 필터에 대한)로부터의 대응 픽셀과 같음을 나타내도록 배열되어 있다. 이와같이, 지연 소자(70)에 의해 제공된 지연 간격은 지연 소자와 직렬로 연결된 조정 회로 소자의 고유 처리 지연 보다 작은 영상 간격이다.

감산기(62)에 의해 발생된 신호차는 차이를 인수 α만큼 지게 하는 계수 회로(64)에 인가된다. 웨이트된 차이는 가산기(66)에 인가되며, 상기 가산기에서 그들의 스큐우 보정기(74)로부터 지연되고 스큐우 보정된 신호와 연결되어 잡음 감쇄된 비데오 신호가 발생된다. 가산기(66)에 의해 발생된 신호는 지연소자(70)의 입력부에 연결되며, 그것의 출력은 스큐우 보정기(74)에 연결된다.

지연된 신호의 스큐우가 입력 신호의 스큐우와 일치하도록 지연된 신호의 스큐우를 변경시키기 위해서는 인입 신호와 지연된 신호의 스큐우를 측정하는 것이 필요하다. 이러한 스큐우 정보는 입력 버스(60) (또는 Hsync)에 연결되는 단일 스큐우 검출기(78)에 의해 공급된다. 스큐우 값은 인입 신호의 각 수평 라인의 초기에 결정되며 다음 라인 간격 동안은 유효하다. 검출된 스큐우값은 멀티플렉서(68)를 통하여 지연 소자(70)에 연결되고, 측정된 스큐우값에 대응하는 수평 라인으로부터의 신호 샘플과 같이 저장된다. 이러한 것은 스큐우 값을 활동 비데오의 제 1 샘플정의 샘플 위치에 포함시키므로써 성취될 수 있다. 각 수평 라인은 수평 동기, 컬러 버스트등을 포함하는 간격을 갖고 있으며, 상기 정보는 순환 필터링을 위해 저장되고 또는 지연될 필요가 없다. 또한 메모리 또는 지연 소자의 사이즈를 감소시키기 위하여 메모리 기준된 비데오 신호 처리 시스템이 이를 간격으로 신호의 저장 및 지연을 배제하는 개시-정비 모드로 메모리를 동작시키는 것을 공지되어 있다. 결과적으로 지연 시스템의 설계에는 어느 정도 허용도가 있으며, 각 라인에 대한 스큐우 데이터는 지연 소자에 쉽게 수용될 수 있다.

멀티플렉서(68)는 각 수평 라인에 대한 활동 비데오 정보의 간격동안 가산기(66)로부터의 잡음 감소된 신호가 지연 소자(70)에 연결되고, 각 라인의 비활동 간격 동안은 검출기(78)로부터의 스큐우 값이 지연 소자(70)에 연결되도록 메모리 제어기에 의해 조절된다. 비슷하게 디멀티플렉서(72)는 활동 비데오 정보의 간격동안 지연 소자(70)로부터 지연된 신호를 스큐우 보정기(74)에 연결시키며, 각 지연된 라인의 비활동 간격동안은 지연된 스큐우 데이터를 스큐우 계산기(76)에 연결시킨다. 지연 소자(70), 멀티플렉서(68) 및 디멀티플렉서(72)의 타이밍 및 제어는 샘플 데이터처리에 대한 기술에 숙련된 사람에게는 쉽게 고안될 수 있는 것이기 때문에 여기서는 상세히 설명하지 않는다.

스큐우 검축기(78)로부터의 현행 스큐우 데이터 또한 스큐우 계산기(76)에 연결된다. 스큐우 계산기(76)는 인입 신호 SSI의 스큐우와 지연된 신호 SSM의 스큐우 차이 SSD를 결정한다. 측정된 스큐우가 샘플 주기의 정수부라면 스큐우 차이(SSD=SSI-SSM)는 또한 샘플의 주기의 정수부가 될 것이다. 스큐우 차(SSD)는 제어 스큐우 값으로 제 2 도 보간기와 비슷한 스큐우 보정기(74)에 인가된다. 실제로 1＋SSD의 스큐우 제어값은 네가티브 신호 지연을 없애기 위해 사용된다. 엑스트라 신호 지연은 지연 소자(70)에서 보상될 수 있다.

서두의 설명에서, 스큐우 값은 각 수평 라인에 대하여 발생되며, 측정된 값은 대응 수평 라인에서 샘플의 모두를 보정하는데 사용되었다. 스큐우 측정은 스큐우의 변화율이 발생되도록 라인 대 라인으로부터 비교될 수 있다. 스큐우의 변화율에 응답하여, 스큐우 값은 라인 간격내에서 변경될 수 있다.

Claims

신호 샘플 발생이 연관된 수평 동기 신호에 상관하여 스큐우 양을 변화시켜 가능하게 나타내는 샘플된 데이터 포맷으로 비데오 신호를 처리하는 비데오 신호 처리 장치로서, 비데오 신호 및 연관된 수평 동기 신호를 인가하는 수단(36, 60), 상기 비데오 신호 인가 수단에 결합되며 상기 수평 동기 신호에 응답하여 소정의 샘플과 수평 동기 신호의 발생간의 시간차에 대응하는 제어 신호 값을 발생하는 스큐우 검출 수단(40, 78) 및 상기 비데오 신호 인가 수단에 결합되며, 비데오 신호의 영상 필드의 정수와 실제로 상응하는 신호를 지연하는 종속 접속된 지연 수단(50, 70)과, 상기 스큐우 검출 수단에 결합된 제어 신호 입력 단자를 갖는 스큐우 보정 수단(38, 74)을 포함하는 처리 수단을 구비하여, 상기 스큐우 보정 수단은 상기 제어 신호에 응답하여 샘플된 데이터 신호에 의해 표시된 신호의 시변위를 수행하는 것을 특징으로 하는 비데오 신호 처리 장치.
제 1 항에 있어서, 상기 스큐우 보정 수단은 상기 비데오 신호 인가 수단과 상기 지연 수단 사이에 결합되며, 상기 종속 접속은 또한 상기 스큐우 보정 수단과 메모리 수단 사이에 결합된 신호 비례 및 조합 수단을 포함하며 상기 스큐우 보정 수단으로부터 나온 각각의 신호와 상기 지연 수단의 출력으로 부터 나온 신호를 비례 및 조합하여, 상기 지연 수단의 입력에 조합된 신호를 인가하는 것을 특징으로 하는 비데오 신호 처리 장치.
제 1 항 또는 제 2 항에 있어서, 상기 처리 수단의 출력 포트에 결합된 입력 포트를 가져 상기 처리 수단으로부터의 신호 출력을 제어하여 상기 입력 비데오 신호에 동일한 제어 신호값을 나타내는 다른 스큐우 보정 회로를 포함하며, 상기 다른 스큐우 보정 회로는 상기 제어 신호값에 응답하며 상기 스큐우 보정 수단에 의해 발생된 신호 지연에 보상인 신호 지연을 발생하는 것을 특징으로 하는 비데오 신호 처리 장치.
제 1 항에 있어서, 상기 처리 수단은 입력 및 지연된 신호를 비례 및 조합하는 수단과, 상기 비례 및 조합 수단에 결합된 입력 및 상기 지연된 신호를 발생하는 출력을 갖는 지연 수단을 포함하는 반복식 필터인 것을 특징으로 하는 비데오 신호 처리 장치.
제 1 항 또는 제 4 항에 있어서, 상기 지연 수단은 또한 상기 스큐우 검출 회로에 결합되며 비데오 신호의 각 수평 라인에 연관된 스큐우 값을 지연하도록 제어되며, 상기 스큐우 보정 수단은 상기 스큐우 검출회로로부터 나온 스큐우 값 신호 및 상기 지연수단으로 부터 나온 지연된 스큐우 값 신호에 응답하여 대응하는 입력 비데오 신호의 스큐우와 일치하도록 지연된 신호 샘플의 상대 스큐우를 제어하는 것을 특징으로 하는 비데오 신호 처리 장치.
제 5 항에 있어서, 상기 스큐우 보정 수단은 입력 스큐우값 신호에서 지연된 스큐우값 신호를 감산하여 지연된 신호가 스큐우 보정되어짐으로써 스큐우값을 발생시키는 수단을 포함하는 것을 특징으로 하는 비데오 신호 처리 장치.