KR940010177A - 트리밍 회로 - Google Patents

Abstract

본 발명은 트리밍위치를 증가시키거나 트리밍 스텝을 미세하게 해도, 핀수를 거의 증가시킴이 없이 칩봉지후의 트리밍을 가능하게 한다.

제너 잽 다이오드(11~13)을 스위칭용 트랜지스터(Q14~Q16)에 의해 선택적으로 재핑한다. 스위칭용 트랜지스터(Q14~Q16)는 디코더 회로(B11)의 데이터에 의거하여 온·오프상태를 제어한다.

Description

트리밍 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 트리밍회로의 일실시예를 나타낸 회로도.

Claims (11)

1. 복수의 제너 잽 다이오드와, 상기 제너 다이오드를 선택적으로 재핑하기 위한 스위치군과, 상기 스위치군의 온·오프 상태를 제어하는 디코더 회로를 구비하는 것을 특징으로 하는 트리밍 회로.
2. 한쪽의 전극단자를 기준전위로 접속한 제너 잽 다이오드와, 상기 각 제너 다이오드의 다른쪽의 전극 단자와 재핑 펄스인가용의 공통단자와의 사이에 삽입한 스위치 소자군과, 재핑시에 상기 스위치 소자군의 온·오프 상태를 설정하는 디코더 회로를 구비하는 것을 특징으로 하는 트리밍 회로.
3. 스위치 소자를 통해 한쪽의 전극 단자를 기준 전위에 접속한 복수개의 제너 잽 다이오드와, 상기 각 제너 잽 다이오드의 다른쪽의 전극단자와 재핑 필스인가용의 공통단자와의 사이에 삽입된 다이오드군과, 재핑시에 상기 스위치 소자의 온·오프상태를 설정하는 디코더 회로를 구비하는 것을 특징으로 하는 트리밍 회로.
4. 애노드끼리를 접속하는 동시에 그 각 캐소드를 외부단자로 하는 다이오드와 제너 잽 다이오드를 조합한 제1의 소자군과, 또는 캐소드끼리를 접속하는 동시에 그 각 애노드를 외부단자로 하는 다이오드와 제너 잽 다이오드를 조합한 제2의 소자군을 구비하며, 격자 모양으로 배치한 배선 행렬의 각 크로스위치마다 상기 제1의 소자군을 삽입하거나 또는 상기 제2의 소자군을 삽입하고, 상기 배선 행렬중 행 또는 열의 어느 한쪽의 배선군의 각각에 스위치를 통해 기줄전위에 접속하고, 행 또는 열의 다른쪽의 배선군의 각각이 스위치를 통해 재핑 펄스인가용의 공통단자에 접속하도록 구성하고, 재핑시의 행과 열의 상기 각 스위치군의 온·오프 상태를 디코더회로를 사용하여 제어하는 것을 특징으로 하는 트리밍 회로.
5. 제1항 내지 제4항중 어느 한 항에 있어서, 스위치 소자는 단독의 트랜지스터 또는 복수의 달링톤 접속된 조합의 트랜지스터를 사용하고, 그 베이스전류를 공급하거나 하지 않는가에 의해 온·오프 제어하는 것을 특징으로 하는 트리밍 회로.
6. 제1항 내지 제4항중 어느 한 항에 있어서, 디코더 회로는 시리얼 버스 디코더 회로를 사용하여 재핑상태를 시리얼 데이터로 제어하는 것을 특징으로 하는 트리밍 회로.
7. 제3항에 있어서, 스위치군중 제너 잽 다이오드와 기준전위와의 사이에 삽입된 스위치군에 있어서, 재너 잽 트리밍후의 동작시는 이들을 모두 온상태로 해 놓는 것을 특징으로 하는 트리밍 회로.
8. 제4항에 있어서, 스위치군중 일단이 기준전위에 접속되는 스위치군에 있어서, 재너 잽 트리밍후의 통상 동작시는 이들을 모두 온상태로 해 놓는 것을 특징으로 하는 트리밍 회로.
9. 제5항에 있어서, 스위치 소자의 구성법으로서 기재한 단독 또는 조합 트랜지스터에 있어서, 각 트랜지스터는 복수개의 트랜지스터를 직렬로 접속한 것을 사용하여 이들을 연동제어해서 이루어지는 것을 특징으로 하는 트리밍 회로.
10. 복수의 퓨즈저항과, 상기 퓨즈저항을 선택적으로 재핑하기 위한 스위치군과, 상기 스위치군의 온·오프상태를 제어하는 디코더 회로를 구비하는 것을 특징으로 하는 트리밍 회로.
11. 제2항 내지 제4항중 어느 한 항에 있어서, 제너 잽 다이오드 대신에 비드(bead)저항으로 치환하여 트리밍하는 것을 특징으로 하는 트리밍 회로.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.