KR940007287Y1

KR940007287Y1 - VRC's control pulse duty ratio converter

Info

Publication number: KR940007287Y1
Application number: KR2019890003007U
Authority: KR
Inventors: 신준식
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1989-03-17
Filing date: 1989-03-17
Publication date: 1994-10-17
Anticipated expiration: 1999-03-17
Also published as: KR900017668U

Abstract

내용 없음.No content.

Description

VRC's control pulse duty ratio converter

제1도는 종래의 콘트롤펄스처리 블록도.1 is a conventional control pulse processing block diagram.

제2도는 본 고안 브이씨알의 콘트롤펄스 듀티비 변환 회로도.2 is a control pulse duty ratio conversion circuit of the present invention VRC.

제3도의 (a) 내지 (h)는 제2도 각부의 파형도(A)-(h) of FIG. 3 are the waveform diagrams of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 제어부 12 : 클럭발생부11 control unit 12 clock generation unit

13 : 2진카운터 F11 -F14 : 플립플롭13: Binary counter F11-F14: Flip-flop

14 : 절환시간 제어부 15 : 콘트롤신호 기록/재생부14: switching time control unit 15: control signal recording / playback unit

AND11, AND12 : 앤드게이트 Q11 : 트랜지스터AND11, AND12: AND gate Q11: transistor

OP11 : 연산증폭기 R11-R15 : 저항OP11: Operational Amplifier R11-R15: Resistance

본 고안은 브이씨알의 콘트롤펄스 변환회로에 관한 것으로, 특히 테이프상에서 프로그램이 시작되는 부분에 콘트롤펄스의 듀티비를 변환시켜 기록할 수 있게한 브이씨알의 콘트롤펄스 듀티비 변환회로에 관한 것이다.The present invention relates to a control pulse conversion circuit of V-Cal, and more particularly, to a control pulse duty ratio conversion circuit of V-CAL which enables the recording of the control pulse duty ratio at the beginning of a program on a tape.

종래 브이씨알의 콘트롤펄스처리는 제1도와 같이, 녹화모드시에는 제어신호(CS)에 의해 스위치(SW1)의 가동단자(a)가 고정단자(b)에 단락되어 콘트롤펄스(CP)가 증폭기(1)를 통해 헤드(H1)에 인가되고, 재생모드시에는 상기 스위치(SW1)의 가동단자(a)가 고정단자(c)에 단락되어 상기 헤드(H1)로부터 검출되는 콘트롤신호가 증폭기(2) 및 쉬미트트리거(51)를 통해 서보계(도면에 미표시)에 인가되도록 되어 있었다.In the conventional control signal processing of V-Cal, as shown in Fig. 1, in the recording mode, the control terminal CS short-circuits the movable terminal a of the switch SW1 to the fixed terminal b by the control signal CS so that the control pulse CP is amplified. The control signal applied to the head H1 through (1), and in the regeneration mode, the movable terminal a of the switch SW1 is short-circuited to the fixed terminal c to detect the control signal from the head H1. 2) and through the Schmitt trigger 51, it was applied to the servo system (not shown).

그러나, 이와같은 종래의 방식은 콘트롤펄스가 헤드를 통해 테이프에 기록될때 듀티비가 60%정도로 고정되어 있기 때문에 테이프상에서 소정의 프로그램을 찾고자할때 오랜시간동안 테이프를 서치해야 하는 문제점이 있었다.However, such a conventional method has a problem that the tape has to be searched for a long time when a predetermined pulse is to be found on the tape because the duty ratio is fixed at about 60% when the control pulse is recorded on the tape through the head.

본 고안은 이와같은 문제점을 해결하기 위하여 테이프상에서 각각의 프로그램이 시작되는 부분에 콘트롤펄스의 듀티비를 작게하여 기록함으로써 시청자가 소정의 프로그램을 재생하고자 할때 그 프로그램을 단시간내에 찾을 수 있게 안출한 것으로 이를 첨부한 도면에 의하여 작용 및 효과를 상세히 설명하면 다음과 같다.In order to solve such a problem, the present invention can reduce the duty ratio of the control pulse at the beginning of each program on the tape so that the viewer can find the program in a short time when trying to play a predetermined program. When described in detail the operation and effects by the accompanying drawings as follows.

제2도는 본 고안 브이씨알의 콘트롤펄스 듀티비 변환회로도로서 이에 도시한 바와같이, 콘트롤펄스(CP)를 콘트롤 트랙에 기록하거나 재생된 콘트롤펄스를 외부로 출력하기 위해 절환하는 스위치(SW12)와, 상기 스위치(SW12)가 기록 가능한 상태로 절환된 경우 그 스위치(SW12)를 통해 입력되는 콘트롤펄스(CP)를 기록하기 위해 콘트롤신호 기록/재생부(15)에 전달하는 스위치(SW13)와, 클럭발생부(12)에서 출력되는 클럭신호를 카운트하여 그 카운트값을 근거로하여 상기 스위치(SW13)의 절환시간을 결정하는 제어선호를 출력하는 절환시간 제어부(14)와, 상기 클럭발생부(12)에서 출력되는 클럭신호가 상기 절환시간 제어부(14)에 전달되는 것을 단속하는 스위치(SW11)와, 상기 스위치(SW11), (SW12)의 스위칭을 제어하는 앤드게이트(AND11) 및 제어부(11)를 구비하여 콘트롤펄스의 듀티비를 다르게 가변시켜 기록하도록 구성한 것으로, 이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.FIG. 2 is a control pulse duty ratio conversion circuit diagram of the present invention, as shown therein, a switch SW12 for switching the control pulse CP to the control track or outputting the reproduced control pulse to the outside; When the switch SW12 is switched to a recordable state, a switch SW13 transmitted to the control signal recording / reproducing unit 15 for recording the control pulse CP input through the switch SW12, and a clock; A switching time controller 14 for counting a clock signal output from the generator 12 and outputting a control preference for determining the switching time of the switch SW13 based on the count value; and the clock generator 12; The switch SW11 for intermitting the clock signal outputted from the control signal transmitted to the switching time controller 14, the AND gate AND11 for controlling the switching of the switches SW11 and SW12, and the controller 11 With control pearl The duty ratio of the switch is configured to be changed differently. The operation and effects of the present invention configured as described above will be described in detail as follows.

일반적인 상태에서 콘트롤펄스를 레코딩할때는 제어부(11)의 단자(r), (p, i)에 고전위, 저전위가 각기 출력된다.When recording the control pulse in the normal state, high potential and low potential are output to terminals r, p and i of the control unit 11, respectively.

이에따라 앤드게이트(AND11)의 출력단자에 저전위가 출력되어 스위치(SW11)가 개방되고, 상기 제어부(11)의 출력단자(p)에 출력되는 저전위에 의해 스위치(SW12)의 가동단자(a)가 고정단자(c)에 단락되며, 이때 앤드게이트(AND12)의 출력단자가 플로팅상태에 있게되어 트랜지스터(Q11)의 콜렉터에 출력되는 고전위에 의해 스위치 (SW13)가 단락된다.Accordingly, the low potential is output to the output terminal of the AND gate AND11, the switch SW11 is opened, and the movable terminal a of the switch SW12 is caused by the low potential output to the output terminal p of the controller 11. Is short-circuited to the fixed terminal c. At this time, the output terminal of the AND gate AND12 is in a floating state, and the switch SW13 is short-circuited by the high potential output to the collector of the transistor Q11.

따라서, 콘트롤펄스단자(CP)에 인가되는 제3도의 (a)와 같은 콘트롤펄스는 헤드(H11)에 인가된다.Therefore, a control pulse such as (a) of FIG. 3 applied to the control pulse terminal CP is applied to the head H11.

또, 재생시에는 상기 제어부(11)의 출력단자(p), (r, i)에 고전위, 저전위가 각기 출력되므로 스위치(SW11)는 상기와 같이 개방되고, 스위치(SW12)의 가동단자(a)는 고정단자(b)에 단락되어 헤드(H11)로부터 재생되는 콘트롤펄스는 연산증폭기(OP11)를 통해 증폭된 후 상기 콘트롤펄스단자(CP)에 출력된다.At the time of regeneration, since the high potential and the low potential are respectively output to the output terminals p, r and i of the controller 11, the switch SW11 is opened as described above, and the movable terminal of the switch SW12 ( a) is short-circuited to the fixed terminal b and the control pulses reproduced from the head H11 are amplified by the operational amplifier OP11 and then output to the control pulse terminal CP.

그런데, 상기에서 언급된 콘트롤펄스의 듀티비는 전구간에 걸쳐 60%인데, 각 프로그램이 시작되는 부분의 듀티비를 27.5%로 변환시켜 기록함으로써 인덱스(Index)신호판정시 듀티비 60%는 "0"으로 판정하고, 그 변환 기록된 듀티비 27. 5%는 "1"로 판정하여 사용자가 특정프로그램을 재생시키고자 할때 테이프의 전구간을 서치하지 않고 각 프로그램이 시작되는 부분만 모니터링하여 빠른속도로 원하는 프로그램을 찾을 수 있게 한 것으로, 이와같은 듀티비 변환에 대하여 살펴보면, 사용자가 특정부분에서 듀티비를 변환시키고자 할때는 상기 제어부(11)의 단자(p), (r, i)에 저전위, 고전위가 각각 출력됨에 따라 스위치(SW11)가 단락되고, 스위치(SW12)의 가동단자(a)는 고정단자(c)에 단락되므로 콘트롤펄스단자(CP)에 입력되는 제3도의 (a)와 같은 펄스는 플립플롭(F11)의 클럭단자(CK)에 인가되며, 이와 함께 클럭발생부(12)의 출력측에 발생되는 (b)와 같은 펄스는 플립플롭(F12, F13) 및 2진카운터(13)의 클럭단자(CK)에 각기 인가됨에 따라 그 클럭펄스발생부(12)의 출력측에 출력되는 첫번째, 두번째, 세번째 펄스의 상승에지에서 D형플립플롭(F11), (F12), (F13)의 출력단자(Q)에 각기 (c), (d), (e)와 같은 펄스가 출력된다.By the way, the duty ratio of the above-mentioned control pulse is 60% over the entire period, and the duty ratio of the starting portion of each program is converted to 27.5% and recorded, so that 60% of the duty ratio is 0 when determining the index signal. 27. 5% of the converted duty ratio is set to "1", and when the user wants to play a specific program, the user does not search the entire area of the tape and monitors only the starting point of each program. In this case, when the user wants to convert the duty ratio in a specific part, low potential is applied to the terminals (p), (r, i) of the control unit (11). As the high potentials are respectively outputted, the switch SW11 is short-circuited, and the movable terminal a of the switch SW12 is short-circuited to the fixed terminal c, thereby being input to the control pulse terminal CP (a) of FIG. Pulses such as flip-flop (F11) A pulse such as (b) applied to the clock terminal CK and generated at the output side of the clock generator 12 is applied to the clock terminals CK of the flip-flops F12 and F13 and the binary counter 13. As applied to the output terminals Q of the D-type flip-flops F11, F12, and F13 at the rising edges of the first, second, and third pulses output to the output side of the clock pulse generator 12, respectively. Pulses such as (c), (d) and (e) are output.

이로인하여 상기 플립플롭(F11)의 클럭단자(CK)에 인가되는 콘트롤펄스의 상승에지부에서 2진카운터(13)가 반복적으로 리세트된다. 여기서, 상기 클럭발생부(12)의 출력펄스가 200Hz이라면, 결국 그 2진카운터(13)는 클럭발생부(12)로부터 입력되는 1에서 20까지의 클럭펄스를 반복적으로 카운트하고, 55를 카운트하는 순간 즉, 출력단자(a0-a2,a4,a5)에 고전위가 출력될때 앤드게이트(AND12)의 출력단자에 (f)와 같은 고전위 펄스가 출력되고, 이는 T형 플립플롭(F14)에서 래치되어 출력단자(Q)에 (g)와 같은 펄스가 출력되므로 이 펄스의 고전위영역(1주기의 72.5%)에서 트랜지스터 (Q11)가 온되어 콜렉터에 저전위가 출력되므로 스위치(SW13)가 개방된다.As a result, the binary counter 13 is repeatedly reset at the rising edge of the control pulse applied to the clock terminal CK of the flip-flop F11. If the output pulse of the clock generator 12 is 200 Hz, the binary counter 13 repeatedly counts clock pulses 1 to 20 input from the clock generator 12 and counts 55. In other words, when a high potential is output to the output terminals a0-a2, a4, and a5, a high potential pulse such as (f) is output to the output terminal of the AND gate AND12, which is a T-type flip-flop (F14). Is latched at the output terminal Q, and a pulse equal to (g) is output, so that the transistor Q11 is turned on in the high potential region (72.5% of one cycle) of the pulse to output a low potential to the collector, so that the switch SW13 Is opened.

이에따라 상기 콘트롤펄스단자(CP)에 입력되는 녹화용 콘트롤펄스는 헤드(H11)에 인가되지 못하므로 결국, 헤드(H11)를 통해 테이프에 기록되는 콘트롤펄스는 (h)와 같은 파형이 된다.Accordingly, since the recording control pulse input to the control pulse terminal CP is not applied to the head H11, the control pulse recorded on the tape through the head H11 becomes a waveform such as (h).

이상에서 상세히 설명한 바와같이, 본 고안은 테이프상에 녹화되는 프로그램 시작부분의 콘트롤펄스의 듀티비를 변환시켜 기록함으로써 사용자가 소정의 프로그램을 재생하고자 할때 그 프로그램을 최단시간내에 찾을 수 있는 이점이 있다.As described in detail above, the present invention has the advantage that the user can find the program in the shortest time when the user wants to play a predetermined program by converting and recording the duty ratio of the control pulse at the beginning of the program recorded on the tape. have.

Claims

A switch SW12 for switching the control pulse CP to the control track or outputting the reproduced control pulse to the outside; and an input through the switch SW2 when the switch SW12 is switched to a recordable state. In order to record the control pulse CP, the switch SW13 transmitted to the control signal recording / reproducing section 15 and the clock signal output from the clock generating section 12 are counted based on the count value. A switching time control unit 14 for outputting a control signal for determining a switching time of the switch SW13, and a switch for intermitting transmission of the clock signal output from the clock generation unit 12 to the switching time control unit 14; And SW11, an AND gate AND11 for controlling switching of the switches SW11, SW12, and a control unit 11, and configured to record the variable duty ratio of the control pulses differently. Cont The pulse duty ratio converting circuit.

The switching time control unit 14 divides the control pulse CP into a common clock signal and outputs a reset signal at predetermined intervals, and the output of the flip-flop F13. A binary count 13 that counts the control pulse CP while being reset by a signal, an AND gate AND12 for and combining the specific output of the binary counter 13, and the AND gate AND12. And a FLIPFLOP (FF14) for outputting a switching control signal for opening the switch (SW13) in a 72.5% region of one cycle by latching the output of the control.