KR940006336B1 - 자려식 스위칭 전원회로 - Google Patents

Abstract

내용 없음.

Description

자려식 스위칭 전원회로

제 1 도는 본 발명의 스위칭 전원 회로도.

제 2 도는 본 발명의 스위칭 전원 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 초기 기동 전류원 2 : 주 스위칭부

3 : 히스테리시스 회로 4 : 출력전압 검출부.

본 발명은 자려식 스위칭 전원회로에 관한 것으로 특히 광범위한 입력전압을 갖는 소형전원에 적합하도록 한 것이다.

일반적으로 교류나 직류의 크기에 관계없이 일정한 출력전압을 얻기위한 수단으로 스위칭 레귤레이터가 폭 넓게 이용되고 있다.

종래의 스위칭 회로는 제 1 도와 같이 입력전압이 변해도 전류는 크게 변하지 않게 하는 트랜지스터(1₁₁)(Q₁₄), 항(R₁₁)(R₁₂)으로 된 정전류회로(11)와, 상기 정전류회로(11)의 출력측에 접속되어 상기 트랜지스터(Q₁₁)의 턴온시간을 짧게 해주는 트랜지스터(Q₁₃), 저항(R₁₃)으로 된 제어부(12)와, 상기 정전류 회로(11)와 제어부(12)에 공통연결되어 출력전압의 교류성분이 일정한 진폭내에 있도록 제어하는 트랜지스터(Q₁₄~Q₁₆), 저항(R₁₄~R₂₀)으로 된 히스테리시스 회로(13)를 구비하여서 구성된다.

이와같이 구성된 종래 스위칭 전원회로의 동작상태를 살펴보면 입력전압이 광범위하게 변할 경우에도 정전류회로(11)에 의해 전류가 크게 변하지 않으며 트랜지스터(Q₁₁)턴온시 트랜지스터(Q₁₁)의 에미터와 베이스에 축적되어 있던 전하는 트랜지스터(Q₁₁)턴 오프시 제어부(12)의 저항(R₁₃)에 의해 제거된다.

또한, 히스테리시스회로(13)의 트랜지스터(Q₁₅)(Q₁₆)가 교대로 온 오프되어 트랜지스터(Q₁₆)의 베이스 전압에 히스테리시스를 주어 출력전압의 교류성분이 일정한 진폭내에 있도록 제어한다.

그러나, 상기와 같은 종래회로에 있어서는 정전류 회로(11)에 전압의 크기에 상관없이 일정한 전류가 흐르므로 입력전압이 클경우 트랜지스터(Q₁₆)의 손실이 크게 증가하는 결점이 있으며, 저항(R₁₃)만으로 트랜지스터(Q₁₃)를 충분히 빠르게 턴오프시키지 못하며 스위칭 손실이 커질 뿐만 아니라 불필요한 소자(예를들어 트랜지스터(Q₁₅)와 저항(R₁₆)(R₁₇))들이 사용되어 회로구성이 복잡해지는 결점이 있다.

본 발명은 이와같은 종래의 결점을 해결하기 위한 것으로 트랜지스터의 베이스 구동 손실과 스위칭 손실을 줄일 수 있는 스위칭 전원회로를 제공하는데 그 목적이 있다.

이와같은 목적을 달성하기 위한 본 발명은 입력전원의 변동에 따라 변화된 전류량을 공급하는 초기 기동 전류원과, 트랜지스터의 에미터 베이스간에 전하를 축적시키고 턴-오프시 방전시켜 급속히 트랜지스터를 턴-온프시키는 주 스위칭 회로와, 출력전압의 교류성분이 일정한 진폭내에 있도록 제어하는 히스테리시스 회로와, 출력전압이 일정값 이상이 될때 이를 검출하는 출력전압 검출부를 구비함을 특징으로 한다.

이하에서 본 발명의 실시예를 첨부된 도면 제 2 도에 의하여 상세히 설명하면 다음과 같다.

본 발명은 입력전원의 변동에 따라 변화된 전류량을 공급하는 초기에 트랜지스터(Q₃)(Q₄)를 구동시키기 위한 전류를 공급하는 저항(R₁)으로 된 초기 기동 전류원(1)과, 상기 기동 전류원(1)과 출력단사이에 접속되어 전하를 축적시키고 턴-오프시 급속히 방전시키므로 스위칭시간을 단축시키는 트랜지스터(Q₁)(Q₂), 저항(R₃), 인덕터(L₁)로 된 주 스위칭부(2), 상기 주 스위칭부(2)와 병렬 접속되어 출력전압을 정전압화시키고 입력전류를 제한하는 트랜지스터(S₃)(Q₄), 저항(R₄~R₈), 제너다이오드(ZD)로 된 히스테리시스 회로(3)와, 상기 히스테리시스 회로(3)와 주 스위칭부(2) 및 출력단 사이에 접속되어 출력전압이 일정한 값 이상일때 다이오드(D₁)(D₂)양단에 충분한 전압을 걸어 주도록 하는 저항(R₉), 다이오드(D₄)로된 출력전압 검출부(4)를 구비하여서 이루어진 것이다.

이와같이 구성된 본 발명은 최초에 전원이 인가되면 입력전압의 변동에 따라 초기 기동 전유원(1)을 통해 흐르는 전류의 양이 변하게 되며 저항(R₁)-저항(R₄)-트랜지스터(Q₃)-저항(R₅)으로 전류가 흐르는 제 1 동작과저항(R₂)-트랜지스터(Q₂)-저항(R₃)-트랜지스터(Q₃)-저항(R₅)으로 전류가 흐르는 제 2 동작과 저항(R₂)-트랜지스터(Q₁)-인덕터(L₂)로 전류가 흐르는 제 3 동작을 차례로 실시한 후 출력값이 일정값 이상이 되면 히스테리시스 회로(3)의 저항(R₇)에 전압이 걸리게 되어 트랜지스터(Q₄)가 온된다.

따라서, 트랜지스터(Q₄)가 온되면 트랜지스터(Q₃)가 오프되어 주스위칭부(2)의 인덕터(L₁)에 흐르던 전류가 트랜지스터(Q₂)의 베어스를 통해 흘러 트랜지스터(Q₁)의 에미터 베이스간의 전하를 제거하여 줌으로 트랜지스터(Q₁)가 급속히 오프된다.

즉, 트랜지스터(Q₁)의 오프시에 인덕터(L₁)의 특성상 전류가 급속히 변하지 않기 때문에 그 전류에 의해 저항(R₃)의 양단에 전압이 걸리게 되고 이 전압에 의해 트랜지스터(Q₂)가 온되어 트랜지스터(Q₁)의 에미터 베이스간의 전하가 트랜지스터(Q₂)의 콜렉터 에미터를 통해 방전되므로 트랜지스터 (Q₁)가 급속하게 오프되는 것이다.

또한, 인덕터(L₂)의 전류가 트랜지스터(Q₃)(Q₄), 저항(R₄~R₆)이 갖는 히스테리시스 값보다 다시 작아지면 전술한 바와같은 방법으로 트랜지스터(Q₁)가 온되어 이러한 과정을 반복하여 출력전압이 일정값 이상이 되면 출력전압 검출부(4)를 통해 다이오드(D₁)(D₂)양단에 충분한 전압을 걸어주어 트랜지스터(Q₃)(Q₄)를 구동시키는 전류를 공급하게 된다.

여기서, 히스테리시스 회로(3)의 동작을 살표보면 먼저 트랜지스터(Q₃)가 온, 트랜지스터(Q₄)가 오프된 경우에 인덕터(L₂)의 전류가 증가하면 저항(R₇)(R₈)의 양단에 일정전압 이상이 걸리고 트랜지스터(Q₄)의 베이스에 전류가 흘러 저항(R₄)양단에 조금 더 큰 전압이 걸리게 된다.

따라서 저항(R₅)의 전압이 낮아져서 트랜지스터(Q₄)의 베이스에 더 많은 전류가 유입되는 양궤환 작용으로 트랜지스터(Q₃)는 급격히 오프된다.

이때, 트랜지스터(Q₄)의 베이스 전압은 트랜지스터(Q₃)가 오프되기 전보다 더 작아졌기 때문에 트랜지스터(Q₃)가 온되기 위해서는 전압이 낮아진 만큼 다시 높아져야 하므로 트랜지스터(Q₃)가 오프상태에서 상당한 시간동안 머물게 되고 스위칭 주파수가 일정한 범위안에서 제어된다.

이상에서 설명한 바와같은 본 발명은 입력전압에서 부터 스위칭 소자의 구동 에너지를 최초 구동후에는 출력단에서 구동에너지를 얻을 수 있으며 출력전압이 낮으면서 일정하므로서 같은 전류에 대해 최소한의 손실을 보장 할 수 있다.

또한, 히스테리시스 회로(3)를 간단히 구성하여 저가의 소형화된 광역 입력전압 범위의 스위칭 레귤레이터를 얻을 수 있으며, 주 스위칭(2)의 트랜지스터(Q₁)오프시 급속히 축적된 전하가 방전되게 하여 스위칭 손실을 줄일 수 있는 효과가 있다.

Claims (2)

1. 입력전원의 변동에 따라 변화된 전류량을 공급하며 초기에 트랜지스터(Q₃)(Q₄)를 구동시키기 위한 전류를 공급하는 초기 기동 전류원(1)과, 상기 초기 기동 전류원(2)과 출력단사이에 접속되어 트랜지스터 오프시 축적된 전하를 급속히 방전시키므로 스위칭시간을 단축시키는 주 스위칭부(2)와, 상기 주 스위칭부(2)와 병렬 접속되어 출력전압을 정전압화시키고 입력전류를 제한하는 히스테리시스 회로(3)와, 상기 히스테리시스 회로(3)와 병렬접속되어 출력전압이 일정한 값 이상일때 다이오드(D₁)(D₂)양단에 충분한 전압을 걸어주므로 트랜지스터(Q₃)(Q₄)를 구동시키는 전류를 공급하는 출력전압 검출부(4)를 구비하여 구성함을 특징으로 하는 자려식 스위칭 전원회로.
2. 제 1 항에 있어서, 주 스위칭(2)는 트랜지스터(Q₁)의 오프시에 전류가 급속히 변하지 않는 특성을 가진 인덕터(L₁)와, 상기 인덕터(L₁)의 지연시간에 의해 트랜지스터(Q₁)에 축적된 전하를 방전시키는 트랜지스터(Q₂)와, 상기 트랜지스터(Q₁)에 의한 방전시 급속히 턴-오프되는 트랜지스터(Q₁)를 구비하여 구성함을 특징으로 하는 자려식 스위칭 전원회로.