KR940005709B1 - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR940005709B1 KR940005709B1 KR1019910004324A KR910004324A KR940005709B1 KR 940005709 B1 KR940005709 B1 KR 940005709B1 KR 1019910004324 A KR1019910004324 A KR 1019910004324A KR 910004324 A KR910004324 A KR 910004324A KR 940005709 B1 KR940005709 B1 KR 940005709B1
- Authority
- KR
- South Korea
- Prior art keywords
- opening
- layer
- buffer layer
- insulating film
- interlayer insulating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (3)
- 제 1 도전형의 반도체기판(1)과, 이 반도체기판(1)상에 형성된 제 1 층간절연막(3), 이 제 1 층간절연막(3)상에 형성된 제 1 버퍼 층(4), 상기 제 1 층간절연막(3)중에 바닥부분을 갖는 제 1 개공부(6), 이 제 1개공부(6)의 측벽에 형성된 제 2 버퍼층(7), 이 제 2 버퍼층(7)에 의해 개공폭(開孔幅)이 좁혀지며 상기 제 1 개공부(6)의 바닥부분을 관통하여 상기 반도체기판(1)의 표면을 노출시키는 제 2 개공부(8), 상기 제 1 버퍼층(4)상에 선택적으로 형성된 제 1 배선층(9), 상기 제 2 개공부(8)내를 충전해서 상기 제 2 버퍼층(7)상에 형성된 상기 제 1 배선층(9)과 동일한 층의 접속전극(10), 상기 제 1 배선층(9) 및 상기 접속전극(10)의 각 측벽으로서 형성된 제 3 버퍼층(11), 상기 제 1 배선층(9) 및 상기 접속전극(10)을 덮는 제 2 층간전연막(12), 이 제 2 층간절연막(12)에 뚫려져서 상기 제 1 배선층(9)을 노출시키도록 형성된 제 3 개공부(13), 이 제 3 개공부(13)내를 충전해서 상기 제 1 배선층(9)상에 형성된 고융점 금곡막(14), 이 고융점 금속막(14)상에 형성된 제 2 배선층(15)을 구비하여 구성된 것을 특징으로 하는 반도체장치.
- 제 1 도전형 반도제기판(1)상에 제 1 층간절연막(3)을 형성하는 공정과, 이 제 1 층간절연막(3)상에 제 1 버퍼층(4) 및 스토퍼 절연막(5)을 형성하는 공정, 상기 제 1 층간절연막(3)중에 바닥부분을 갖는 제 1 개공부(6)를 선택적으로 형성하는 공정, 상기 스토퍼 절연막(5)상 및 상기 제 1 개공부(6)를 덮는 제 2 버퍼층(7)을 형성하는 공정, 이방성 에칭법을 이용하여 상기 제 1 개공부(6)의 측벽에 제 2 버퍼층(7)을 잔존시키는 공정, 상기 제1,제2버퍼층 (4,7)을 마스크로 이용하여 이방성 에칭을 실시해서 상기 제1개동부(6)의 바닥부분을관통하며 상기 반도체기판(1)의 표면을 노출시키게 되는 제2개공부(8)를 형성하는 공정, 배선용 금속을 상기 제2개공부(8)내에 충전시킴과 더불어 상기 제2버퍼층 (7)상에 퇴적시키는 공정, 상기 배선을 금속을 에칭하여 상기 제1개공부(6)의 선폭을 갖는 정도로 접속전극(10)을 형성함과 더불어 상기 제1버퍼층(4)상에선택적으로 제1배선층 (9)을 형성하는 공정, 제3버퍼층 (11)을 퇴적시켜서 이방성 에칭을 실시함으로써 상기 접속전극(10) 및 제1배선층(9)의 각측벽에 이 제3버퍼층 (11)을 잔존시키는 공정, 제2층 간절연막(12)을 형성하고 이 제2층 간절연막(12)에 상시 제 1 배선층 (9)이 노출되도록 제3개공부 (13)를 형성하는 공정,이 제3개공부(13)내를 충전시키도록 상기 제1배선층(9)상에 고융점 금속막914)을 형성하는 공정, 이 고용점 금속막(14)상에 제2배성층 (15)을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의제조방법.
- 제 2 항에 있어서, 상기 제1, 제2, 제 3 버퍼층을 다결정실리콘 혹은 고융점 금속 규화물로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-72019 | 1990-03-23 | ||
| JP7201990 | 1990-03-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940005709B1 true KR940005709B1 (ko) | 1994-06-23 |
Family
ID=13477282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910004324A KR940005709B1 (ko) | 1990-03-23 | 1991-03-19 | 반도체장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940005709B1 (ko) |
-
1991
- 1991-03-19 KR KR1019910004324A patent/KR940005709B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US6614098B1 (en) | Semiconductor devices and fabrication thereof | |
| US5795823A (en) | Self aligned via dual damascene | |
| US5792703A (en) | Self-aligned contact wiring process for SI devices | |
| EP0383610B1 (en) | Manufacturing method of semiconductor device | |
| US6436805B1 (en) | Local interconnect structures and methods for making the same | |
| US5002902A (en) | Method for fabricating a semiconductor device including the step of forming an alignment mark | |
| EP0143652A2 (en) | Process for forming multi-layer interconnections | |
| EP0236123A2 (en) | A semiconductor device and method for preparing the same | |
| US5200360A (en) | Method for reducing selectivity loss in selective tungsten deposition | |
| US5397910A (en) | Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same | |
| US4916084A (en) | Method for manufacturing MOS semiconductor devices | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| US5231046A (en) | Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure | |
| JPH0618213B2 (ja) | 半導体装置の製造方法 | |
| JPH0728040B2 (ja) | 半導体装置およびその製造方法 | |
| KR100430924B1 (ko) | 집적회로 및 그의 제조 방법 | |
| US5366928A (en) | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| KR940005709B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| JPH0736394B2 (ja) | 半導体装置及びその製造方法 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| KR100321141B1 (ko) | 반도체장치의제조방법 | |
| JPH0722346A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19910319 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19910319 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| G160 | Decision to publish patent application | ||
| PG1605 | Publication of application before grant of patent |
Comment text: Decision on Publication of Application Patent event code: PG16051S01I Patent event date: 19940528 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19940915 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19941209 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19941209 End annual number: 3 Start annual number: 1 |
|
| PR1001 | Payment of annual fee |
Payment date: 19970620 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 19971230 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 19990524 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20000530 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20010530 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020529 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030530 Start annual number: 10 End annual number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |