KR940004777A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR940004777A KR940004777A KR1019920015183A KR920015183A KR940004777A KR 940004777 A KR940004777 A KR 940004777A KR 1019920015183 A KR1019920015183 A KR 1019920015183A KR 920015183 A KR920015183 A KR 920015183A KR 940004777 A KR940004777 A KR 940004777A
- Authority
- KR
- South Korea
- Prior art keywords
- trenches
- semiconductor substrate
- trench
- forming
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 8
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000001020 plasma etching Methods 0.000 claims abstract 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 238000005498 polishing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
서로 깊이가 다른 여러개의 트랜치들을 동일한 반도체 기판상에 형성하는 반도체장치의 제조방법에서, 반도체 기판상에 절연층을 형성한 후 트랜치를 형성하고자 하는 부분의 절연층을 트랜치의 깊이에 비례하는 면적만큼 제거하였다. 그다음 상기 절연층을 마스크로하여 반도테 기판을 반응성 이온식각 방법으로 식각한다. 이때 많은 면적이 노출된 반도체 기판은 빨리 제거되고, 적은 면적이 노출된 부분은 천천히 제거되어 서로 깊이가 다른 트랜치들이 형성된다. 또한 가스의 혼합 비율 및 식각각도를 조절하여 트랜치를 U자형으로 형성할 수 있다.
따라서 동일한 반도체 기판상에 서로 깊이가 다른 트랜치들을 한번의 식각공정으로 형성하여 반도체장치의 제조공정을 단순화할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 (B)∼(D)도는 이 발명에 따른 반도체 장치의 제조공정도이다.
Claims (7)
- 반도체 기판상에 서로 깊이가 다른 적어도 두개의 트랜치를 형성하는 반도체 장치의 제조방법에 있어서, 상기 반도체 기판상에 제1절연막을 형성하는 공정과, 상기 트랜치를 형성하고자 하는 부분들의 제1절연막을 서로 다른 쪽으로 제거하는 공정과, 상기 제1절연막이 제거되어 서로 폭이 다르게 노출된 반도체 기판을 제거하여 서로 깊이가 다른 트랜치들을 형성하는 공정과, 상기 트랜치들의 표면에 제2절연막을 형성하는 공정과, 상기 서로 다른 깊이의 트랜치들이 완전히 메워지도록 상기 구조의 전표면에 단결정 실리콘층을 형성하는 공정과, 상기 트랜치들을 메운 단결정 실리콘층을 제외한 제1절연상막의 단결정 실리콘층을 제거하는 공정을 구비하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1절연막을 패드산화막과 질화규소막 및 산화막의 다층으로 형성하고 상기 질화규소막을 다결정 실리콘층의 제거 공정시에 에칭스토퍼로 사용하는 반도체 장치의 제조방법.
- 제1 내지 제2항에 있어서, 상기 트랜치들의 형성공정시 상기 산화막을 마스크로 하여 트랜치들을 형성하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 트랜치들의 형성 공정시 상기 제1절연막상에 트랜치를 형성할 부분들이 노출되도록 감광막 패턴을 형성하고 상기 감광막 패턴을 마스크로 하여 트랜치들을 형성하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 트랜치 형성공정을 반응성 이온식각방법으로 행하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 트랜치들을 U자형 및 V자형으로 이루어지는 군에서 임의로 선택되는 하나의 형상으로 형성하는 반도체 장치의 제조방법.
- 제1항에 있어서 상기 제1절연막 상의 다결정 실리콘층을 제거하는 공정을 에치백 및 폴리싱으로 이루어지는 군에서 임의 선택되는 하나의 방법으로 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920015183A KR940004777A (ko) | 1992-08-24 | 1992-08-24 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920015183A KR940004777A (ko) | 1992-08-24 | 1992-08-24 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940004777A true KR940004777A (ko) | 1994-03-16 |
Family
ID=67147677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920015183A KR940004777A (ko) | 1992-08-24 | 1992-08-24 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004777A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414199B1 (ko) * | 2001-01-05 | 2004-01-07 | 주식회사 오랜텍 | 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법 |
| KR100428785B1 (ko) * | 2001-08-30 | 2004-04-30 | 삼성전자주식회사 | 트렌치 소자분리구조를 갖는 반도체소자 및 그 제조방법 |
-
1992
- 1992-08-24 KR KR1019920015183A patent/KR940004777A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414199B1 (ko) * | 2001-01-05 | 2004-01-07 | 주식회사 오랜텍 | 습식 식각을 이용한 실리콘 웨이퍼의 구조물 제조방법 |
| KR100428785B1 (ko) * | 2001-08-30 | 2004-04-30 | 삼성전자주식회사 | 트렌치 소자분리구조를 갖는 반도체소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4255207A (en) | Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation | |
| KR101091298B1 (ko) | 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스 | |
| KR960043106A (ko) | 반도체장치의 절연막 형성방법 | |
| KR960702677A (ko) | 평면화된 트렌치 및 전계 산화물 분리 방법(planarized trench and field oxide isolation scheme) | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| KR970013074A (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| WO1987003139A2 (en) | Process for trench oxide isolation of integrated devices | |
| KR970023999A (ko) | 반도체 장치 제조 방법(A Method of Manufacturing Semiconductor Devices) | |
| US4309813A (en) | Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits | |
| KR970053384A (ko) | 반도체장치의 소자분리 영역 형성방법 | |
| KR970013204A (ko) | 스페이서를 이용한 트렌치 형성방법 | |
| KR940004777A (ko) | 반도체장치의 제조방법 | |
| KR0151267B1 (ko) | 반도체장치의 제조방법 | |
| KR960026618A (ko) | 반도체소자의 소자분리 절연막의 제조방법 | |
| JPS61201444A (ja) | 半導体装置の製造方法 | |
| US4670769A (en) | Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation | |
| GB2295487A (en) | Forming a field oxide layer to isolate semiconductor devices | |
| KR970023825A (ko) | 스페이서 필라를 이용한 반도체장치의 평탄화 방법 | |
| KR100226795B1 (ko) | 반도체소자의 격리방법 | |
| KR100221606B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR960039275A (ko) | 반도체 장치의 소자분리방법 | |
| KR100281140B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960026400A (ko) | 반도체소자의 다결정실리콘 배선 제조방법 | |
| KR960043097A (ko) | 반도체 장치의 소자 분리 방법 | |
| KR20050059744A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19920824 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19920824 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19950731 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 19960117 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 19950731 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |