KR940002935B1 - 색신호 보정회로 - Google Patents

Abstract

내용 없음.

Description

색신호 보정회로

제1도는 종래의 블럭도.

제2도는 본 발명의 블럭도.

제3도는 제2도중 색 보정부의 구체 회로도.

제4도는 색신호 보정 전, 후의 화면 상태도.

제5도는 MAC 신호의 프레임 구조도.

본 발명은 영상신호 처리 시스템에 있어서 MAC(Multiple Analog Component) 신호의 처리 회로에 관한 것으로, 특히 휘도신호와 색신호가 경계를 이루고 있을때 그 경계면의 휘도신호에 색신호가 퍼져 있는 것처럼 보이는 것(cross color)을 제거하는 색신호 보정 회로에 관한 것이다.

통상적인 EC(구주공동체) 방식에서 제안하고 있는 MAC 방식은 주사선수 1250. 2 : 1의 비월주사, 필드 주파수 50Hz. 종횡비(Aspect ratio)16 : 9를 갖는 위성 방송에 의한 HD TV 시스템의 일종 방식이다.

일반적으로 종래의 TV혹은 VTR에서의 MAC 신호와 관련하여 제1도에 도시한 바오 같은 영상신호 처리 회로를 구비하고 있었다.

그 동작을 살펴보면, 아날로그/디지탈 변환부(1)를 거친 다음 코드 변환부(2)를 거쳐 휘도 처리와 색 처리를 실시한다. 상기 색처리의 경우는 색신호 저장부(6)와 선보간 필터(7) 및 색보간 필터(8)를 거쳐 색신호(C)를 발생하게 되는데 이 과정은 하기와 같은 문제점을 갖고 있다.

제5도에 도시한 MAC신호의 프레임 구조를 참조하여 보면, 색 신호가 한 선을 건너 다음 선으로 B-Y, R-Y, B-Y, R-Y의 형태로 전송되어 옴을 알 수 있다.

이와 같이 B-Y, R-Y의 신호가 선마다 교대로 오기 때문에 각 선에서 전송되지 않는 R-Y 혹은 B-Y의 신호를 재생하는 것이 선보간이다. 이때 색신호가 존재하지 않는 패턴이 앞선까지 지속되다가 그 선부터 계속하여 색이 존재하는 패턴이 오면 선보간시 사용되는 필터에 의해 색이 실리지 않는 직전 선에 제4a도에 도시한 바와 같이 색이 실리는 것처럼 나타나 화질이 열화된다.

따라서 본 발명의 목적은 휘도신호와 색신호의 경계면에서 휘도신호에 색신호가 퍼져보이는 현상을 제거하는 색신호 보정회로를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 설명한다.

제2도는 본 발명의 블럭도로서, 아날로그 영상신호를 디지탈 형태로 변환하는 아날로그/디지탈 변환부(1)와, 그레이(gary)코드 형태를 갖는 상기 디지탈 영상신호를 2진 코드화 하는 코드 변환부(2)와, 상기 2진 코드화된 영상신호의 휘도 성분을 소정의 제1주파수(표본점 주파수)로 기록하고 제2주파수로 독출하는 휘도신호 저장부(3)와, 상기 휘도신호 저장부(3)로 부터 독출한 샘플(sample) 신호를 다시 제1주파수로 변형하고 선형 위상 저역통과 필터링을 수행하는 휘도 보간 필터(4)와, 상기 2진 코드화된 영상신호에 대한 클램프 주기 동안의 직류 레벨을 측정하는 클램핑부(5)와, 상기 2진 코드화된 영상신호의 색성분을 제2주파수로 기록하고 제3주파수로 독출하는 색신호 저장부(6)와, 상기 색신호 저장부(6)에서 독출한 색차신호(chs)를 다시 제3주파수로 만들며 선형 위상 저역통과 필터링을 통해 선보간을 실시하는 선보간 필터(7)와, 상기 선보간한 색신호를 다시 제1주파수로 변환하고 선형 위상 저역통과 필터링을 실시하는 색보간 필터(8)와, 상기 색보간 필터(8)의 출력으로 부터 현재 선(L)과 그 인접선들(L-1,L-2,L+1,1+2)에 대한 색신호 검출 여부를 조사하여 색자보간 결과 혹은 클램핑 결과를 각각 소정 지연한 것을 선택적으로 색신호(C)로 출력함으로써 휘도신호와 색신호의 경계면에서 휘도신호와 색신호가 퍼져보이는 현상을 제거하는 색신호 보정부(9)로 구성한다.

제3도는 상기 제2도중 색신호 보정부(9)의 구체 회로도로서, 색보간 필터(8) 출력(cif)을 소정 지연하는 제1지연부(DY1)와, 클램핑부(5) 출력(clp)을 소정 지연하는 제2지연부(DY2)와, 상기 클램핑부(5) 출력(clp)에 소정의 직류전압(+DC)을 각각 가산 혹은 감산하는 가산부(ADD)와 감산부(sub) 그리고 상기 가산부 및 감산부(ADD,sub) 출력과 상기 색보간 필터(8) 출력(cif)을 비교하는 제1 및 제2비교기(COM1,COM2)와 상기 두 비교기(COM,COM2)의 출력을 논리곱하여 제1색신호 판별신호를 발생하는 제1앤드게이트(G1)로 이루어진 색신호 판별부(910)와, 상기 제1색신호 판별신호를 순차적으로 지연 하도록 직렬 연결된 4개의 1H지연기(H1-H4)와 상기 4개의 1H지연기(H1-H4) 출력을 각각 논리 조합하여 현재 선(L)에 대한 인접선들(L-1,L-2,L+1,L+2)의 색신호 포함 여부를 검출하는 제1 및 제2논리조합 게이트(G2,G3)와 상기 두 논리조합 게이트(G2,G3)의 출력을 논리합하여 색신호 제거 판별신호를 발생하는 오아게이트(G5)로 이루어진 색신호 제거 판별부(330)와, 색신호 저장부(6)의 출력(chs)을 소정 지연하는 제3지연부(DY3)와, 제1색신호 판별부(910)와 동일한 구성을 가지며 상기 제3지연부(DY3)의 출력에 대하여 제2색신호 판별신호를 발생하는 제2색신호 판별부(920)와, 상기 제2색신호 판별부(920)의 출력 신호를 소정 지연하는 제4지연부(DY4)와, 상기 색신호 제거 판별신호와 상기 제2색신호 판별신호를 논리곱하는 제2앤드게이트(G4)와, 상기 제2앤드게이트(G4)의 출력상태에 따라 상기 제1지연부(DY1) 혹은 제2지연부(DY2)의 출력신호를 선택적으로 색신호(C)로서 출력하는 스위치(SW)로 구성한다.

제4도는 색보정 전, 후의 화면 상태로서, 4a도는 색보정 전의 경우이고, 4b도는 색보정 후의 경우를 나타낸 것이다.

제5도는 MAC신호의 프레임 구조도이다.

상술한 구성에 의거 본 발명을 상세히 설명한다.

색보간 필터(8)로 부터 출력된 색신호(cif)는 제1지연부(DY1)와 제1색신호 판별부(910)로 입력된다.

상기 제1신호 판별부(910)으로 입력된 색신호(cif)는 제1비교기(COM1)의 비반전단자(+)와 제2비교기(COM2)의 반전단자(-)로 입력되어, 각각의 타단으로 입력되는 가산기(ADD) 혹은 감산기(sub)의 출력과 비교된다.

상기 감산기(sub)와 가산기(ADD)는 클램핑부(5)의 출력(clp)에 소정의 직류전압(+DC)을 빼거나 합한 결과이다.

상기 제1비교기(COM1)의 출력은 색보간 필터(8) 출력(cif)에 클램핑부(5)의 출력과 직류전압(+DC)의 합을 뺀값이 0보다 크거나(cif-clp-DC≥0)이고 작으면 0이다.

그러므로, 상기 두 비교기(COM1,COM2)의 출력을 논리합하는 제1앤드게이트(G1)의 출력인 제1색신호 판별부(910)의 출력은 색보간 필터(8) 출력이 클램핑부(5)의 출력에 직류전압을 더한 값과 뺀값 사이에 해당할 경우(clp+DC＞cif＞clp-DC) 0가 되고 그 외에는 1이 된다.

상기 제1색신호 판별부(910)의 출력신호는 색신호 제거 판별부(930)의 1H 지연기(H4)로 입력된다. 상기 색신호 제거 판별부(930)는 제3도에 도시한 바와 같은 총 4개의 직렬 연결된 1H지연기(H1-H4)를 구비하고 있는데, A1점을 현재 시점으로 설정하여 현재 라인의 그점에서 색신호를 제거할 것인지 아닌지를 판별한다.

각 1H 지연 결과인 B1과 C1이 0이고, A1과 B2 및 C2가 1일 경우와 A1과 B1 및 C1이 1이고 B2와 C2가 0일때 상기 색신호 제거 판별부(930)의 출력이 1이 된다.

왜냐하면, 상기 각 1H 지연 출력(A1,B1,C1,B2,C2)을 논리합하는 제1논리조합 게이트(G2)와 제2논리조합 게이트(G3)의 출력이 전자의 경우에는 각각 0과 1이고, 후자의 경우에는 각각 1과 0이 되므로 상기 두앤드게이트(G2,G3)의 출력을 논리합하는 오아게이트(G5)의 출력인 색신호 제거 판별부(930)의 출력은 1이 된다.

부연하면, 현재의 선(L)에서 색신호가 검출 되엇을때 그 선(L)에 인접한 (L+1)선 과 (L+2)선에서 색신호가 검출되고 (L-1)선과 (L-2)에서 색신호가 검출되지 않거나, 반대로 상기 (L-1)선과 (L-2)에서 색신호가 검출되고(L+1)선과 (L+2)선에서 색신호가 검출되지 않을 경우에 상기 색신호 제거 판별부(930)의 출력이 1이 된다.

이와 같이 하는 이유는 (L-2), (L-1), L, (L+1), (L+2)선이 각각 R-Y, O, R-Y, O, R-Y인 경우와 같이 B-Y신호가 없고 R-Y신호만 존재하거나, 반대로 B-Y신호만 존재하는 경우가 있을 수 있기 때문이다.

한편 색신호 저장부(6)의 출력신호(cha)를 소정 지연하는 제3지연부(DY3)의 출력을 제2색신호의 판별부(920)로 입력되고 상기 제2색신호 판별부(920)의 출력은 다시 제4지연부(DY4)을 거쳐 소정 지연된다. 여기서 상기 제2색신호 판별부(920)의 구성 및 동작은 전술한 제1색신호 판별부(910)과, 동일하며 입력되는 신호(chs)는 선보간 필터(7)를 거치기 전에 신호 이므로 한선에 대한 색신호 유무의 판별을 정확히 할 수 있음은 물론이다. 상기 제2색신호 판별부(920)의 출력간의 지연시간을 맞추기 위한 것이다. 또한, 상기 제3지연부(DY3)는 선보간 필터(7)와 색보간 필터(8)를 거치는데 소요되는 지연시간을 보상해 주기위한 것이다.

상기 제4지연부(DY4)와 색신호 제거 판별부(930)의 출력이 모두 1일 경우 상기 두 출력을 논리합하는 제2엔드게이트(64)의 출력 역시 1이 되어 스위치(SW)의 접점을 b쪽으로 연결 시킴으로써 클램핑부(5)의 출략(clp)이 제2지연부(DY2)에서 소정 지연된 것을 출력한다.

만약 상기 제2앤드게이트(G4)의 출력이 0일 경우에는 상기 스위치(SW)가 접점 a쪽으로 접속되어 색보간 필터(8)의 출력(cif)이 제1지연부(DY1)를 거쳐 소정 지연된 것을 출력하게 된다.

상술한 바와 같이 색신호 제거 여부를 정확히 판별하여 색보간 혹은 클램핑된 신호를 선택적으로 출력하게 되면 제4b도에 도시한 바와 같이 인접 휘도신호에 대한 색 퍼짐 현상이 없는 선명한 화면을 구현할 수 있는 잇점이 있다.

Claims (5)

1. 영상신호 처리 시스템에 있어서, 2진 코드 형태의 영상신호로 부터 휘도 성분을 검출하여 저장하고 이를 독출하여 휘도 보간 필터링을 실시하여 휘도신호(Y)를 발생하는 휘도처리 수단과, 상기 2진 코드 형태의 영상신호에 대한 클램프 주기 동안의 직류 레벨을 측정하는 클램핑 수단과, 상기 2진 코드 형태의 영상 신호로 부터 색 성분을 검출하여 저장하는 색신호 저장 수단과, 상기 색신호 저장수단으로부터 색신호를 독출하여 선보간 및 색보간 필터링을 실시하는 보간 필터린 수단과, 상기 보간 필터링 수단으로 부터 현재 선(L)과 그 인접선들(L-1,L-2,L+1,L+2)에 대한 색신호 검출 여부를 조사하여 색차 보간결과 혹은 클램핑 결과를 각각 지연한 것을 선택적으로 색신호(4)로 출력함으로써 휘도신호와 색신호의 경계면에서 휘도신호에 색신호가 퍼져 보이는 현상을 제거하는 색신호 보정부(9)로 구성함을 특징으로 하는 색신호 보정회로.
2. 휘도신호 처리 수단과 클램핑 수단과 색신호 저장수단 및 보간 필터링 수단을 구비한 영상처리 시스템에 있어서, 상기 보간 필터링 수단으로 부터 출력되는 색 보간 필터링 신호(cif)를 소정 지연하는 제1지연부(DY1)와, 상기 클램핑 수단으로 부터 출력되는 클램핑 신호(clp)를 소정 지연하는 제2지연부(DY2)와, 상기 클램핑 신호(clp)에 소정의 직류전압을 가산 혹은 감산하여 각각 상기 색보간 필터링 신호와 비교하고 그 결과가 동일할 경우 제1색신호 판별 신호를 발생하는 제1색신호 판별부(910)와, 상기 제1색신호 판별 신호를 순차적으로 지연하고 이들을 두가지 경우도 논리조합하여 각각 현재선에 대한 인접선들의 색신호 포함 여부를 검출하여 어느한쪽 이라도 색신호 포함 상태를 검출하면 색신호 제거 판별 신호를 발생하는 색신호 제거 판별부(930)와, 상기 색신호 저장 수단으로 부터 독출한 색신호(chs)를 소정 지연하는 제3지연부(DY3)와, 상기 색신호(chs)에 소정의 직류전압을 가산 혹은 감산하여 각각 상기 색보간 필터링 신호와 비교하고 그 결과가 동일한 경우 제2색신호 판별신호를 발생하는 제2색신호 판별부(920)와, 상기 색신호 제거 판별신호와 상기 제2색신호 판별신호를 논리곱하는 제2앤드게이트(G4)와, 상기 제2앤드게이트(G4)의 출력 상태에 따라 상기 제1지연부(DY1) 혹은 제2지연부(DY2)의 출력신호를 선택적으로 색신호(C)로서 출력하는 스위칭(SW)로 구성함을 특징으로 하는 색신호 보정회로.
3. 제2항에 있어서, 제1 혹은 제2색신호 판별부(910,920)가, 상기 클램핑 신호 혹은 색신호(clp,chs)에 소정의 직류 전압(+DC)을 각각 가산 혹은 감산하는 가산부(ADD)와, 감산부(sub), 그리고 상기 가산부 및 감산부(ADD,sub) 출력과 상기 색보간 필터링 신호(cif) 혹은 상기 제3지연부(DY3) 출력 신호를 (cip) 비교하는 제1 및 제2비교기(COM1,COM2)와, 상기 두 비교기(COM,COM3)의 출력을 논리곱하여 제1색신호 판별신호를 발생하는 제1앤드게이트(G1)로 이루어짐을 특징으로 하는 색신호 보정 회로.
4. 제2항에 있어서, 색신호 제거 판별부(930)가, 상기 제1신호 판별신호를 순차적으로 지연 하도록 직렬 연결된 4개의 1H지연기(H1-H4)와, 상기 4개의 1H 지연기(H1-H4) 출력을 각각 논리 조합하여 현재 선(L)에 대한 인접선들(L-1,L-2,L+1,L+2)의 색신호 포함 여부를 검출하는 제1 및 제2논리조합 게이트(G2,G3)와 상기 두 논리조합 게이트(G2,G3)의 출력을 논리합하여 색신호 제거 판별 신호를 발생하는 오아게이트(G5)로 이루어짐을 특징으로 하는 색신호 보정회로.
5. 제2항에 있어서, 상기 제2색신호 판별부(920)의 출력신호를 소정 지연하는 제4지연부(DY4)를 더 구비함을 특징으로 하는 색신호 보정회로.