[go: up one dir, main page]

KR930008414B1 - 비휘발성 반도체 메모리장치 - Google Patents

비휘발성 반도체 메모리장치 Download PDF

Info

Publication number
KR930008414B1
KR930008414B1 KR1019900009686A KR900009686A KR930008414B1 KR 930008414 B1 KR930008414 B1 KR 930008414B1 KR 1019900009686 A KR1019900009686 A KR 1019900009686A KR 900009686 A KR900009686 A KR 900009686A KR 930008414 B1 KR930008414 B1 KR 930008414B1
Authority
KR
South Korea
Prior art keywords
voltage
memory cell
word line
power supply
cell transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019900009686A
Other languages
English (en)
Other versions
KR910001776A (ko
Inventor
노브아끼 다까시나
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR910001776A publication Critical patent/KR910001776A/ko
Application granted granted Critical
Publication of KR930008414B1 publication Critical patent/KR930008414B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

비휘발성 반도체 메모리장치
제 1 도는 본 발명의 일실시예에 의한 메모리장치의 개략도.
제 2 도는 제 1 도의 장치의 동작 특성을 설명하기 위한 메모리 셀 트랜지스터의 콘트롤 게이트 전압대 드레인-소오스전류간의 관계를 나타낸 도면
본 발명은 비휘발성 반도체 메모리장치에 관한 것이다. 본 발명에 의한 장치는 소거가능 프로그래머블 리드온리 메모리(erasble programmable read only memory : EPROM)에 관한 것이다.
통상, 부동게이트를 갖는 EPROM에서는, 메모리 셀 트랜지스터의 부동게이트를 충전 또는 방전시켜 "0" 또는 "1"의 데이타를 프로그래밍한다. 메모리 셀 트랜지스터의 부동게이트에 축적된 크거나, 또는 작은값의 전하는 메모리 셀 트랜지스터의 크거나 또는 작은 임계치로써 표현된다. 그러므로, 콘트롤 게이트 전압 인가에 응답하여 흐르는 전류의 대소를 검출함으로써 메모리 셀의 데이타 "0" 또는 "1"을 독출하는 것이 가능하다.
그러나, 메모리 셀 트랜지스터의 부동게이트의 전하는 시간이 경과하면, 감소되는 경향이 있어, 충전된 부동게이트를 갖는 메모리 셀 트랜지스터의 임계치가 방전된 부동게이트를 갖는 메모리 셀 트랜지스터의 임계치에 근사해지는 경향이 있다. 따라서, 데이타 "0"에 대한 메모리 셀 트랜지스터의 독출 전류가 증가되어 데이타 "1"에 대한 메모리 셀 트랜지스터의 독출 전류치에 가까워지게 되어 그 결과, 마치 데이타가 프로그램되지 않는것과 같이 메모리 셀 트랜지스터의 상태에 대해 오판이 발생하게 된다. 이로인해 EPROM을 사용하는 시스템의 신뢰성을 손상시키게 되어 바람직하지 않다.
본 발명의 목적은, 메모리 셀 트랜지스터의 임계치가 일정한 시간 경과후에 상당히 저하되더라도, 메모리 셀 트랜지스터에 기억된 데이타를 정확히 독출할 수 있는 향상된 비휘발성 반도체 메모리장치를 제공하는 데 있다.
본 발명에 의하면, 워드라인 ; 비트라인 ; 상기 비트라인에 접속돼 있고, 상기 워드라인에 접속된 부동게이트와 콘트롤 게이트를 갖는 메모리 셀 트랜지스터 ; 전원전압을 공급하기 위한 전원라인 ; 상기 워드라인에 워드라인 선택전압을 걸어주는 선택부를 구비하며, 이 선택부의 워드라인 선택전압은 상기 전원라인의 전원전압보다 작은것이 특징인 비휘발성 반도체 메모리장치가 제공된다.
본 발명의 일시예에 의한 비휘발성 반도체 메모리장치가 제 1 도에 도시돼 있다. 제 1 도의 장치의 동작 특성을 나타내는, 메모리 셀 트랜지스터의 드레인-소오스 전류대 콘트롤 게이트전압간의 관계가 제 2 도에 나타나 있다.
제 1 도의 메모리장치는, FAMOS 메모리 셀 트랜지스터 M(11)~M(mn)을 포함하는 메모리 셀 어레이(1), 입력데이타 Din에 따라서 상기 메모리 셀 어레이(1)의 메모리 셀 트랜지스터에 고 프로그래밍 전압 Vpp를 공급하는 프로그램회로(2), 컬럼(column)디코우더(3), 감지증폭기(4), 출력버퍼(5), 일련의 로우(row) 디코우더들(61, 62, …6n) 및 전압클램프 회로(7)로 구성돼 있다.
메모리 셀 어레이(1)는, 매트릭스형으로 배열된 복수의 메모리 셀 M(11), M(12), …M(1n), M(21), M(22), … M(2n), …M(m2), M(m2)…M(mn), 일련의 컬럼 게이트들 C(1), C(2), … C(n), 일련의 우드라인들 W1, W2, … Wm, 및, 일련의 비트라인들 B1, B2, …Bn로 구성돼 있다. 컬럼 게이트들 C(1), C(2), …C(n)은 컬럼 디코우더(3)의 컬럼선택신호를 ℓ1~ℓ몽에 따라 비트라인을 선택한다. 로우 디코우더들(61, 62, …6m)은, 어드레스 비트 A0, A1, A2에 따라 워드라인을 선택한다.
어드레스 비트들 A0, A1, A2와 어드레스 버퍼(도시안함)로 부터의 반전 어드레스 비트를
Figure kpo00002
의 조합이 로우 디코우더로 공급된다.
로우 디코우더(61)은, P채널 인핸스먼트(enhancement) MOS 트랜지스터(61)과 N 채널 인핸스먼트 MOS 트랜지스터를 갖는 CMOS 인버터 일련의 N 채널 인핸스먼트 MOS 트랜지스터들(614, 615, 616), N 채널 디플리션(depletion) MOS 트랜지스터(613)로 구성돼 있다.
한 메모리 셀 트랜지스터가 접속된 한 워드라인이 선택되어 고전압 상태로 되는 경우를 가정한다. 데이타가 메모리 셀 트랜지스터내로 프로그램되어 임계전압이 높아지면, 이 메모리 셀 트랜지스터는 OFF 상태에 있게 되며, 데이타 "0"을 나타내는 상태이다. 메모리 셀 트랜지스터내로 아무런 데이타도 프로그램되지 않아서 상기 임계전압이 낮아지면, 이 메모리 셀 트랜지스터는 ON 상태에 있게되며 데이타 "1"을 나타내는 상태이다.
메모리 셀 트랜지스터가 OFF 상태인 경우, 감지증폭기(4), 선택된 한 컬럼 게이트, 선택된 한 비트라인 및 메모리 셀 트랜지스터로된 일련의 경로에 전류가 흐르지 않게되며 감지증폭기(4)가 이 상태를 검출해서 셀 독출데이타 D(OUT)를 출력버퍼(5)에 전송한다. 따라서, 메모리 셀 트랜지스터의 데이타의 독출이 행해진다. 각 로우 디코우더들(61, 62, …6m)에 대한 공급전압 VB은 전원전압 Vcc로 부터 전압 클램프회로(7)를 통해서 공급된다. 데이타 독출기간중 선택된 워드라인 W의 전압 V(W)은 전원전압 Vcc 보다 낮게 조정된다.
따라서, 데이타 독출기간중 선택된, 워드라인 W의 전압 V(W), 즉 콘트롤 게이트 전압은, 전압 VL로 클램프된다. 이 전압 VL은 장치의 정상동작이 가능한 최저의 전원전압이다.
전압클램프 회로(7)는, 게이트와 소오스가 단락된 디프리선형 N 채널 MOS 트랜지스터(70)와, 각각 게이트와 드레인이 단락된 인핸스먼트형 N 채널 MOS 트랜지스터들(71, 72, …7m)을 갖추고 있다. 각 트랜지스터들(71, 72, …7m)의 순방향 전압인계전압을 V(TH1)으로 가정한다. 따라서, 노드 7X에서의 전압 VX는 mV(TH1)이다.
이 전압 mV(TH1)가 상기 인헨스먼트형 N 채널 MOS 트랜지스터(7n)에 공급된다.
따라서, 트랜지스터(7n)의 소오스 전압 BB는, (노드 7X의 전압 VX)-(트랜지스터(7n)의 임계전압 V(TH2)이며 V(TH1)≒V(TH2)이므로 상기 VB는 대략 (m-1)V(TH2)와 같다. 즉 각 로우 디코우더들(61, 62, … 6m)에 대한 전원전압 VB는 하기와 같다 ;
VB≒(m-1)V(TH2)
트랜지스터들(71, 72, …7m)이 트랜지스터(70)에 의해 정상전류 방식으로 구동되므로 노드 7X의 전위 변화가 작다. 따라서, 공급전압 VB의 변화 또는 전원전압 Vcc 보다 작은 공급전압 VB는 실질적으로 정전압이며, 전원전압 Vcc의 변화 영향을 받지 않는다.
따라서, 전원전압 Vcc가 상승되는 경우에도 선택된 한 워드라인의 전압은 로우 디코우더에 대한 공급전압 VB보다 높아지지 않는다. 전원전압 Vcc가 저하되면, 로우 디코우더에 대한 공급전압 VB는 약간 저하되며, 장치의 동작에 나쁜 효과를 미치지 않는다.
기압된 데이타의 경시변화는 메모리 셀 트랜지스터의 임계치의 감소로써 표현된다. 이러한 상태하에서, 워드라인의 클램프된 전압이 선택되어, 만족스런 장치 동작이 보장되는 최저전압 VL로 된다. 이러한 조건으로 선택되는 경우, 메모리 셀 트랜지스터의 임계치가 상기 클램프된 전압보다 작아지지 않는한, 경시변화의 영향을 받지 않으면서 기입된 데이타를 정확히 독출할 수 있다.
제 2 도의 특성 곡선을 참조해 보면, 메모리 셀의 경시변화가 없는 메모리 셀 트랜지스터의 셀 게이트 전압 V(셀 게이트)대 셀 독출전류 Ⅰ(셀 독출)의 상관관계가 C1으로 표시돼 있고, 경시변화가 있는 메모리셀의 경우의 상관관계가 C2로 표시돼 있다. 곡선 C2은 곡선 C1을 좌측이동시킨 형태로 도시돼 있다. 판정기준선은 C0로 표시돼 있다. 이 곡선 C0의 윗 영역에서는, 메모리 셀 내에 기입이 돼있지 않는것으로, 메모리 셀 트랜지스터의 기억된 데이타는 "1"로 해석되며, 한편 곡선 C0아래 영역에서는, 메모리 셀 트랜지스터내에 기입이 돼 있는것으로 이 메모리 셀 트랜지스터내의 데이타는 "0"으로 해석된다. 전원전압 Vcc이 최대치 VH와 최하치 VL사이의 범위내에서는, 곡선 C1이 곡선 C0의 아래에 위치하며, 따라서, 기억된 데이타는 "0"으로 정확히 판정된다. 그러나, 시간이 경과함에 따라 변화하여, 곡선 C1이 C2로 변하게 된다. 그러면 곡선 C2의 대부분이 곡선 C0위에 위치하게 되며, 곡선 C2중 VL부근의 소부분만이, 곡선 C0아래에 위치하며, 이 부분에서 정확한 독출이 행해진다. 곡선의 대부분에서는, 기억된 데이타 "0" 이 "1"로 오판된다.
제 1 도의 장치내의 전압 클램프회로(7)에 의해서, 곡선 C2가 곡선 C3로 변한다.
곡선 C3에 의해 표시된 바와같이, 선택된 워드라인에 접속된 메모리 셀 트랜지스터의 게이트 전압에 상당하는 공급전압 VB는, 전원전압 Vcc가 상기 최하 전압 VL보다 높은 범위로 상승되는 경우에도, 일정히 유지된다. 곡선 C1은, 경시변화가 없는 경우 횡축에 거의 평행하게 된다.
제 2 도에 도시된 바와같이, 제 1 도의 시스템에서는, 메모리 셀 트랜지스터내의 기억된 데이타 "0"이, 판정을 위한 곡선 C0에 따라 언제나 "0"으로 정확하게 판정될 수 있다. 클램프를 갖는 판정기준선으로서 간주할 수 있는 파선 C4가 기준선으로 도시돼있다.
상기 설명한 실시예에서, 로우 디코우더의 전원전압이 클램프되었으나, 워드라인과 접지간에 클램프회로를 설치해도 유사한 효과를 얻을 수 있다.
상기에 설명한 바와 같이, 본 발명에 의하면, EPROM의 데이타 보유 특성이 향상되며, 신뢰성이 높은 장치를 제공할 수 있다.

Claims (2)

  1. 워드라인 ; 비트라인 ; 상기 비트라인에 접속돼 있고, 상기 워드라인에 접속된 부동게이트와 콘트롤 게이트를 갖는 메모리 셀 트랜지스터 ; 전원전압을 공급하기 위한 전원라인 ; 및 상기 워드라인에서 워드라인 선택전압을 걸어주는 선택수단을 구비하여, 이 선택수단의 워드라인 선택전압은 상기 전원라인의 전원전압보다 작은것이 특징인 비휘발성 반도체 메모리장치.
  2. 제 1 항에 있어서, 상기 선택수단이, 상기 워드라인에 접속된 출력단, 어드레스 신호들이 수신하는 입력단 및 전원노드를 갖는 로우 디코우더와, 상기 전원라인과 상기 로우 디코우더의 전원노드사이에 접속돼 있고, 상기 전원노드의 최대 전압을 클램프하여 상기 워드라인 선택전압이 상기 전원전압보다 작게 하는 클램프회로를 구비한 것이 특징인 비휘발성 반도체 메모리장치.
KR1019900009686A 1989-06-30 1990-06-29 비휘발성 반도체 메모리장치 Expired - Fee Related KR930008414B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP89-168394 1989-06-30
JP1168394A JPH0334198A (ja) 1989-06-30 1989-06-30 書き換え可能な不揮発性メモリ

Publications (2)

Publication Number Publication Date
KR910001776A KR910001776A (ko) 1991-01-31
KR930008414B1 true KR930008414B1 (ko) 1993-08-31

Family

ID=15867304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009686A Expired - Fee Related KR930008414B1 (ko) 1989-06-30 1990-06-29 비휘발성 반도체 메모리장치

Country Status (4)

Country Link
US (1) US5463583A (ko)
EP (1) EP0406007A3 (ko)
JP (1) JPH0334198A (ko)
KR (1) KR930008414B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192196A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5452251A (en) 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
JPH0982097A (ja) * 1995-07-10 1997-03-28 Hitachi Ltd 半導体不揮発性記憶装置およびそれを用いたコンピュータシステム
KR0179553B1 (ko) * 1995-12-29 1999-04-15 김주용 로오 디코더 및 컬럼 디코더 회로
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US5862073A (en) * 1996-03-12 1999-01-19 Winbond Electronics Corp. Floating gate memory array device with improved program and read performance
DE69633000D1 (de) 1996-03-29 2004-09-02 St Microelectronics Srl Zellendekodiererschaltkreis für einen nichtflüchtigen elektrisch programmierbaren Speicher und entsprechendes Verfahren
US5703809A (en) * 1996-10-01 1997-12-30 Microchip Technology Incorporated Overcharge/discharge voltage regulator for EPROM memory array
US5805507A (en) * 1996-10-01 1998-09-08 Microchip Technology Incorporated Voltage reference generator for EPROM memory array
KR100246781B1 (ko) * 1996-12-28 2000-03-15 김영환 플래쉬 메모리 셀의 읽기 방법 및 읽기 전압 발생 회로
JP3362661B2 (ja) * 1998-03-11 2003-01-07 日本電気株式会社 不揮発性半導体記憶装置
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
DE602004009078T2 (de) * 2004-10-15 2008-06-19 Stmicroelectronics S.R.L., Agrate Brianza Speicherordnung
JP4743058B2 (ja) * 2006-09-14 2011-08-10 住友電気工業株式会社 交通信号制御機
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US8325556B2 (en) 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US7929345B2 (en) * 2008-12-23 2011-04-19 Actel Corporation Push-pull memory cell configured for simultaneous programming of n-channel and p-channel non-volatile transistors
US8320178B2 (en) 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
CN110036484B (zh) 2016-12-09 2021-04-30 美高森美SoC公司 电阻式随机存取存储器单元
KR102363276B1 (ko) * 2017-07-20 2022-02-17 삼성디스플레이 주식회사 증착용 마스크 및 이의 제조 방법
DE112018004134T5 (de) 2017-08-11 2020-04-23 Microsemi Soc Corp. Schaltlogik und verfahren zur programmierung von resistiven direktzugriffs-speichervorrichtungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3267974D1 (en) * 1982-03-17 1986-01-30 Itt Ind Gmbh Deutsche Electrically erasable memory matrix (eeprom)
JPS5936393A (ja) * 1982-08-20 1984-02-28 Mitsubishi Electric Corp 不揮発性半導体メモリ装置
US4782247A (en) * 1984-08-08 1988-11-01 Fujitsu Limited Decoder circuit having a variable power supply
JPS621192A (ja) * 1985-06-26 1987-01-07 Hitachi Vlsi Eng Corp 半導体記憶装置
JPS62114189A (ja) * 1985-11-13 1987-05-25 Nec Corp 半導体メモリ装置
JPS63108597A (ja) * 1986-10-27 1988-05-13 Nec Corp 半導体記憶装置

Also Published As

Publication number Publication date
US5463583A (en) 1995-10-31
KR910001776A (ko) 1991-01-31
EP0406007A3 (en) 1992-09-30
EP0406007A2 (en) 1991-01-02
JPH0334198A (ja) 1991-02-14

Similar Documents

Publication Publication Date Title
KR930008414B1 (ko) 비휘발성 반도체 메모리장치
US7161842B2 (en) Flash memory device and method of erasing flash memory cell thereof
US4715014A (en) Modified three transistor EEPROM cell
US5812456A (en) Switched ground read for EPROM memory array
US3938108A (en) Erasable programmable read-only memory
KR930001283B1 (ko) 반도체 기억장치
US4737936A (en) Semiconductor memory device having improved write-verify operation
US5966330A (en) Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
TW440849B (en) Sensing scheme for non-volatile memories
EP0211232B1 (en) Semiconductor memory in which data readout operation is carried out over wide power voltage range
US4758748A (en) Sense amplifier for programmable read only memory
US6680865B2 (en) Nonvolatile memory for which program operation is optimized by controlling source potential
EP0576045B1 (en) Semiconductor memory device
US5198997A (en) Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
US5020026A (en) Method and apparatus for reading and programming electrically programmable memory cells
US5191552A (en) Semiconductor memory device with address transition actuated dummy cell
US6400608B1 (en) Accurate verify apparatus and method for NOR flash memory cells in the presence of high column leakage
US4722075A (en) Equalized biased array for PROMS and EPROMS
KR960002737B1 (ko) 비휘발성 메모리장치용 기입회로
US5719490A (en) Dual sourced voltage supply circuit
US4858187A (en) Programming implementation circuit
US5297101A (en) PROM IC with a margin test function
EP0405220B1 (en) Semiconductor memory device
JPH09306191A (ja) 不揮発性半導体記憶装置
JP2004158052A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20070823

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20080901

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20080901

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000