KR930007377Y1 - Digital audio sync signal detection circuit - Google Patents
Digital audio sync signal detection circuit Download PDFInfo
- Publication number
- KR930007377Y1 KR930007377Y1 KR2019880016782U KR880016782U KR930007377Y1 KR 930007377 Y1 KR930007377 Y1 KR 930007377Y1 KR 2019880016782 U KR2019880016782 U KR 2019880016782U KR 880016782 U KR880016782 U KR 880016782U KR 930007377 Y1 KR930007377 Y1 KR 930007377Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- track
- digital audio
- gate
- envelope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제 2 도는 본 고안의 동작 파형도.2 is an operational waveform diagram of the present invention.
제 3 도는 오토 트랙 파인딩 트랙 패턴도.3 is an auto track finding track pattern.
제 4 도는 본 고안에 따른 일실시예의 구성도.4 is a block diagram of an embodiment according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 로우 패스필터 20 : 밴드 패스필터10: low pass filter 20: band pass filter
30,40 : 증폭기 50,60 : 앤벌로프 디텍터30,40 Amplifier 50,60 Envelope Detector
70,80 : 비교기 G1 : 인버터70,80 Comparator G1: Inverter
R : 저항 C : 콘텐서R: Resistance C: Condenser
90 : 모노 멀티 바이브레이터 100 : 멀티플렉서90: mono multivibrator 100: multiplexer
I1-In : 인버터I1-In: Inverter
본 고안은 디지탈 오디오 테이프 레코더(Digital Audio Tape Recorder : 이하 DAT라 함)에 있어서 신호재생시 동기 신호 검출에 관한 것으로, 특히 디지탈 오디오의 동기 신호 오검출 방지회로에 관한 것이다.The present invention relates to the detection of a synchronous signal during signal reproduction in a digital audio tape recorder (hereinafter referred to as a DAT), and more particularly to a circuit for preventing false detection of a synchronous signal of digital audio.
일반적으로 DAT에서 ATF(Auto Track Finding)를 수행할시 헤드가 정확하게 트래킹(tracking)을 행하고 있을 경우(즉 on-track시) 제 3 도에서와 같이 동기(SYNC)신호를 검출하게 된다.In general, when performing ATF (Auto Track Finding) in the DAT, if the head tracks correctly (that is, on-track), the SYNC signal is detected as shown in FIG.
이때 검출한 동기 신호는 그 신호의 주파수와 길이를 체크하여 그 종류를 판별한다.At this time, the detected synchronization signal is checked by checking the frequency and length of the signal to determine its type.
그러므로 이미 기록되어진 트랙 위에 새로운 신호를 기록함에 있어서 별도의 소거용 헤드를 사용하지 않고 오버라이트(overwrite)방식에 의해 수행되어지는 종래의 방식은 완전한 오버라이트가 이루어지지 않아 기존의 동기 신호의 잔재가 새로운 동기 신호와 함께 공존하는 경우가 발생했다.Therefore, the conventional method, which is performed by the overwrite method without using a separate erasing head in recording a new signal on the already recorded track, does not completely overwrite the residual signal of the existing sync signal. Coexistence with the new sync signal occurred.
즉 제 2 도의 (2d)파형과 같이 헤드가 한 트랙을 주행하면서 주파수가 같은 여러개의 동기신호를 검출하게 되면 정확한 ATF를 수행할 수 없어 비정상 동작을 유발하는 단점이 있었다.That is, when the head travels one track and detects several synchronization signals having the same frequency as shown in the 2d waveform of FIG. 2, accurate ATF cannot be performed, causing abnormal operation.
따라서 본 고안의 목적은 동기 신호가 있는 데이타 대역을 게이트 파형으로 제한하고 그 대역에서 검출되는 동기 신호만을 출력토록하는 디지탈 오디오 동기신호 오검출 방지회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a digital audio synchronization signal misdetection prevention circuit for limiting a data band having a sync signal to a gate waveform and outputting only a sync signal detected in the band.
이하 본 고안을 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings of the present invention.
제 1 도는 본고안의 회로도로서 트랙에서 신호 성분 파악을 위한 RF(radio frequency)신호로 부터 파이롯트(pilot)신호만을 분리해 내기 위해 사용되는 로우패스필터(Low pass filter; LPF)(10) 및 동기신호들만을 분리해 내기 위한 밴드 패스필터(BAND PASS FILTER; BPF(20)과, 상기 파이롯트 신호 및 동기신호를 각각 증폭하기 위한 제1 및 제2 증폭기(30,40)와, 상기 증폭된 신호를 각각 입력하여 파이롯트 신호의 포락선 및 동기신호의 포락선을 검출하기 위한 제1 및 제2 앤벌로프 디텍터(50,60)와, 상기 검출된 포락선 신호를 각각 기준신호(Vref1, Vref2)와 비교하여 온 트랙(on-track) 파이롯트 펄스 및 온 트랙 동기펄스를 출력하는 제1 및 제2 비교기(70,80)와, 반전된 상기 제1 비교기(70) 출력을 딜레이시켜 동기신호가 존재하는 데이타 대역에서만 게이트 신호를 생성토록하는 멀티바이브레이터(90)와, 상기 제2 비교기 출력을 입력하여 상기 게이트 신호의 제어에 의해 게이트 신호 구간내의 동기신호만 선택하여 잘못된 동기신호 출력을 차단하는 멀티플렉서(100)로 구성된다.1 is a circuit diagram of the present invention, a low pass filter (LPF) 10 and a synchronization signal used to separate a pilot signal only from a radio frequency (RF) signal for identifying signal components in a track. A band pass filter (BAND PILTER) for separating only the components, the first and second amplifiers 30 and 40 for amplifying the pilot signal and the synchronization signal, and the amplified signal, respectively. First and second envelope detectors 50 and 60 for inputting and detecting the envelope of the pilot signal and the envelope of the synchronization signal, and a track on which the detected envelope signal is compared with the reference signals Vref1 and Vref2, respectively. on-track) delays the first and second comparators 70 and 80 for outputting pilot pulses and on-track sync pulses, and the inverted first comparator 70 output to gate signals only in the data band where the synchronization signal exists. Multibar to create Rove concentrator consists of 90, and a multiplexer 100 for the second input to the comparator outputs to select only the synchronization signal in the under the control of the gate signal gate signal period to block the wrong sync signal output.
제 2 도는 본 고안에 따른 동작 파형도로서 (2a)는 제1 앤벌로프 디텍터 출력이고, (2b)는 제1 비교기 출력이고, (2c)는 제2 앤벌로프 디텍터 출력이고, (2d)는 멀티플렉서 출력이다.2 is an operating waveform diagram according to the present invention, wherein 2a is a first envelope detector output, 2b is a first comparator output, 2c is a second envelope detector output, and 2d is a multiplexer. Output.
제 3 도는 오토 트랙 파인딩 트랙 패턴도로서 f1은 주파수, 130.67KHz의 파이롯트(pilot)신호이며, f2는 522.67KHz의 제1 동기신호이고, f3는 784.00KHz의 제2 동기신호이며, f4는 1.568MHz의 소거신호이고, A는 플러스 애지머스 트랙(plus azimuth track)이며, B는 마이너스 애지머스 트랙이다.3 is an auto track-finding track pattern diagram where f1 is a pilot signal of frequency and 130.67 KHz, f2 is a first synchronization signal of 522.67 KHz, f3 is a second synchronization signal of 784.00 KHz, and f4 is 1.568 MHz Is an erase signal, A is a plus azimuth track, and B is a negative azimuth track.
제 4 도는 본 고안의 다른 실시예로서 전체적인 구성 및 동작 원리는 제 1 도와 동일하나 게이트 생성부를 모노 멀티 바이브레이터 대신 인버터를 사용하여 구성하였다.4 is another embodiment of the present invention, the overall configuration and operation principle is the same as the first diagram, but the gate generator is configured using an inverter instead of a mono multi-vibrator.
상술한 구성에 의거 본 고안을 상세히 설명한다.Based on the above-described configuration will be described the present invention in detail.
DAT의 헤드에서 읽혀진 RF 신호는 제 1 도에서 로우 패스필터(10)를 거쳐 제 3 도에서 보는 바와 같이 130.67키로 헤르쯔(KHz)의 주파수를 갖는 파이롯트(pilot)신호만 검출된다.The RF signal read from the head of the DAT is passed through the low pass filter 10 in FIG. 1 to detect only a pilot signal with a frequency of 130.67 kHz (KHz) as shown in FIG.
상기 파이롯트 신호를 제1 증폭기(30)에서 증폭한후 그 결과를 제1 앤벌로프 디텍터(50)로 입력하면 상기 디텍터(50)는 제 2 도 (2a)와 같이 파이롯트 신호의 포락선만을 경과하여 제1 비교기(70)으로 출력하고 상기 비교기는 제1 기준 전압(Vref1)과 상기 포락선을 비교한다.When the pilot signal is amplified by the first amplifier 30 and the result is input to the first envelope detector 50, the detector 50 passes only the envelope of the pilot signal as shown in FIG. 1 is output to the comparator 70 and the comparator compares a first reference voltage Vref1 with the envelope.
이때 상기 포락선은 인접트랙의 크로스토크(crosstalk)에 의한 성분보다 온-트랙 성분의 레벨이 매우 크므로 비교 결과는 제 2 도 (2b)와 같이 온-트랙의 파이롯트 신호만 펄스로 출력된다.At this time, since the envelope has a much higher level of on-track components than those of cross tracks of adjacent tracks, the comparison result outputs only the pilot signal of the on-track as shown in FIG.
상기 펄스를 인버팅(G1)하여 MMV(90)에 입력하고 하강 엘지에서 트리거하여 제 2 도 (2c)와 같은 게이트 펄스를 만든다. 이때 이 펄스의 대역(width)은 저항(R) 및 콘덴서(C)를 이용하여 조정토록 한다.The pulse is inverted (G1) and input to the MMV 90 and triggered on the falling LG to generate a gate pulse as shown in FIG. At this time, the width (width) of the pulse is adjusted by using the resistor (R) and the capacitor (C).
또한 밴드 패스필터(20)로 입력된 RF 신호는 동기신호(f2,f3)를 검출하여 제2 증폭기(40)에서 증폭한 후 제2 앤벌로프 디텍터(60)에서 포락선을 검출한다.In addition, the RF signal input to the band pass filter 20 detects the synchronization signals f2 and f3 and amplifies them in the second amplifier 40, and then detects an envelope in the second envelope detector 60.
이 포락선은 제2 비교기(80)에서 제2 기준전압(Vref2)과 비교되어 온 트랙의 동기 신호만을 펄스로 출력된다. 이때 오버 라이트시 소거되지 않고 남아있던 잔재 동기 펄스들도 같이 펄스로 출력되나 멀티플렉서(100)는 상기 MMV(90)로 부터 발생하는 게이트 신호의 제어를 받아 동작하므로 상기 펄스들을 입력한후 게이트 신호내에만 존재하는 동기신호를 출력하게 되어 잔재 동기신호에 의한 동기신호 오검출을 방지할 수 있게 되는 것이다.This envelope outputs only the synchronization signal of the track that has been compared with the second reference voltage Vref2 in the second comparator 80 as a pulse. At this time, the residual sync pulses that are not erased during overwriting are also output as pulses, but since the multiplexer 100 operates under the control of the gate signal generated from the MMV 90, the pulses are inputted in the gate signal. Since only the synchronization signal present exists, it is possible to prevent false detection of the synchronization signal due to the residual synchronization signal.
또한 제 4 도에서 보는 바와 같이 전체적인 구성 및 동작 원리는 제 1 도와 같으나 게이트 펄스 생성부를 상기 MMV(90)를 사용하지 않고 인버터를 사용하여 제1 비교기(30)의 출력을 지연시켜도 게이트 펄스를 얻을 수 있어 상술한 동작의 수행이 가능해진다. 즉 DAT에서는 온 트랙시의 파이롯트신호는 2 블럭으로 구성된다.In addition, as shown in FIG. 4, the overall configuration and operation principle are the same as those of the first diagram, but the gate pulse generator can obtain the gate pulse even when the output of the first comparator 30 is delayed using an inverter without using the MMV 90. It is possible to perform the above-described operation. That is, in the DAT, the pilot signal at the time of on-track is composed of two blocks.
그리고 A트랙의 ATF1 또는 B트랙의 ATF2에서는 온 트랙의 파이롯트 신호 검출 이후 1 블럭이 지난 후에 동기 신호가 나타난다.In the ATF1 of the A track or the ATF2 of the B track, the synchronization signal appears one block after the detection of the pilot signal of the on track.
그러므로 파이롯트 펄스를 2블럭 지연시켜 게이트 펄스로서 활용이 가능하게 된다. 이때 상기 게이트 펄스의 대역은 조정이 불가능하나 그 지연시간은 사용하는 인버터의 갯수(N)에 의하여 조정이 가능하다.Therefore, the pilot pulse can be delayed by two blocks to be utilized as a gate pulse. At this time, the band of the gate pulse is not adjustable, but the delay time may be adjusted by the number N of inverters used.
상술한 바와 같이 게이트 펄스를 사용하여 새로운 동기신호가 있는 대역만 제한하여 트랙킹 할수 있도록 함으로써 잔재 동기신호에 의한 동기 신호 오검출을 방지하고 DAT의 재생시 안정된 트래킹 동작을 수행 할수 있는 이점이 있다.As described above, by limiting tracking only a band having a new sync signal by using a gate pulse, there is an advantage of preventing false detection of the sync signal by the residual sync signal and performing a stable tracking operation when the DAT is reproduced.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880016782U KR930007377Y1 (en) | 1988-10-13 | 1988-10-13 | Digital audio sync signal detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880016782U KR930007377Y1 (en) | 1988-10-13 | 1988-10-13 | Digital audio sync signal detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900008977U KR900008977U (en) | 1990-05-03 |
| KR930007377Y1 true KR930007377Y1 (en) | 1993-10-25 |
Family
ID=19280228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880016782U Expired - Fee Related KR930007377Y1 (en) | 1988-10-13 | 1988-10-13 | Digital audio sync signal detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930007377Y1 (en) |
-
1988
- 1988-10-13 KR KR2019880016782U patent/KR930007377Y1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR900008977U (en) | 1990-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002080A (en) | Digital signal recording and reproducing apparatus | |
| KR930007377Y1 (en) | Digital audio sync signal detection circuit | |
| US6891785B2 (en) | Optical disc reproduction apparatus | |
| US5585932A (en) | Video index search apparatus and method therefor employing amplitude-variable tracking signals | |
| EP0439615A1 (en) | Method of recording cue signal and detector therefor | |
| KR950009777B1 (en) | Recording mode detecting circuit for vtr | |
| JP2502281B2 (en) | Information signal processor | |
| KR920003384Y1 (en) | ATF rock pulse generator circuit of digital audio tape recorder | |
| KR910003616Y1 (en) | Rf synchronizing signal rectifying circuit | |
| KR0145444B1 (en) | Speed Discrimination Circuit of Tape During Shift Playback | |
| JPS6314432B2 (en) | ||
| KR900007016B1 (en) | Tracking error detection circuit of R-DAT | |
| JP2517429B2 (en) | Tone multi-mode discrimination circuit | |
| KR950005248B1 (en) | Recording signal distinction circuit of recording & playing system | |
| SU458020A1 (en) | Adaptive Threshold Device Channel Playback Magnetic Recording Apparatus | |
| SU590808A1 (en) | Digital information recording-reproducing device | |
| KR970004661B1 (en) | VCR real time counter progress and stop control device | |
| KR920002580B1 (en) | Synchronous False Detection Protection Circuit of Digital Audio Tape Recorder | |
| KR910004722Y1 (en) | Audio Head Switching Circuit of Video Cassette Recorder | |
| KR930001704B1 (en) | Drumless automatic phase control circuit of digital audio tape recorder | |
| JPS6316467A (en) | Magnetic recording and reproducing device | |
| JPS6150238A (en) | Recording mode discriminating system of magnetic recording and reproducing device | |
| JPS5558869A (en) | Recording and check method for audio magnetic tape | |
| JPS6168761A (en) | Tracking controller | |
| JPS60214415A (en) | Tracking signal detector in rotary magnetic head type magnetic recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| UA0108 | Application for utility model registration |
Comment text: Application for Utility Model Registration Patent event code: UA01011R08D Patent event date: 19881013 |
|
| UG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| UA0201 | Request for examination |
Patent event date: 19910628 Patent event code: UA02012R01D Comment text: Request for Examination of Application Patent event date: 19881013 Patent event code: UA02011R01I Comment text: Application for Utility Model Registration |
|
| UG1604 | Publication of application |
Patent event code: UG16041S01I Comment text: Decision on Publication of Application Patent event date: 19930924 |
|
| E701 | Decision to grant or registration of patent right | ||
| UE0701 | Decision of registration |
Patent event date: 19940117 Comment text: Decision to Grant Registration Patent event code: UE07011S01D |
|
| REGI | Registration of establishment | ||
| UR0701 | Registration of establishment |
Patent event date: 19940223 Patent event code: UR07011E01D Comment text: Registration of Establishment |
|
| UR1002 | Payment of registration fee |
Start annual number: 1 End annual number: 3 Payment date: 19940223 |
|
| UR1001 | Payment of annual fee |
Payment date: 19960924 Start annual number: 4 End annual number: 4 |
|
| UR1001 | Payment of annual fee |
Payment date: 19961230 Start annual number: 5 End annual number: 5 |
|
| UR1001 | Payment of annual fee |
Payment date: 19970826 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 7 |
|
| UR1001 | Payment of annual fee |
Payment date: 19970829 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| UC1903 | Unpaid annual fee |