[go: up one dir, main page]

KR930005168Y1 - Ac voltage source circuit - Google Patents

Ac voltage source circuit Download PDF

Info

Publication number
KR930005168Y1
KR930005168Y1 KR2019890015982U KR890015982U KR930005168Y1 KR 930005168 Y1 KR930005168 Y1 KR 930005168Y1 KR 2019890015982 U KR2019890015982 U KR 2019890015982U KR 890015982 U KR890015982 U KR 890015982U KR 930005168 Y1 KR930005168 Y1 KR 930005168Y1
Authority
KR
South Korea
Prior art keywords
voltage
output
converter
current
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR2019890015982U
Other languages
Korean (ko)
Inventor
이봉성
Original Assignee
금성산전 주식회사
이희종
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성산전 주식회사, 이희종 filed Critical 금성산전 주식회사
Priority to KR2019890015982U priority Critical patent/KR930005168Y1/en
Application granted granted Critical
Publication of KR930005168Y1 publication Critical patent/KR930005168Y1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

내용 없음.No content.

Description

AC-전압 소오스 회로AC-voltage source circuit

제1도는 종래의 AC-전압 소오스 회로도.1 is a conventional AC-voltage source circuit diagram.

제2도는 본 고안에 따른 AC-전압 소오스 회로도.2 is an AC-voltage source circuit diagram according to the present invention.

*도면의주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

a, a' : D/A 컨버터 b, b' : 전류/전압 컨버터a, a ': D / A converter b, b': current / voltage converter

c : 전압/주파수 컨버터 d : 밴드 패스 필터c: voltage / frequency converter d: band pass filter

e : 프로그램화 가능한 자동 이득제어부 f : 전류 앰프e: Programmable automatic gain control unit f: Current amplifier

g : 반파 정류 및 필터부 h : 게이트 전압 제너레이터g: half-wave rectification and filter section h: gate voltage generator

본 고안은 전자 회로에 사용되는 각종 콤포넌트(Component) 및 리니어 (Linear) IC측정에 필요한 소오스(Source)시그날 제너레이터에 관한 것으로 특히 주파수 및 AC 전압 레벨을 프로그램화 할 수 있도록 한 AC전압 소오스 회로에 관한 것이다.The present invention relates to a source signal generator for measuring various component and linear ICs used in electronic circuits. In particular, the present invention relates to an AC voltage source circuit capable of programming a frequency and an AC voltage level. will be.

종래에는 제1도에 도시된 바와 같이 크리스탈 오실레이터(1)의 출력은 제1주파수 드라이버(2)로 인가되고 제1주파수 드라이브(2)의 출력은 제2주파수 드라이버(3)로 인가되며 제2주파수 드라이버(3)의 출력은 사인롬(4)에 인가되고 사인롬(4)의 출력은 사인 D/A 컨버터(디지털/아날로그)변환기(5)에 인가되며 사인 D/A 컨버터(5)의 출력은 전류/전압 컨버터 및 AC레벨 제어부(6)로 인가되고 전류/전압 컨버터 및 AC레벨 제어부(6)의 출력은 로우 패스필터(7)로 인가되고 로우패스 필터(7)의 출력은 출력앰프(8)로 인가되는 구성이다.Conventionally, as shown in FIG. 1, the output of the crystal oscillator 1 is applied to the first frequency driver 2, and the output of the first frequency drive 2 is applied to the second frequency driver 3, and the second The output of the frequency driver 3 is applied to the sinusoidal 4 and the output of the sinusoidal 4 is applied to the sinusoidal D / A converter (digital / analog) converter 5 and that of the sinusoidal D / A converter 5. The output is applied to the current / voltage converter and the AC level controller 6, the output of the current / voltage converter and the AC level controller 6 is applied to the low pass filter 7, and the output of the low pass filter 7 is the output amplifier. It is the structure applied to (8).

상기 구성회로의 동작상태를 보면, 크리스탈 오실레이터(1)에서 3개의 소오스 주파수를 만들기 위한 레프턴스 주파수를 제1주파수 드라이버(2)에 입력시키면, 제1주파수 드라이버(2)에서는 3개의 소오스 주파수를 만들기 위하여 크리스탈 오실레이터(1)에서 인가된 파형을 구형파로 만들고 f1, f2, f3의 세종류로 분주한다.Referring to the operation state of the configuration circuit, the crystal oscillator 1 inputs a reference frequency for making three source frequencies into the first frequency driver 2, and the first frequency driver 2 provides three source frequencies. In order to make it, the waveform applied from the crystal oscillator 1 is made into a square wave and divided into three types f1, f2, and f3.

제2주파수 드라이버(3)에서는 제1주파수 드라이버(2)에서 분주된 f1, f2, f3 주파수중 하나를 선택하여 256분주하여 사인롬(4)에 어드레스를 제공하는데 이때 사인롬(4)은 256바이트롬으로서 사인 테이블에 내장되어 있다.In the second frequency driver 3, one of the frequencies f1, f2, and f3 divided by the first frequency driver 2 is selected and divided into 256 to provide an address to the sine ROM 4, where the sine ROM 4 is 256. It is embedded in the sine table as a byterom.

따라서 사인홈(4)은 제2주파수 드라이버(3)에서 출력된 어드레스를 가지고 그주소에 저장된 데이터를 사인 D/A 컨버터(5)로 출력하고 사인 D/A 컨버터(5)에서는 사인롬(5)에서 출력된 데이터를 0∼2mA의 전류로 변환하여 전류/전압 컨버터 및 AC레벨 제어부(6)로 인가하면 전류/전압 컨버터 및 AC레벨 제어부(6)에서는 0∼2mA의 전류를 전압으로 변환하고 AC레벨을 조정하여 로우패스필터(7)로 인가하고 로우패스필터(7)는 이를 깨끗한 정현파로 만들어 출력 앰프(8)로 인가한다.Therefore, the sinusoidal groove 4 has an address output from the second frequency driver 3 and outputs the data stored at the address to the sinusoidal D / A converter 5 and the sinusoidal 5 in the sinusoidal D / A converter 5. After converting the data output from the current into 0 ~ 2mA current and applying it to the current / voltage converter and AC level controller 6, the current / voltage converter and AC level controller 6 converts the current of 0 ~ 2mA to voltage. The AC level is adjusted and applied to the low pass filter 7, and the low pass filter 7 makes it a clean sine wave and applies it to the output amplifier 8.

출력앰프(8)는 정전압원으로 만들기 위한 피이드백 회로와 출력전류를 공급하기 위한 트랜지스터로 구성되어 부하에 관계없이 항상 일정한 AC레벨을 만든다.The output amplifier 8 is composed of a feedback circuit for making a constant voltage source and a transistor for supplying an output current so as to make a constant AC level at all times regardless of the load.

그런데 상기와 같은 종래 회로에서는 1개의 주파수를 로직으로 분주하므로 다수의 소오스 주파수가 필요할 경우 회로 구성이 복잡하고 소오스 주파수의 종류에 한계가 있으며 부하의 로드와 주파수에 따른 출력변화를 보상할 수 있는 프로그램화 할 수 있는 자동이득 제어회로가 내장되어 있지 않아 부품 오차에 따른 출력 AC레벨을 정확하게 맞추기 어렵고 출력 AC레벨을 프로그램화 할 수 없고 또한 오버드(Over Load)상태 감지가 되지 않으며 주파수를 프로그램으로 가변하면서 콤포너트 및 리니어 IC의 주파수 특성을 제어할 수 없는 단점이 있었다.However, in the conventional circuit as described above, since one frequency is divided into logic, a circuit configuration is complicated when a large number of source frequencies are required, there are limitations on the types of source frequencies, and a program capable of compensating an output change according to load and frequency of a load. There is no built-in automatic gain control circuit, so it is difficult to accurately match the output AC level due to component error, the output AC level cannot be programmed, and the overload status is not detected. However, there was a disadvantage in that the frequency characteristics of the component and linear ICs cannot be controlled.

본 고안은 이러한 단점을 해결하기 위해 안출된 것으로 첨부도면을 참조하여 상세히 설명하면 다음과 같다.The present invention has been devised to solve these disadvantages and will be described in detail with reference to the accompanying drawings.

먼저 제2도에서 그 구성을 보면 D/A 컨버터 1,2(a, a')는 CPU로 부터의 신호를 각각 입력받아서 D/A 컨버터1(a)에서는 주파수를 변화시키기 위한 전류 'Ife를 출력하여 전류/전압 컨버터1(b)로 인가하고 D/A 컨버터2(a')에서는 AC레벨을 변환시키기 위한 전류 'IG'를 출력하여 전류/전압 컨버터2(b')로 인가한다.First, as shown in FIG. 2, the D / A converters 1,2 (a, a ') receive signals from the CPU, respectively, and the D / A converter 1 (a) receives a current' Ife for changing the frequency. The output is applied to the current / voltage converter 1 (b), and the D / A converter 2 (a ') outputs the current' I G 'for converting the AC level to the current / voltage converter 2 (b').

전류/전압 컨버터1(b)은 상기 D/A 컨버터1(a)의 전류 'Ife를 받아 주파수를 변환시키기 위한 전압 'Vfre'로 변환하여 출력하고 전류/전압 컨버터2(b')는 상기 D/A 컨버터2(a')의 전류 'IG'를 받아 AC레벨을 변환시키기 위한 전압 'VG'로 변환하여 출력하며 상기 전류/전압 컨버터1(b)에서 출력된 전압 'Vref'는 전압/주파수 컨버터1(b)에서 출력된 전압'Vref'는 전압/주파수 컨버터(c)로 인가되어 주파수로 변환되고 전압/주파수 컨버터(c)의 출력은 밴드패스 필터(d)로 인가되고 밴드패스 필터(d)의 출력은 프로그램화 가능한 자동이득 제어부(e)로 인가되고 프로그램화 가능한 자동이득 제어부(e)의 출력은 전류앰프(f)로 인가되고 전류 앰프(8)의 출력은 소오스 출력이 되는 동시에 반파정류 및 필터(g)로 인가되고 반파 정류 및 필터부(g)의 출력(VR)과 상기 전류/전압 컨버터2(b')의 출력(VG)은 게이트 전압 제너레이터(h)로 인가되고 게이트 전압 제너레이터(h)의 출력(CAGC)은 프로그램화 가능한 자동이득 제어부(e)로 인가되는 구성이다.The current / voltage converter 1 (b) receives the current 'Ife of the D / A converter 1 (a) and converts it to a voltage' Vfre 'for converting the frequency and outputs the current / voltage converter 2 (b'). Receives the current 'I G ' of the / A converter 2 (a ') and converts it to the voltage' V G 'for converting the AC level, and outputs the voltage' Vref 'output from the current / voltage converter 1 (b). The voltage 'Vref' output from the frequency converter 1 (b) is applied to the voltage / frequency converter c to be converted into frequency, and the output of the voltage / frequency converter c is applied to the band pass filter d and the band pass. The output of the filter d is applied to the programmable auto gain controller e, the output of the programmable auto gain controller e is applied to the current amplifier f, and the output of the current amplifier 8 is the source output. At the same time is applied to the half-wave rectification and filter (g), the output of the half-wave rectification and filter section (G) (V R ) and the current / voltage converter 2 The output V G of (b ') is applied to the gate voltage generator h and the output C AGC of the gate voltage generator h is applied to the programmable automatic gain control section e.

상기 구성회로의 동작 상태를 설명하면 다음과 같다.The operation state of the configuration circuit will be described below.

CPU로부터 신호를 받아 D/A 컨버터1(a)은 주파수를 변화시키기 위한 전류 'Ife'로 출력하여 전류/전압 컨버터1(b)로 인가하고 D/A 컨버터2(a')는 AC레벨을 변환 시키기 위한 전류'IG를 출력하여 전류/전압 컨버터2(b')로 인가한다. 전류/전압 컨버터1(b)에서 D/A 컨버터1(a)에서 입력된 전류 'Ife'를 주파수를 변환시키기위한 전압 'Vfre'로 변환하여 전압/주파수 컨버터(c)로 인가하면 전압/주파수 컨버터(c)에서는 입력된 전압 'Vfre'에 따라 주파수를 변환시켜 출력하는데 이 출력은 구형파이고 듀티를 맞추기 위하여 2분주되어 출력되며 주파수 레인즈(Range)는 5000KMZ이다.Receiving a signal from the CPU, the D / A converter 1 (a) outputs the current 'Ife' to change the frequency and applies it to the current / voltage converter 1 (b), and the D / A converter 2 (a ') sets the AC level. The current 'I G for conversion is output and applied to the current / voltage converter 2 (b'). When the current 'Ife' input from the current / voltage converter 1 (b) to the voltage / frequency converter (c) is converted into the voltage 'Vfre' for converting the frequency and applied to the voltage / frequency converter (c) The converter (c) converts the frequency according to the input voltage 'Vfre' and outputs the square wave, which is divided in two to match the duty, and the frequency range is 5000KMZ.

전압/주파수 컨버터(c)의 출력 구형파는 밴드패스 필터(d)로 인가되어서 필터링되어 정현파로 되어 프로그램화 가능한 자동 이득 제어부(e)로 인가되고, 프로그램화 가능한 자동이득 제어부(e)는 밴드패스 필터(d)에서 입력된 AC(교류)를 부하에 관계없이 일정한 전압으로 만들기 위하여 피이드백 회로를 연결하고 또한 게이트 전압 제너레이터(h)에서 출력되는 전압 'VAGC'를 입력받아 프로그램화가 가능하다.The output square wave of the voltage / frequency converter (c) is applied to the bandpass filter (d), filtered and sine wave to the programmable automatic gain controller (e), and the programmable automatic gain controller (e) is the bandpass. In order to make AC (AC) input from the filter (d) into a constant voltage regardless of the load, a feedback circuit is connected and the voltage 'V AGC ' output from the gate voltage generator (h) can be input and programmed.

여기에 사용되는 IC(프로그램화 가능한 자동 이득 제어부)는 전압 'VAGC'를 입력받아 이득을 변화시키는 AGC IC회로를 사용한다.The IC (programmable automatic gain controller) used here uses an AGC IC circuit that receives a voltage 'V AGC ' and changes the gain.

상기 프로그램화 가능한 자동 이득 제어부(e)의 출력은 전류 앰프(f)로 인가되어 부하에 충분한 전류를 공급할 수 있도록 증폭되어 반파정류 및 필터부(g)로 인가되고 반파전류 및 필터부(g)에서는 전류앰프(f)을 출력을 받아 먼저 반파정류하고 이것을 필터링하여 DC(직류)로 만드는데 이 DC값은 출력의 AC레벨을 따라 변하므로 출력 레벨을 감지할 수 있다.The output of the programmable automatic gain control section (e) is applied to the current amplifier (f) and amplified to supply sufficient current to the load and applied to the half-wave rectification and filter section (g) and the half-wave current and filter section (g) In the current amplifier (f) receives the output and first half-wave rectified and filtered to make a DC (DC) This DC value changes according to the AC level of the output can detect the output level.

게이트 전압 제너레이터(h)는 반파 정류 및 필터부(g)에서 정류한 DC값(VR)과 CPU에서 출력된 D/A 컨버터2(a')와 전류/전압 컨버터2(b')를 통해 입력되는 DC 값(VG)을 내수에 있는 OP앰프를 통해 합산하여 자동이득이 제어될 수 있도록 전압 'VAGC'를 만들어 프로그램화 가능한 자동이득 제어부(e)로 인가한다.The gate voltage generator (h) is connected to the DC value (V R ) rectified by the half-wave rectification and filter unit (g) and the D / A converter 2 (a ') and the current / voltage converter 2 (b') output from the CPU. The input DC value (V G ) is summed up through the OP amplifier in the domestic market, and a voltage 'V AGC ' is generated and applied to the programmable automatic gain control unit (e) to control the automatic gain.

또한 어떤 DC값을 기준으로 하여 VAGC가 크고 적음을 판별함으로서 부하의 언드로드(Under Load)나 오버로드(Over Load)상태를 감지한다.In addition, it detects underload or overload of load by determining that V AGC is large or small based on a certain DC value.

즉 정상상태의 'VAGC'전압이 0∼5V라고 가정했을 때 로드(Load)에 따라 'VAGC'가 0V∼5V이외의 값이 될 수 있는데, OV와 'VAGC'와 비교하여 VAGC값이 적으면 언드로드로, 5V와 'VAGC'와 비교하여 V가 크면 오버로드 상태로 감지할 수 있다.That is, assuming that the normal state 'V AGC' 0~5V voltage by the load (Load) may be a value other than the 'V AGC' 0V~5V, as compared to the OV and 'V AGC' V AGC If the value is small, it can be detected as an overload. If V is larger than 5 V and 'V AGC ', it can be detected as an overload condition.

따라서 본 고안은 원하는 주파수 및 AC레벨을 프로그램화 할 수 있고 또 출력에 자동이득 제어 회로가 내장되어 있으므로 전원 변동이나 콘포넌트 오차에 대한 출력변화를 보상할 수 있으며 부하의 오버로드 상태를 감지할 수 있고 회로 구성이 간단한 효과가 있다.Therefore, the present invention can program the desired frequency and AC level, and the built-in automatic gain control circuit in the output can compensate for the output change due to power fluctuation or component error, and can detect the overload condition of the load. And the circuit configuration has a simple effect.

Claims (1)

CPU로부터 데이터를 입력받아 주파수를 변화시키기 위한 전류(Ife)로 변환하여 출력하는 D/A 컨버터1(a)와, CPU로부터 데이터를 받아 출력 AC레벨을 변화시키기 위한 전류(G)로 변환하여 출력 D/A 컨버터2(a')와, 상기 D/A 컨버터1(a)와 출력(Ife)을 입력받아 주파수를 변화시키기 위한 전압(Vfre)으로 변환하여 출력하는 전류/전압 컨버터(b)와, 상기 D/A 컨버터2(a')의 출력(IG)을 입력받아 출력 AC레벨을 변화시키기 위한 전압(VG)으로 변환하여 출력하는 전류/전압 컨버터(b')와, 상기 전류/전압 컨버터(b)의 출력(Vfre)을 받아 입력전압에 따라 주파수를 변화시키고 듀티를 맞추기 위해 2분주하여 구형파를 출력하는 전압/주파수 컨버터(c)와, 상기 전압/주파수 컨버터(c)의 구형파를 필터링하여 정현파로 만드는 밴드 패스필터(d)와, 상기 밴드 패스필터(d)에서 발생된 AC(정현파)를 부하에 관계없는 일정한 전압으로 만들며 게이트 제너레이터(h)에서 발생된 전압(VAGC)을 입력받아 출력레벨을 프로그램화 가능하도록 하는 프로그램화 가능한 자동이득 제어부(e)와, 상기 프로그램화 가능한 자동이득 제어부(e)의 출력을 받아 부하에 충분한 전류를 공급하도록 증폭하여 출력하는 전류 앰프(f)와, 상기 전류앰프(f)를 통해 출력된 신호를 입력받아 반파 정류한후 필터리하여 DC(VR)로 만들어 출력하는 반파 정류 및 필터부(g)와, 상기 전류/전압 컨버터2(b')의 출력 DC전압(VG)과 상기 반파 정류 및 필터부(g)의 출력 DC전압(V8)을 입력받아 합산하여 자동이득 제어전압(VAGC)을 만들어 프로그램화 가능한 자동이득 제어부(e)로 인가하는 게이트 전압 제어레이터(h)를 포함하여 구성된 것을 특징으로 하는 AC전압 소호스 회로.D / A converter 1 (a) that receives data from the CPU and converts it into a current (Ife) for changing frequency, and outputs it, and converts it to a current ( G ) for receiving data from the CPU and changes the output AC level. A D / A converter 2 (a '), a current / voltage converter (b) that receives the D / A converter 1 (a) and an output (Ife) and converts the voltage into a voltage Vfre for changing a frequency; A current / voltage converter b 'that receives the output I G of the D / A converter 2 (a'), converts the voltage into a voltage V G for changing an output AC level, and outputs the current / voltage converter b '; A voltage / frequency converter (c) that receives the output (Vfre) of the voltage converter (b) and changes the frequency according to the input voltage and divides the frequency into two to output a square wave, and the square wave of the voltage / frequency converter (c) A band pass filter (d) for filtering a sinusoidal wave and AC generated from the band pass filter (d). Programmable automatic gain control unit (e) for making the output wave programable by inputting the voltage (V AGC ) generated by the gate generator (h) to a constant voltage independent of the load, and the programmable The current amplifier f receives the output of the auto gain control unit e and amplifies and outputs a sufficient current to supply the load, and receives the signal output through the current amplifier f, rectifies the wave halfway, and then filters the DC ( Half wave rectification and filter part g and outputted by outputting V R ), the output DC voltage V G of the current / voltage converter 2 (b ') and the output DC voltage of the half wave rectification and filter part g ( And a gate voltage controller (h) for receiving and summing V8) to generate an automatic gain control voltage (V AGC ) and applying it to a programmable automatic gain controller (e).
KR2019890015982U 1989-10-31 1989-10-31 Ac voltage source circuit Expired - Fee Related KR930005168Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890015982U KR930005168Y1 (en) 1989-10-31 1989-10-31 Ac voltage source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890015982U KR930005168Y1 (en) 1989-10-31 1989-10-31 Ac voltage source circuit

Publications (1)

Publication Number Publication Date
KR930005168Y1 true KR930005168Y1 (en) 1993-08-09

Family

ID=19291338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890015982U Expired - Fee Related KR930005168Y1 (en) 1989-10-31 1989-10-31 Ac voltage source circuit

Country Status (1)

Country Link
KR (1) KR930005168Y1 (en)

Similar Documents

Publication Publication Date Title
US6275397B1 (en) Power factor correction control circuit for regulating the current waveshape in a switching power supply
US5969512A (en) Output voltage variable power circuit
US7336057B2 (en) DC/DC converter
TWI492504B (en) Power supply circuit with pfc function, and automatic gain control circuit therefor and control method thereof
KR930019067A (en) Output Compensation Circuit of High Frequency Induction Heating Cooker
KR930005168Y1 (en) Ac voltage source circuit
JPH0118386B2 (en)
SE8604821L (en) FINAL STEP WITH AUTOMATIC LEVEL CONTROL FOR NETWORK SIGNAL
CN209767379U (en) Current ripple removing circuit, chip and circuit system
US6531834B2 (en) Circuit arrangement for controlling an analog voltage signal
US4736152A (en) Load current interference reducing apparatus
JPS62135270A (en) Control system of constant-voltage circuit
US20070271047A1 (en) Method of power factor correction
US6768227B1 (en) Digital controlled power regulation device
US20230387788A1 (en) Ripple reduction circuit for use with a power supply
US7235985B2 (en) Method and device for signal amplitude detection
CN108763814A (en) A kind of circuit for the linearity improving output current control
KR200343267Y1 (en) Phase controller with voltage detection circuit
KR920003034Y1 (en) Characteristic variable circuit of pwm control
KR940000972Y1 (en) Drive control circuit of electronic cooker
SU1150559A2 (en) Ac voltage generator output voltage checking device
KR860003235Y1 (en) Voltage interface circuit
KR100532366B1 (en) Power factor correction circuit
KR930002673Y1 (en) Screen change control circuit using ROM
US20060043907A1 (en) Circuit arrangement for producing a control signal for the purpose of dimming at least one lamp

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19891031

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 19910903

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19891031

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19930713

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19931013

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19940111

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19940111

UR1001 Payment of annual fee

Payment date: 19951228

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19961226

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 19971227

Year of fee payment: 6

UR1001 Payment of annual fee

Payment date: 19971227

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee