[go: up one dir, main page]

KR930001587B1 - 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이타 프로세싱 시스템 - Google Patents

메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이타 프로세싱 시스템 Download PDF

Info

Publication number
KR930001587B1
KR930001587B1 KR1019840006795A KR840006795A KR930001587B1 KR 930001587 B1 KR930001587 B1 KR 930001587B1 KR 1019840006795 A KR1019840006795 A KR 1019840006795A KR 840006795 A KR840006795 A KR 840006795A KR 930001587 B1 KR930001587 B1 KR 930001587B1
Authority
KR
South Korea
Prior art keywords
data
word
memory
unreliable
indicator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019840006795A
Other languages
English (en)
Other versions
KR850003602A (ko
Inventor
게타트누스 요한네스 안토니우스 마트텐스 테오도루스
안토니 스텐호프 프릿츠
요제프 빌헤르무스 카르프스 요한네스
Original Assignee
엔. 브이. 필립스 글로아이람펜파브리켄
아이. 엠. 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 브이. 필립스 글로아이람펜파브리켄, 아이. 엠. 레르너 filed Critical 엔. 브이. 필립스 글로아이람펜파브리켄
Publication of KR850003602A publication Critical patent/KR850003602A/ko
Application granted granted Critical
Publication of KR930001587B1 publication Critical patent/KR930001587B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1813Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

내용 없음.

Description

메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이타 프로세싱 시스템
제1도는 8㎜ 비디오 포맷에 따른 PCM 오디오 시스템에 있어서의 데이터 블록의 실시예.
제2도는 데이터 워드를 기억하기 위한 메모리의 실시예.
제3도는 신뢰 불가능한 데이터 워드를 신뢰 불가능 표시자로 대체하기 위한 장치의 실시예.
제4도는 신뢰할 수 없는 데이타 워드가 신뢰 불가능 표시자로 대체되는 메모리를 판독하기 위한 실시예.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력 레지스터 2 : 발생기
3 : 선택 유닛 4 : 메모리
5 : 데이터 프로세싱 유닛(마이크로 프로세서)
6 : 검증기 20 : 비교 유닛
21 : 보정기 22 : 보간기
24 : 변환기
본 발명은 데이터 블록으로 구성되어 있는 데이터를 수신하는 제1데이터 입력단을 구비하는 데이터 프로세싱 시스템에 관한 것이다. 여기서 각각의 데이터 블록은 최소한 데이터 워드와 검사비트를 함유하며, 상기 제1데이타 입력단은 검증기의 입력단에 접속되며, 상기 검증기는, 검사비트의 제어하에 데이터 블록이 신뢰 가능한 데이터를 함유하는지를 검증하며, 데이터 워드가 신뢰 가능한 데이터 워드를 함유하지 않을때는 신뢰 불가능 신호를 발생시키며, 상기 제1데이타 입력단은 데이터 워드를 기억하기 위해 메모리에 역시 연결된다. 이런 종류의 데이터 프로세싱 시스템은 영국 특허출원 제2,084,363호에 공지되어 있다. 수신된 각각의 데이터 블록에 대해, 검증기는 상기 데이터 블록과 관련된 검사비트의 제어하에 데이터 블록이 신뢰 가능한 데이터를 포함하는지 아니면 신뢰 불가능한 데이터를 포함하는지를 검증한다. 데이터 블록이 신뢰 불가능한 데이터를 포함할 때, 검증기는 신뢰 불가능 신호를 발생한다. 상기 신뢰 불가능 신호의 제어하에 메모리로의 신뢰 불가능한 데이터 블록의 기입이 금지된다. 따라서, 신뢰 가능한 데이터 워드만이 메모리내에 기억된다. 상기 영국 특허출원과 일치되는 데이터 프로세싱 시스템은 개개의 에러 플랙 메모리를 역시 구비하여, 신뢰 불가능 신호가 발생될때 마다, 문제가 되는 신뢰 불가능한 데이터 워드에 대해 에러 플랙이 기억되도록 한다.
상기 신뢰 불가능한 데이터 워드가 메모리에 기억되지 않고 신뢰할 수 없는 데이터 워드가 데이터 블럭에 발생했다는 것을 가르키는 에러 플랙의 기억을 위해 개개의 에러 플랙 메모리가 필요 하다는 것은 공지된 데이터 프로세싱 시스템의 결점이다. 이런 종류의 에러 플랙은 종종 1비트로 구성되고, 데이터 워드는 8비트로 구성된다. 메모리가 예를들어 2k×8비트의 RAM일 때, 에러 플랙 메모리는 2k×1비트의 RAM으로 구성된다. 이것은 칩 표면 영역 또는 프린트 배선기판 영역이 추가로 요구된다. 2k×8비트 RAM이 통상 시판되고 있는 타입이나. 이것은 개별적으로 제어되어야 하는 개개의 메모리를 형성하는 2k×1비트 RAM을 함유하여 추가되는 에너지 및 제어수단이 필요하다는 것을 가르킨다. 예를들어, 특별히 설계된 2k×9비트 RAM의 사용은 설계 및 제작 경비가 많이 들어서 바람직하지 못하다.
본 발명의 목적은 신뢰 불가능한 데이터 워드를 나타내기 위해 개개의 메모리를 사용하지 않아도 되는 데이터 프로세싱 시스템을 제공하는 것이다. 이런 목적으로, 본 발명에 부합되는 데이터 프로세싱 시스템은 선택유닛 및 신뢰 불가능 표시자를 발생시키기 위한 발생기를 구비하며, 상기 선택 유닛의 제1입력은 제1데이타 입력에 접속되며, 제2입력은 발생기의 출력에 접속되며, 제3입력은 신뢰 불가능 신호를 수신하기 위해 검증기에 접속되며, 상기 선택 유닛의 출력은 메모리와 연괄된 제2데이타 입력에 접속되며, 수신된 신뢰 불가능 신호의 제어하에 상기 제1입력을 차단하고 신뢰 불가능한 데이터를 함유하는 데이터 워드를 제2입력에 나타난 신뢰 불가능 표시자로 대체하기 위해 상기 선택 유닛이 제공된다. 선택 유닛의 제1입력이 신뢰 불가능 신호의 제어하에 차단되므로, 신뢰 불가능한 데이터 워드는 메모리내에 수록되지 않고 선택 유닛의 제2입력에 나타난 신뢰 불가능 표시자로 교체된다. 신뢰 불가능 표시자가 메모리내에 신뢰 불가능한 워드의 위치에 수록되므로, 개개의 메모리를 사용할 필요가 없어진다. 메모리가 판독될때, 판독된 데이터 워드의 신뢰 가능여부는 명백하게 나타난다.
본 발명의 데이터 프로세싱 시스템의 적절한 제1실시예는 신뢰 불가능 표시자가 데이터 워드와 동일한 워드 길이를 가지는 것을 특징으로 한다. 결과적으로 관련 메모리 어드레스 에서의 모든 비트위치는, 이런 목적에 필요한 개개의 발생기 없이, 비트로 직접 제공된다.
본 발명의 데이터 프로세싱 시스템의 적절한 제2실시예는, 신뢰 불가능 표시자가 예의 워드로 구성되는 것을 특징으로 한다. 신뢰 불가능 표시자로서 예의 워드를 사용함으로, 신뢰 가능한 데이터 워드가 신뢰 불가능 표시자로 여겨져서 신뢰 불가능하다고 틀리게 여겨질만한 위험성이 충분히 재료로 감소된다.
본 발명의 데이터 프로세싱 시스템의 더 적절한 실시예는, 데이터 워드가 8비트를 함유하며, 신뢰 불가능 표시자가 데이터 워드 1000 0000로 형성되는 것을 특징으로 한다. 예로서 PCM 오디오에서, 데이터 워드 1000 0000은 AD 변환기의 전 입력 범위의 크기에 관련된다. 상기 범위가 초과될 때 크리핑에 의해 심각한 왜곡이 발생되기 때문에, 상기 전입력 범위의 크기는 거의 발생하지 않는다.
본 발명의 데이터 프로세싱 시스템의 다른 적절한 실시예는, 메모리가 소형 팩키지 타입의 것으로 된 것을 특징으로 한다. 소형 팩키지 타입 메모리는 단지 매우 작은 칩표면 영역을 차지하는 메모리이다. 또, 본 발명의 데이터 프로세싱 시스템을 사용함으로 개개의 플랙 비트 메모리가 절약될 때, 더 많은 칩표면 영역이 절약된다. 또, 상기 플랙 비트 메모리가 제거됨으로, 상기 메모리에 개개의 메모리 연결이 요구되지 않는다. 따라서 표면영역이 또한 절약된다. 더욱이, 처리 시간에 이득을 주는 플랙 비트 메모리에 대해 개개의 어드레싱을 요하지 않는다. 본 발명은 역시 데이터 프로세싱 시스템의 부분을 형성하는 메모리에 데이터 워드를 수록하는 방법에 관한 것이며, 상기 방법은 다음 단계를 구비한다.
(1) 데이터 워드 및 검사 비트를 수신한다.
(2) 데이터 워드가 신뢰 가능한 데이터를 포함하는가 또는 신뢰 불가능 데이터를 포함하는가를, 검사 비트의 제어에 의해 검증한다.
(3) 데이터 워드가 신뢰 가능한 데이터를 함유한 것을 검증한 후 상기 데이터 워드에 대해 메모리내의 특정 어드레스에 그 데이터 워드를 수록한다.
상기 데이터 프로세싱 시스템에서의 이런 방법은 영국 특허출원 제2,084,363호에 역시 공지되어 있다. 상기 공지된 방법의 사용은 데이터 워드가 신뢰 불가능하다는 것을 나타내기 위해 개개의 에러 플랙 메모리의 사용을 필요로 한다. 이런 결점은 이미 데이터 프로세싱 시스템과 관련하여 논의되었다. 데이터 워드가 신뢰 불가능한 데이터를 포함하는 것을 검증했을 때 문제되는 신뢰 불가능한 데이터 워드는 신뢰 불가능 표시자로 대체되고 신뢰 불가능 표시자는 문제되는 데이터 워드에 대해 특정 어드레스에 수록되는 점에 본 발명은 그 특징이 있다. 적절하게, 메모리로의 신뢰 가능한 데이터 워드의 기입은 신뢰 불가능 표시자에 의해 선행되어 각각의 신뢰 가능한 데이터 워드는 특정 어드레스에 수록된 신뢰 불가능 표시자를 지운다. 예로서 드롬 아우트 또는 부정확한 어드레싱의 경우에 있어서, 데이터 워드가 없거나(드롬 아우트인 경우) 또는 부정확한 메모리 위치에서의 데이터 워드(잘못된 어드레싱인 경우) 대신에 신뢰 불가능 표시자가 메모리내에 수록되는 것이 확실하다. 이하, 도면으로 본 발명을 더욱 상세하게 설명하기로 한다.
본 발명은 신뢰 불가능한 데이터를 포함하는 데이터를 나타내기 위해 표시자를 사용하는 어떤 데이터 프로세싱 시스템에 사용될 수 있다. 8㎜ 비디오 포맷에 따른 PCM 오디오 시스템의 부분을 형성하는 데이터 프로세싱 시스템의 실시예를 본 발명과 관련하여 상세하게 기술하기로 한다. 8㎜ 비디오 포맷에 따른 PCM(펄스 코드 변조) 오디오에 있어서, 데이터는 데이터 블록단위로 운반된다. 제1도는 상기 데이터 블록의 예를 도시한 것이다. 처음 3개의 비트 위치는 여러가지 데이터 블록을 한개 데이터 블록의 데이터 워드와 데이터 스트림으로 동기화하기 위한 동기화 신호(S)를 포함한다. 다음의 8비트를 메모리내의 위치에 대한 어드레스 워드(Add)를 포함한다. 데이터 블록의 부분을 형성하는 데이터 워드는, 예를들어 RAM인 메모리에 수록된다. 메모리의 어드레싱은 데이터 블록으로부터의 어드레스 워드에 의해 정해진다. 80개의 연속비트는 디지털 오디오 데이터 및/또는 에러 보정 데이터를 포함하는 10개의 8비트 워드(W1-Wn)를 구비한다. 다음의 16비트(CW)는 데이터 블록을 정확하게 수신한 것을 가르키는 감사 비트를 포함한다. 상기 검사 비트는, 예로서 순회 여유도 검사(CRC) 또는 다른 검출 코드에 의해 발생된다. 제2도는 디지털 오디오 시스템의 수신측에서의 메모리의 실시예를 도시한 것이다. 도면의 숫자 1에서 1570까지의 각각은 8개 한벌 또는 8비트(1 바이트)의 그룹을 나타내며, 1데이타 워드를 기억하기 위한 메모리내의 위치를 나타낸 것이다. 따라서 메모리는 용량이 157×10 워드로 된다. 수신된 워드는 메모리내에 기억되며, 초기 어드레스는 데이터 워드가 속해 있는 데이터 블록의 부분을 형성하는 어드레스와 동일하다. 메모리는 역시 검사 비트를 기억하기 위한 공간(C)을 포함한다.
최소한 하나의 데이터 블록을 수신한 후에, 데이터 블록의 부분을 형성하는 워드는 신뢰 가능에 관해 검사를 받게 된다. 이것은 데이터 블록의 부분을 형성하는 검사 비트에 의해 행해진다. 예로서, 공지된 순회 여유도 검사(CRC)를 함으로, 데이터 블록의 각각의 8비트 워드가 신뢰 가능이 있는지 없는지를 결정한다. 단위 워드당 에러 보정 능력을 가진 에러 보정 알고리즘이 사용될 때, 단위 바이트 당 상기 신뢰 가능 표시가 필요하다. 검사된 워드가 신뢰 불가능하다고 설정되면, 본 발명과 일치되는 장치에서 문제되는 워드가 정상적으로 수록되는 메모리 어드레스에서 또 하나의 명확한 8비트 워드가 수록된다. 상기 8비트 워드는 이제 신뢰 불가능 표시자로 적용하며, 이제부터 기술하기로 한다. 신뢰 불가능한 워드에 대체하여 동일한 신뢰 불가능 표시자가 사용된다. 대체로, 신뢰 불가능 표시자로서 28개 실행 가능 8비트 데이터 워드중의 임의의 하나를 선택하는 것이 가능하다. 그러나, 바람직하게는 예의 워드가 선택된다. 예외 워드는 데이터 스트림내에 극히 희박하거나 또는 존재 조차하지 않는 워드이다. 상기 이유가 이제부터 논의된다. 8㎜ 비디오 포맷에 적합한 PCM 오디오를 사용하기 위해서는, 8비트 워드"1000 0000"가 신뢰 불가능 표시자로는 적절한 선택이다. 이것은 상기 값이 DA 변환기(디지탈 오디오 신호를 아날로그 오디오 신호로 변환시키는 디지털-아날로그 변환기)의 전 입력 범위에 해당되기 때문이다. 그러나, 상기 값은 오디오 데이터에서는 거의 발생하지 않는다. 왜냐하면, 상기 범위가 초과될 때 크리핑(clipping)에 따른 매우 심각한 왜곡이 발생되기 때문이다.
제3도는 신뢰 불가능 워드를 신뢰 불가능한 표시자로 대체하는 본 발명에 따른 장치의 실시예를 도시한 것이다. 상기 장치는, 버스(9)를 통해 검증기(6)의 입력뿐만 아니라 선택 유닛(3)의 제1입력(A)에 연결되는 출력을 갖는 입력 레지스터(1)를 구비한다. 선택 유닛의 제2입력(B)은 신뢰 불가능 표시자를 발생시키기 위한 발생기(2)의 출력에 버스를 통해 접속된다. 선택 유닛의 출력은, 디지털 오디오 시스템의 수신측에 위치하는, 예로서 램과 같은, 메모리(4)에 접속된다. 상기 장치는 예를들어 마이크로 프로세서와 같은 데이터 프로세서 유닛(5)에 의해 제어된다. 마이크로 프로세서 및 검증기는 라인(7)을 통해 제어 데이터를 교환한다. 선택 유닛(3)은 한편으로는 검증기에 의해 제어되며, 이런 목적으로 검증기는 라인(10)을 통해 선택 유닛에 접속되어 있으며, 다른 한편으로는, 라인(12)을 통해 선택 유닛에 접속되어 있는 마이크로 프로세서에 의해 제어된다. 제어 데이터는 입력 레지스터(1)와 마이크로 프로세서 사이 라인(8)상에 전송된다. 메모리(4) 및 마이크로 프로세서(5)는 데이터와 어드레스가 전송되는 시스템 버스(11)를 통해 교신한다.
예를들어 8㎜ 비디오 테이프에 있어, 데이터 소스로부터 나오는 데이터 블록이 장치에 나타날 때, 문제가 되는 데이터 블록은 입력 레지스터(1)내에 일시적으로 기억된다. 라인(8)을 통해, 마이크로 프로세서는, 데이터 블록이 입력 레지스터에 기억되어 있다는 정보를 받는다. 따라서 마이크로 프로세서는, 라인(7)을 통해 구동된 검증기(6)로 인가되는 제1제어 신호를 발생한다. 통상적으로 CRC에서와 같이, 검증기는 데이터 블록으로부터의 여유도를 결정하고 데이터 블록의 부분을 형성하는 검사 비트로부터 추가된 여유도와 상기 데이터 블록으로부터의 여유도를 비교한다. 상기 양쪽 여유도가 일치할 때 검증된 워드는 신뢰 가능한 워드로 표시되거나, 양쪽 여유도가 일치하지 않으면 신뢰 불가능한 워드로 표시된다. 입력 레지스터로부터 나온 워드가 메모리(4)로 수록되지 않는 기간뿐만 아니라 수신된 워드의 신뢰 가능을 검증기가 검사하는 동안에, 마이크로 프로세서에 의해 발생되어 라인(12)을 통해 선택 유닛에 인가되는 제2제어 신호의 제어하에 입력 B는 선택 유닛의 출력에 연결된다. 결과적으로, 발생기(2)의 출력은 메모리의 데이터 입력단에 접속되어, 신뢰 불가능 표시자가 메모리내에 수록된다. 신뢰 불가능 표시자는, 수록된 마지막 데이터 워드에 연속되는 장소에 수록되고 더우기 그 장소에는 연관된 데이터가 존재하지 않는다. 신뢰 불가능 표시자의 수록이 시작되는 순간에 어드레스 포인터가 차지하는 위치를 마이크로 프로세서는 기억한다. 검증기가 수신된 데이터 블록에 대한 업무를 완료한 것을 라인(7)을 통해 마이크로 프로세서가 인지한 때 신뢰 불가능 표시자의 수록이 중단된다. 마이크로 프로세서에 의해 발생되는 제3제어 신호를 통해, 선택 유닛의 입력 B는 출력과 분리된다. 마이크로 프로세서는, 신뢰 불가능 표시자가 수록된 메모리내 어드레스를 기억하며 나타난 데이터 블록의 일부를 형성하는 어드레스에 의해 지적된 어드레스에 어드레스 포인터를 설정한다.
수신된 데이터 블록의 부분을 형성하는 워드에 대해, 검증기는 워드가 신뢰 가능이 있는지 없는지를 결정한다. 수신된 데이터 블록으로부터의 워드를 수록하는 동안에, 선택 유닛(3)은, 검증기에 의해 발생되어 라인(10)을 통해 선택 유닛에 인가되는 선택 신호에 의해 제어된다. 신뢰할 수 있는 워드가 관련될 때, 입력A가 선택 유닛의 출력에 접속된다. 따라서, 문제의 신뢰할 수 있는 워드는 관련 어드레스에 의해 지시되는 위치의 메모리로 수록된다. 상기 위치에 이미 나타난 신뢰 불가능 표시자는 신뢰할 수 있는 워드에 의해 제거된다. 그러나, 만약 워드가 신뢰할 수 없다면, 검증기로부터의 선택 신호의 제어하에 선택 유닛의 위치(C)가 선택된다. 상기 위치에서는 메모리에 새로운 데이터가 인가되지 않는다. 따라서, 정상적으로 신뢰할 수 없는 워드가 수록되는 위치에서, 이미 나타난 신뢰 불가능 표시자가 남는다. 명백히 메모리에 신뢰 불가능 표시자가 채워지는 것을 방지하는 것도 선택적으로 가능하다. 대신에, 신뢰할 수 없는 워드가 검증기에 의해 검증될 때마다, 선택 유닛이 위치 B로 스위치되는 선택 신호를 발생시키도록 검증기는 만들어질 수 있다. 그러나, 적절하게는 제1방법이 사용한다. 왜냐하면, 예로서, 드롬 아우트 또는 부정확한 어드레싱인 경우에, 상기 제1방법은 신뢰 불가능 표시자가 정확한 메모리 위치내에서 여전히 수록되는 장점을 제공하기 때문이다.
드롬 아우트가 인입 데이터 블록내에서 발생했다고 가정한다. 이것은 데이터 워드가 나타나지 않은 것을 의미하며, 따라서, 메모리내에 데이터 워드는 수록될 수 없다. 그러나, 상술된 방법을 사용하여 신뢰 불가능 표시자는 관련된 메모리 위치내에 수록된다. 어드레스가 부정확할 때, 데이터 워드는 부정확한 메모리 위치에 수록된다. 부정확한 메모리 위치에 수록된 데이터 워드는 데이터 스트림으로부터의 연속적인 데이터워드에 의해 사라질 것이다. 상술된 방법이 사용되지 않을 때는, 데이터 워드가 통상 수록되는 메모리위치는 비어있는 채로 남게 된다. 그러나, 상기 방법이 사용될때는, 상기 메모리 위치 신뢰 불가능 표시자로 채워진다. 신뢰 불가능한 워드 대신에 신뢰 불가능 표시자의 수록도 물론 메모리(4)내에 기억된 워드를 판독하는 결과를 가진다. 제4도는 신뢰할 수 없는 워드 대신에 신뢰 불가능 표시자가 수록되는 메모리로부터의 데이터 워드를 판독하여 보정하기 위한 장치의 실시예를 도시한 것이다. 메모리(4), 발생기(2), 마이크로 프로세서(5) 및 버스(11)는 제3도에 도시된 관련 소자와 동일하다. 비교 유닛(20)의 제1입력은 버스(11)에 접속되며, 반면에 제2입력은 발생기(2)의 출력에 신뢰 불가능 표시자를 위해 접속된다. 보정기(21), 보간기(22) 및 D/A(디지탈-아날로그) 변환기(24)는 버스(11)에 접속된다. 발생기(2)에 의해 발생된 신뢰 불가능 표시자와 비교하기 위해, 메모리(4)로부터 읽혀진 각각의 워드는 비교 유닛(20)에 인가된다. 여기에 두 개의 가능성이 있다.
(1) 읽혀진 워드가 신뢰 불가능 표시자와 동일하지 않을 때,
(2) 읽혀진 워드가 신뢰 불가능 표시자와 동일할 때, 상기 두 가능성을 각각 분리시켜 기술하기로 한다.
(1) 메모리(4)로부터 읽혀진 워드가 신뢰 불가능 표시자와 동일하지 않을 때는 신뢰할 수 있는 워드가 관련된다. 이런 경우에, 보정기(21)는 작동하지 않는다. 신뢰할 수 있는 워드는 변형되지 않는 형태로 메모리내에 남는다.
(2) 메모리(4)로부터 읽혀진 워드가 신뢰 불가능 표시자와 동일할 때, 신뢰할 수 없는 워드는 수록 작동중에 신뢰 불가능 표시자로 대체된다. 이것은 보정 또는 가능한 삽입이 필요한 것을 의미한다. 읽혀진 워드와 신뢰 불가능 표시자 사이의 관련성이 검출되는 비교 유닛(20)은, 라인(23)을 통해 보정기(21)에 인가되는 제어 신호를 발생시킨다. 상기 제어 신호의 제어에 의해, 예로서, 알고리즘을 사용하는 공지된 방식으로 신뢰 불가능 표시자 대신에 상기 신뢰할 수 있는 워드를 메모리내에 수록하기 위해 관련된 신뢰 불가능 표시자에 대한 신뢰 가능한 워드를 발생시키는 것을 보정기가 시도한다. 그러나, 만약 보정기가 상기 보정 동작을 원활히 수행할 수 없다면, 신뢰 불가능 표시자는 메모리에 그대로 남는다. 기억된 데이터 워드를 오디오 신호로 변환하기 위해 메모리의 내용이 꺼내진 때 신뢰 가능한 데이터 워드는 D/A변환기에 의해 아날로그 오디오 신호로 변환되어 출력(26)으로 출력된다. 버스상의 데이터 스트림내에 있는 어떤 신뢰 불가능 표시자도 비교 유닛에 의해 검출된다. 신뢰 불가능 표시자가 검출되면, 비교 유닛은 라인(25)을 통해 보간기(22)에 인가되는 제어 펄스를 발생시킨다. 상기 제어 펄스의 제어하에 보간기(22)는 공지된 방법으로 신뢰할 수 없는 워드를 대체 워드로 변조한다. 대체된 워드는 버스(11)상의 데이터 스트림내에서 신뢰 불가능 표시자를 대신한다. D/A변환기는 문제되는 대체된 워드를 아날로그 오디오 신호로 계속 변환시킨다. 데이터 스트림에 속할 수 있는 워드의 형태로 신뢰 불가능 표시자가 사용되기 때문에, 장치에 의한 데이터 스트림의 프로세싱상에서 나오는 가용한 효과가 이제 기술된다. 두가지 경우가 구별될 수 있다.
1) 신뢰 불가능 표시자로 사용된 워드는 메모리내에 수록되도록 워드 스트림 형태로 발생하지 않는다. 신뢰 불가능 표시자가 수록되는 어떤 위치에서, 신뢰할 수 없는 워드에 대한 대체를 실질적으로 형성할 것이다. 판독 작동중에는, 신뢰할 수 없는 워드는 보정되며, 필요하다면 변조된다.
2) 신뢰 불가능 표시자로 사용된 워드도 역시 메모리내에 수록되도록 워드 스트림 형태로 발생된다. 그러나, 상기 워드는 신뢰할 수 없는 워드로 틀리게 여겨진다. 그러나, 보정 시스템의 용량이 초과되지 않으면, 상기 워드는 자체적으로 보정된다. 따라서 보정은 어떤 오디오 신호상에서도 가청효과를 가지지 못한다. 그러나, 보정 시스템의 용량이 초과되면(상기 용량은 예로서 단위 데이터 블록상 1워드), 변조 작동이 상기 워드에 행해져서, 오디오 신호상의 효과는 아주 클 것이다. 적절하게는, 워드 스트림내에 거의 발생되지 않는 워드가 사용되어 상기 경우(2)는 역시 거의 발생하지 않는다.
메모리는 소형 팩키지 타입(예로서, 히타치 HM 6116 LFP)이 적절하다. 소형 팩키지 타입의 메모리는 단지 작은 칩표면 영역을 차지하는 메모리이다. 개개의 플랙 비트 메모리의 절감에 추가하여, 소형 팩키지 메모리의 사용은 칩 표면 영역을 추가적으로 역시 절감시킨다.

Claims (5)

  1. 데이터 워드와 검사 비트로 구성되는 데이터 블록을 처리하는 데이터 프로세싱 시스템에 있어서, 상기 데이터 워드와 검사 비트에 근거한 특별한 데이터 블럭의 신뢰 가능을 검증하는 검증기(6)와, 상기 특별한 데이터 블럭이 신뢰할 수 있는지 없는지를 검증하는 상기 검증기(6)에 의해 나온 데이터 블록과 신뢰 불가능 표시자를 기억하는 메모리(4)로 구성되고, 신뢰 불가능 표시자가 없는 경우에 실질적인 데이터 블록의 데이터 워드 또는 검사 비트를 기억시키는 그런 메모리 공간에 기억된 다수의 비트를 신 불가능 표시자가 포함하는 것을 특징으로 하는 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이터 프로세싱 시스템.
  2. 제1항에 있어서, 데이터 블록은 하나의 데이터 워드를 포함하고 신뢰 불가능 표시자는 데이터 워드와 같은 길이를 갖는 것을 특징으로 하는 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이터 프로세싱 시스템.
  3. 제2항에 있어서, 신뢰 불가능 표시자는 표준값 예외 워드인 것을 특징으로 하는 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이터 프로세싱 시스템.
  4. 제1, 2 또는 3항에 있어서, 데이터 블록이 개제된 모든 메모리 위치에 상기 신뢰 불가능 표시자를 기입하여 상기 메모리를 리세트하는 리세트 수단을 구비하는 것을 특징으로 하는 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이터 프로세싱 시스템.
  5. 제1, 2 또는 3항에 있어서, 상기 데이터 블록은 오디오 데이터를 포함하는 것을 특징으로 하는 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이터 프로세싱 시스템.
KR1019840006795A 1983-11-02 1984-10-31 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이타 프로세싱 시스템 Expired - Lifetime KR930001587B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL??8303765 1983-11-02
NL8303765A NL8303765A (nl) 1983-11-02 1983-11-02 Dataverwerkend systeem waarbij in het geheugen onbetrouwbare woorden zijn vervangen door een onbetrouwbaarheidsindicator.
NL8303765 1983-11-02

Publications (2)

Publication Number Publication Date
KR850003602A KR850003602A (ko) 1985-06-20
KR930001587B1 true KR930001587B1 (ko) 1993-03-05

Family

ID=19842647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840006795A Expired - Lifetime KR930001587B1 (ko) 1983-11-02 1984-10-31 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이타 프로세싱 시스템

Country Status (7)

Country Link
US (1) US4641310A (ko)
EP (1) EP0140456B1 (ko)
JP (1) JPS60112149A (ko)
KR (1) KR930001587B1 (ko)
CA (1) CA1218747A (ko)
DE (1) DE3471383D1 (ko)
NL (1) NL8303765A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247505A (en) * 1985-04-17 1993-09-21 Canon Kabushiki Kaisha Information recording method for reciprocally recording and verifying information
JPH0654590B2 (ja) * 1985-07-24 1994-07-20 パイオニア株式会社 ディジタルデータの再生方法
JPS6246347A (ja) * 1985-08-24 1987-02-28 Hitachi Ltd 情報処理装置のエラ−処理方式
US4698812A (en) * 1986-03-03 1987-10-06 Unisys Corporation Memory system employing a zero DC power gate array for error correction
US4719627A (en) * 1986-03-03 1988-01-12 Unisys Corporation Memory system employing a low DC power gate array for error correction
US4817095A (en) * 1987-05-15 1989-03-28 Digital Equipment Corporation Byte write error code method and apparatus
US4910754A (en) * 1988-09-30 1990-03-20 Data General Corporation Initialization and synchronization method for a two-way communication link
US5020081A (en) * 1988-09-30 1991-05-28 Data General Corporation Communication link interface with different clock rate tolerance
US5070502A (en) * 1989-06-23 1991-12-03 Digital Equipment Corporation Defect tolerant set associative cache
JPH081755B2 (ja) * 1989-06-26 1996-01-10 日本電気株式会社 置換アドレス判定回路
US5065389A (en) * 1989-08-24 1991-11-12 U.S. Philips Corporation Information recording and read device, information recording device, and record carrier obtained by means of one of the device
KR920005291B1 (ko) * 1990-08-09 1992-06-29 삼성전자주식회사 Cd-rom의 삭제 비트 저장방법 및 회로
MY109399A (en) * 1992-01-07 1997-01-31 Koninklijke Philips Electronics Nv Device for processing digital data, and digital video system comprising the device
EP0554858B1 (en) * 1992-02-05 1998-12-16 Sony Corporation Disc reproducing apparatus and disc recording apparatus
US5473753A (en) * 1992-10-30 1995-12-05 Intel Corporation Method of managing defects in flash disk memories
US20060077750A1 (en) * 2004-10-07 2006-04-13 Dell Products L.P. System and method for error detection in a redundant memory system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585619A (en) * 1969-01-14 1971-06-15 Mohawk Data Sciences Corp Magnetic tape readout system with means to generate artificial signals
US3688261A (en) * 1970-10-05 1972-08-29 Litton Business Systems Inc Logic processing system
US3768071A (en) * 1972-01-24 1973-10-23 Ibm Compensation for defective storage positions
US3780271A (en) * 1972-09-29 1973-12-18 Sigma Systems Error checking code and apparatus for an optical reader
US3836957A (en) * 1973-06-26 1974-09-17 Ibm Data storage system with deferred error detection
US4037091A (en) * 1976-04-05 1977-07-19 Bell Telephone Laboratories, Incorporated Error correction circuit utilizing multiple parity bits
US4072853A (en) * 1976-09-29 1978-02-07 Honeywell Information Systems Inc. Apparatus and method for storing parity encoded data from a plurality of input/output sources
JPS5647908A (en) * 1979-09-21 1981-04-30 Nec Corp Magnetic tape processor
JPS573209A (en) * 1980-06-05 1982-01-08 Nec Corp Control system for magnetic tape device
JPS5735444A (en) * 1980-08-12 1982-02-26 Sony Corp Pcm signal transmission method
US4434487A (en) * 1981-10-05 1984-02-28 Digital Equipment Corporation Disk format for secondary storage system
JPS58139317A (ja) * 1982-02-15 1983-08-18 Sony Corp メモリ装置
US4458349A (en) * 1982-06-16 1984-07-03 International Business Machines Corporation Method for storing data words in fault tolerant memory to recover uncorrectable errors

Also Published As

Publication number Publication date
EP0140456A1 (en) 1985-05-08
DE3471383D1 (en) 1988-06-23
EP0140456B1 (en) 1988-05-18
NL8303765A (nl) 1985-06-03
US4641310A (en) 1987-02-03
JPS60112149A (ja) 1985-06-18
CA1218747A (en) 1987-03-03
KR850003602A (ko) 1985-06-20

Similar Documents

Publication Publication Date Title
KR930001587B1 (ko) 메모리내 신뢰 불가능한 워드가 신뢰 불가능 표시자로 대체되는 데이타 프로세싱 시스템
CA1217868A (en) Apparatus for detecting and correcting errors in product codes for error correction in digital information data transmission or recording systems
US4654853A (en) Data transmission method
US4775979A (en) Error correction system
EP0448970B1 (en) An information processing device having an error check and correction circuit
KR910005275A (ko) 에러 검출 및 정정 기능을 갖는 디지탈 데이타 전송 시스템
EP0081387A1 (en) Apparatus for selectively compensating burst errors of variable length in successive data words
KR840005869A (ko) 디지탈 데이타를 비디오 형식으로 저장하는 방법 및 장치
US4858235A (en) Information storage apparatus
GB2051526A (en) Error correction circuit for digital information
US6003152A (en) System for N-bit part failure detection using n-bit error detecting codes where n less than N
JPS607560A (ja) メモリ制御装置
US4872171A (en) Method for recording digital data so as to avoid operational error on reproduction
US4885750A (en) Method and apparatus for error correction
EP0176099A2 (en) Method and apparatus for error correction
KR20000035866A (ko) 메모리 장치
JPS61190755A (ja) アドレス回路
US6038692A (en) Error correcting memory system
JP2664267B2 (ja) 符号誤り訂正装置
JPS60101766A (ja) アドレス検出方式
KR100224644B1 (ko) 직렬 입력 데이터의 수신 저장 장치
JP3114177B2 (ja) エラー訂正回路
JP2979962B2 (ja) 障害検出システム
JP3125886B2 (ja) 再生装置
KR19980074516A (ko) 디지털 신호의 재생에 있어 에러정정방법 및 그에 적용되는 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19841031

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19891030

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19841031

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19920430

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19930206

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19930531

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee