KR930000216B1

KR930000216B1 - Digital signal reproducing circuit

Info

Publication number: KR930000216B1
Application number: KR1019900018635A
Authority: KR
Inventors: 한병완
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1990-11-16
Filing date: 1990-11-16
Publication date: 1993-01-14
Anticipated expiration: 2010-11-16
Also published as: KR920010588A

Abstract

내용 없음.No content.

Description

Digital signal reproduction circuit

제1도는 본 발명 디지탈 신호 재생 회로의 블록 구성도.1 is a block diagram of a digital signal reproduction circuit of the present invention.

제2도는 본 발명에 따른 기록 및 보상 특성의 그래프.2 is a graph of recording and compensation characteristics in accordance with the present invention.

제3도는 본 발명에 따른 오차 전압의 그래프.3 is a graph of the error voltage according to the invention.

제4도는 종래 디지탈 신호 재생 회로의 블록 구성도.4 is a block diagram of a conventional digital signal reproduction circuit.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 재생 헤드 6 : 트랜스버설필터1: playback head 6: transversal filter

7 : 기준신호 발생수단 8 : 감산수단7: reference signal generating means 8: subtraction means

9 : 최소 평균자승 연산수단 10 : 클럭발생용 파형등화수단9: least mean square calculation means 10: clock generation waveform equalization means

12 : 2진화 회로12: binarization circuit

본 발명은 디지탈 신호 재생 회로에 관한 것으로 특히, 진폭 특성을 고려한 파형등화기의 동작 조건에 따른 진폭등화 특성에 적합하도록 적응하여 등화를 행할 수 있도록 한 디지탈 신호 재생 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a digital signal reproduction circuit, and more particularly, to a digital signal reproduction circuit adapted to be adapted to an amplitude equalization characteristic according to an operating condition of a waveform equalizer in consideration of amplitude characteristics.

종래의 디지탈 VCR의 재생 신호로부터 데이타를 추출하기 위한 디지탈 신호 재생 회로는 제4도에서와 같이 그 동작을 간략하게 설명하면 재생헤드(31)로 재생된 신호를 증폭기(32)로 증폭하여 데이타 추출용 제1파형등화기(33)에서 진폭특성을 고려한 파형등화를 행하고 클럭발생용 제2파형등화기(34)에서 위상 특성을 고려한 파형등화를 행한 신호를 각각 2진화 회로(35,36)에서 2진화하여 2진화 회로(35)의 출력은 표본화회로(37)에 입력하고 2진화회로(36)의 출력은 PLL회로(38)를 통하여 표본화회로(37)에 클럭신호로 입력하여 데이타와 클럭신호를 추출한다.The digital signal reproducing circuit for extracting data from a reproducing signal of a conventional digital VCR is briefly described as shown in FIG. 4 to amplify the signal reproduced by the reproducing head 31 by the amplifier 32 to extract data. The waveform equalization in consideration of the amplitude characteristics is performed in the first waveform equalizer 33 for use, and the waveform equalization in consideration of the phase characteristics is performed in the second waveform equalizer 34 for clock generation, respectively by the binarization circuits 35 and 36. Binarized and the output of the binarization circuit 35 is input to the sampling circuit 37, the output of the binarization circuit 36 is input to the sampling circuit 37 through the PLL circuit 38 as a clock signal to the data and clock Extract the signal.

그러나, 이와 같은 종래의 디지탈 신호 재생 회로는 파형등화기(33)의 동작조건에 따라 등화 특성이 각각 상이함에 적응하지 못하여 데이타 추출의 오동작 발생이 빈번하고 이에 따른 기기의 신뢰성 저하가 초래되는 문제점이 있었다.However, such a conventional digital signal reproduction circuit cannot adapt to different equalization characteristics according to the operating conditions of the waveform equalizer 33, so that malfunctions of data extraction occur frequently, resulting in lower reliability of the device. there was.

본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 이상적인 등화특성의 기준신호와 재생신호의 Least Mean Square Algorithm(이하 '최소 평균자승 연산'이라 칭함)에 의하여 트랜스버설필터의 계수를 등화기 동작 조건에 따라 적응하도록 조정하여 데이타 추출의 오동작 발생을 방지하고 이에 따른 기기의 신뢰성 향상을 도모할 수 있도록 한 디지탈 신호 재생회로를 제공하는데 그 목적이 있는 것으로, 첨부된 도면에 의하여 본 발명의 구성 및 작용효과를 상세히 설명하면 다음과 같다.The present invention solves the conventional problems by applying the coefficient of the transverse filter to the equalizer operating condition by means of the least mean square algorithm (hereinafter, referred to as 'minimum mean square operation') of the reference signal and the reproduction signal of the ideal equalization characteristic. It is an object of the present invention to provide a digital signal reproducing circuit that can be adapted to adapt according to the present invention to prevent a malfunction of data extraction and thereby improve the reliability of the device. When described in detail as follows.

먼저 본 발명의 구성은 제1도에서와 같이 기록신호의 재생을 위한 재생헤드 (1)와, 재생된 신호를 증폭하는 증폭수단(2)과, 증폭된 재생신호를 소정시간 지연시키는 다단의 지연회로(3-1,…,3-N)와, 재생신호 및 지연된 신호를 각각 중첩하도록 소정의 필터 계수(C₀,…C_N)를 갖는 중첩회로(4-ψ,…,4-N)와, 중첩된 신호를 가산하는 가산수단(5-1,…5-N)과, 상기 지연회로(3-1,…3-N) 중첩회로(4ψ,…4-N) 가산수단 (5-1,…,5-N)으로 구성한 트랜지스버설 필터(6)와, 이상적인 진폭등화 특성의 기준신호를 출력하는 기준신호 발생수단(7)과, 가산된 신호와 기준신호의 오차 전압을 출력하는 감산수단(8)과, 오차 전압과 재생신호의 최소평균자승연산을 행하여 필터계수 (C₀,…C_N)를 조정하는 최소평균자승 연산수단(9)과, 재생신호의 위상 특성을 고려한 파형등화를 행하여 클럭신호를 출력하는 클럭발생용 등화수단 (10)과, 가산된 신호를 2진화하는 2진화회로(11)와, 2진화된 신호를 클럭신호에 의하여 표본화된 데이타를 출력하는 표본화회로(12)로 구성한 것이다.First, as shown in FIG. 1, the configuration of the present invention includes a reproduction head 1 for reproducing a recorded signal, an amplifying means 2 for amplifying the reproduced signal, and a multistage delay for delaying the amplified reproduction signal for a predetermined time. Superimposition circuits 4-ψ, ..., 4-N having predetermined filter coefficients C ₀ , ... C _N so as to overlap the circuits 3-1, ..., 3-N and the reproduction signal and the delayed signal, respectively. And adding means (5-1, ... 5-N) for adding the superimposed signals, and adding means (5- ?, ... 4-N) of the delay circuits (3-1, ... 3-N). A transversal filter 6 composed of 1, ..., 5-N, a reference signal generating means 7 for outputting a reference signal having an ideal amplitude equalization characteristic, and an error voltage of the added signal and the reference signal A subtraction means (8), a minimum mean square calculation means (9) for adjusting the filter coefficients (C ₀ ,... C _N ) by performing the minimum mean square operation of the error voltage and the reproduction signal, and a waveform in consideration of the phase characteristics of the reproduction signal. By equalization Clock generation equalizing means (10) for outputting a clock signal, binarization circuit (11) for binarizing the added signal, and sampling circuit (12) for outputting data sampled by the clock signal of the binarized signal; It is composed of.

도면중 미설명 부호 101은 위상 특성을 고려한 파형등화회로, 102는 2진화회로, 103은 PLL회로이다.In the figure, reference numeral 101 denotes a waveform equalization circuit in consideration of phase characteristics, 102 denotes a binarization circuit, and 103 denotes a PLL circuit.

이와같이 구성된 본 발명의 작용효과는 제1도 내지 제3도에서와 같이 테이프에 기록된 신호(제2도 참조)가 재생헤드(1)에 의하여 재생되어 증폭수단(2)에 입력되면 증폭수단(2)에 의하여 증폭된 신호가 트랜스버설 필터(6), 최소평균자승 연산수단(9), 클럭발생용 파형등화수단(10)에 입력된다.The operation and effect of the present invention configured as described above is characterized in that when the signal (see FIG. 2) recorded on the tape is reproduced by the playhead 1 and input to the amplifying means 2, as shown in FIGS. The signal amplified by 2) is input to the transversal filter 6, the least mean square calculating means 9, and the clock equalizing waveform equalizing means 10.

클럭발생용 파형등화수단(10)에 입력된 신호는 위상 특성을 고려한 파형등화회로(101)에서 파형 등화되고 이어서 2진화회로(102)에서 2진화된 신호가 PLL회로 (103)를 통하여 클럭신호로 표본화회로(12)에 입력된다.The signal input to the clock generation waveform equalizing means 10 is waveform equalized in the waveform equalizing circuit 101 in consideration of the phase characteristic, and then the signal binarized in the binarization circuit 102 is clocked through the PLL circuit 103. Is input to the sampling circuit 12.

또한 트랜스버설필터(6)와 최소평균자승 연산수단(9)에 입력된 신호는 진폭 특성의 보상(제2도 참조) 즉, 파형 등화되어 2진화회로(11)에 입력되고 이어서 2진화된 신호가 표본화회로(12)에 입력되어 클럭발생용 파형등화수단(10)에서 입력된 클럭신호에 따라 표본화된 데이타가 출력된다.In addition, the signals inputted to the transversal filter 6 and the least mean square calculating means 9 are the compensation of the amplitude characteristics (see FIG. 2), that is, the waveforms are equalized and input to the binarization circuit 11 and then binarized. Is input to the sampling circuit 12, and the sampled data is output in accordance with the clock signal inputted from the clock equalizing waveform 10 for clock generation.

트랜스버설필터(6) 및 최소평균자승 연산수단(9)에 의한 진폭 특성의 파형 등화 동작은 다음과 같다.The waveform equalization operation of the amplitude characteristics by the transversal filter 6 and the least mean square calculating means 9 is as follows.

즉, 트랜스버설필터(6)에 입력된 신호는 다단의 지연회로(3-1,…3-N)를 거치는 동안 소정시간으로 각각 지연되고 그 지연된 신호는 각각 중첩회로(4-ψ,…4-N)에 입력되어 중첩회로(4-ψ,…4-N)에서 각각 소정의 필터계수(C₀,…C_N)에 따라 중첩된다.That is, the signals input to the transversal filter 6 are each delayed by a predetermined time while passing through the multi-stage delay circuits 3-1, ... 3-N, and the delayed signals are respectively superimposed circuits 4-4-, ... 4 -N) and are superimposed according to the predetermined filter coefficients C ₀ , ... C _N in the superimposition circuits 4-ψ, ... 4-N, respectively.

중첩회로(4-ψ,…4-N)의 출력은 가산수단(5-1,…5-N)에 입력되어 가산된 신호(Y_S)가 감산수단(8)에 입력된다.The outputs of the overlapping circuits 4-ψ, ... 4-N are inputted to the adding means 5-1, ... 5-N, and the added signal Y _S is inputted to the subtracting means 8.

감산수단(8)은 트랜스버설필터(6)의 출력신호(Y_S)와 이상적인 진폭등화 특성의 기준신호 발생수단(7)에서 입력되는 기준신호(R_S)의 감산을 행하고 그 결과로 오차전압(e_K)를 출력하여(제3도 참조) 최소평균자승 연산수단(9)에 입력한다.The subtracting means 8 subtracts the output signal Y _S of the transverse filter 6 and the reference signal R _S input from the reference signal generating means 7 with ideal amplitude equalization characteristics, and as a result, the error voltage. (e _K ) is output (refer to FIG. 3) and input to the least mean square calculating means 9.

최소평균자승 연산수단(9)은 증폭수단(2)으로부터 입력된 신호(X_K)와 감산수단(8)으로부터 입력된 오차전압(e_K)의 최소평균자승연산을 행한다.The least mean square calculating means 9 performs the least mean square operation of the signal X _K input from the amplifying means 2 and the error voltage e _K input from the subtracting means 8.

즉, 임의의 시각(K)에서 입력된 오차전압(e_K)에 따라 기준신호(R_S)에 근접한 등화신호(Y_S)가 되도록 적응하는 조정된 필터계수(C_K+1)를 구하는 연산(C_K+1=C_K+ αe_KX_K)이 행하여지고 연산결과에 따른 조정된 필터계수(C_K+1)에 의하여 중첩회로 (4-ψ, …4-N)의 필터계수(C₀,…C_N)가 조정된다.That is, an operation for obtaining an adjusted filter coefficient C _{K + 1} adapted to be an equalization signal Y _S close to the reference signal R _S according to the input error voltage e _K at an arbitrary time K. (C _{K + 1} = C _K + αe _K X _K ) is performed and the filter coefficients (C) of the superimposed circuits (4-ψ, ... 4-N) are adjusted by the adjusted filter coefficient (C _{K + 1} ) according to the calculation result. ₀ ,... C _N ) is adjusted.

여기서 C_K는 조정되기 이전의 시각(K)에 대한 필터 계수이고 α는 속도와 적응안정성을 결정하는 이득상수항이다.Where C _K is the filter coefficient for the time K before adjustment and α is the gain constant term that determines velocity and adaptive stability.

이와 같이 최소평균자승 연산수단(9)에 의하여 행하여진 연산 결과에 따라 필터계수(C₀,…C_N)가 새로운 값으로 조정되어 등화신호(Y_S)를 기준신호(R_S)에 근접시키는 과정이 연속적으로 반복된다.The filter coefficients C ₀ ,... C _N are adjusted to new values according to the calculation result performed by the least mean square calculating means 9 to bring the equalization signal Y _S closer to the reference signal R _S. The process is repeated continuously.

따라서 파형등화기 즉, 트랜스버설필터(6)의 동작 조건에 따른 진폭 등화특성이 동작 조건에 적응하여 추정되므로 트랜스버설필터(6)의 출력은 제3도에서와 같이 파형등화기에 의한 신호 보상 그래프를 만족한다.Accordingly, since the amplitude equalization characteristic according to the operating condition of the waveform equalizer, i.e., the transversal filter 6 is estimated by adapting to the operating conditions, the output of the transverse filter 6 is compensated for by the waveform equalizer as shown in FIG. Satisfy the graph.

이상에서 설명한 바와 같이 본 발명에 의하면 파형등화기의 동작조건에 따라 자동적으로 진폭 등화특성에 적응하여 파형등화를 행할 수 있고 이에 따른 오동작 발생의 방지 및 기기의 신뢰성 향상을 도모할 수 있는 효과가 있다.As described above, according to the present invention, waveform equalization can be performed by automatically adapting to the amplitude equalization characteristic according to the operating condition of the waveform equalizer, thereby preventing malfunction and improving the reliability of the device. .

Claims

Waveform equalization means for generating the output of the reproduction head 1 in consideration of amplitude characteristics and extracting data through the binarization circuit 11 and the sampling circuit 12 and at the same time considering the phase characteristics of the reproduction signal ( 10. A digital signal reproducing circuit configured to input a clock signal outputted by performing waveform equalization to the sampling circuit 12 in the form of waveform equalization in 10). A transversal peter 6 for outputting, a binarization circuit 11 for binarizing the output of the transversal filter 6, a reference signal generating means 7 for outputting a reference signal having an ideal amplitude equalization characteristic, Subtracting means 8 for subtracting the reference signal and the output of the transversal filter 6 to output an error voltage, and performing the minimum mean square operation of the error voltage and the output of the reproduction head 1 to perform amplitude according to the operating conditions. Apply to equalization characteristics Lock the transversal filter 6, the filter coefficient a digital signal reproduction circuit according to claim configured as least mean square calculating means (9) for adjusting the (C _0, ... C _N) of.