[go: up one dir, main page]

KR920022673A - 스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록 - Google Patents

스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록 Download PDF

Info

Publication number
KR920022673A
KR920022673A KR1019920008020A KR920008020A KR920022673A KR 920022673 A KR920022673 A KR 920022673A KR 1019920008020 A KR1019920008020 A KR 1019920008020A KR 920008020 A KR920008020 A KR 920008020A KR 920022673 A KR920022673 A KR 920022673A
Authority
KR
South Korea
Prior art keywords
programmable
input
programmable logic
signal
macrocell
Prior art date
Application number
KR1019920008020A
Other languages
English (en)
Other versions
KR100217511B1 (ko
Inventor
아그라왈 옴
에이. 일겐스타인 케리
랜더스 조지
모엔크 제리
에이. 슈미츠 니콜라스
Original Assignee
원본미기재
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 원본미기재
Publication of KR920022673A publication Critical patent/KR920022673A/ko
Application granted granted Critical
Publication of KR100217511B1 publication Critical patent/KR100217511B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 일 실시예에 따른 집적회로의 블록 구성도,
제8도는 본 발명의 원리에 따른 프로그래머블 로직 디바이스의 또 다른 실시예의 개념적인 블록 구성도,
제9도는 본 발명의 원리에 따른 완전한 대칭성을 갖는 프로그래머블 로직 디바이스의 개념적 블록 구성도.

Claims (65)

  1. PLD의 제1족 및 제2족을 포함하는 다수의 집적회로 프로그래머블 로직 디바이스(PLDs)에 있어서, 각 PLD는 다수의 입력/출력(I/O)핀들; 각기 다수의 입력라인과 다수의 출력라인을 갖는 다수의 프로그래머블 로직 블록; 그리고 상기 프로그래머블 로직 블록의 각각에 결합되어 상기 다수의 프로그래머블 로직 블록으로부터 나온 다수의 상기 출력라인상의 신호를 받고 상기 다수의 프로그래머블 로직 블록의 입력라인에 입력신호들을 제공하는 프로그래머블 스위치 상호 접속수단을 포함하고, 각 프로그래머블 로직 블록은 상기 프로그래머블 스위치 상호 접속수단에 결합되어 상기 다수의 프로그래머블 로직 블록의 입력라인으로부터 다수의 입력신호를 받고 다수의 출력신호를 발생시키는 프로그래머블 어레이 수단과; 상기 프로그래머블 스위치 상호 접속수단에 결합되고, 적어도 하나 이상의 입력라인과 출력라니을 갖는 다수의 프로그래머블 로직 매크로셀 수단과; 상기 프로그래머블 어레이 수단에 결합되고 상기 다수의 프로그래머블 로직 매크로셀 수단들에 각기 선택적으로 결합 및 분리되어 상기 프로그래머블 어레이 수단의 출력신호를 상기 다수의 프로그래머블 로직 매크로셀 수단의 선택된 입력으로 향하게 하고 상기 다수의 프로그래머블 로직 매크로셀 수단의 선택되지 않은 입력라인을 상기 프로그래머블 어레이 수단으로부터 분리시키는 로직 엘로케이터 수단과; 상기 프로그래머블 로직 매크로셀 수단 출력라인중 하나를 상기 I/O 핀 중의 하나에 연결 및 분리시키는 다수의 프로그래머블 입력/출력(I/O) 매크로셀 수단을 포함하며, 상기 PLD의 제1족에서, 상기 프로그래머블 로직 매크로셀 수단들의 각각은 제1족의 PLD가 제1로직 대 핀비를 갖도록 상기 다수의 프로그래머블 I/O 매크로셀 수단들중 하나에 의해 상기 I/O핀중의 하나에 결합되고; PLD의 제2족에서, 상기 제2족에 있는 PLD가 제2로직 대 핀비를 갖도록 상기 다수의 프로그래머블 로직 매크로셀 수단들의 각 부분집합 요소만이 상기 다수의 프로그래머블 I/O 매크로셀 수단들중 하나에 의해 상기 I/O 핀 중의 하나에 결합되고, 상기 PLD의 제1족에 비해 상기 제2로직 대 핀비가 상기 제1로직 대 핀비보다 큰 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  2. 제1항에 있어서, 상기 프로그래머블 스위치 상호 접속수단은 다수의 입력라인과 출력라인을 갖고 입력 선택 신호에 따라 선택된 입력라인상의 신호를 출력라인으로 보내는 프로그래머블 멀티플렉싱 수단과 입력선택신호를 다수의 프로그래머블 멀터플렉싱 수단의 각각에 제공하는 수단을 포함하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  3. 제2항에 있어서, PLD의 제1족에 있는 제1 PLD 및 PLD의 제1족에 있는 제1 PLD의 각 프로그래머블 로직 블록에 대한 다수의 입력라인은 첫번째 기설정된 수의 입력라인이고, PLD의 제1족의 제2 PLD 및 PLD의 제2족의 제2 PLD의 각 프로그래머블 로직 블록에 대한 다수의 입력라인은 두번째 기설정된 수의 입력라인이며, 상기 두번째 기설정된 수는 첫번째 기설정된 수보다 큰 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  4. 제3항에 있어서, 제2 PLD의 상기 프로그래머블 스위치 상호접속 수단의 각 프로그래머블 멀티플렉싱 수단에 대한 입력라인의 수는 제2 PLD가 적어도 2.5의 행로인수를 갖도록 지정하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  5. 제1항에 있어서, 상기 다수의 프로그래머블 I/O 매크로셀 수단중 하나에 의해 I/O 핀에 결합된 상기 프로그래머블 로직 매크로셀 수단의 각각은 하나의 입력단자와 하나의 출력단자를 갖는 상기 프로그래머블 로직 매크로셀 수단의 입력라인에 결합된 프로그래머블 저장수단과; 상기 프로그래머블 로직 매크로셀 수단의 입력라인 및 상기 프로그래머블 저장수단의 출력단자에 결합되고, i) 상기 프로그래머블 로직 매크로셀 입력라인상의 신호에 의해 구동되는 신호 또는 ii) 상기 프로그래머블 저장 수단의 출력단자로부터의 신호중의 하나를 상기 제1 프로그래머블 수단의 출력라인에 결합시키기 위한 출력 라인을 가지며, 그 출력라인이 상기 프로그래머블 스위치 상호 접속 수단에 연결된 제1 프로그래머블 수단과; 로직 신호의 극성을 제어하기 위하여 상기 프로그래머블 저장 수단 및 상기 프로그래머블 로직 매크로셀 수단의 입력라인에 결합되어 제1 모드 동작에서 상기 극성 제어수단이 입력신호에 대한 응답으로 첫번째 출력신호를 발생시키고, 제2 동작 모드에서 상기 극성 제어수단이 입력신호에 대한 응답으로 첫번째 출력신호에 대하여 반전된 두번째 출력신호를 발생시키는 수단을 포함하여 구성된 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  6. 제1항에 있어서, 상기 프로그래머블 I/O 매크로셀 수단의 어느 한 극에 의해 I/O 핀에 결합된 프로그래머블 로직 매크로셀 수단이 아닌 다른 각 프로그래머블 로직 매크로셀 수단은 상기 프로그래머블 로직 매크로셀 수단의 입력라인 및 상기 I/O 핀중 하나의 핀에 결합되고, 상기 프로그래머블 로직 매크로셀 수단의 입력라인상의 신호 또는 상기 I/O 핀중 한 핀으로부터의 신호에 대한 응답신호를 상기 제1프로그래머블 수단의 출력라인에 결합시키기 위한 출력라인을 갖는 제1 프로그래머블 수단과; 제1 프로그래머블 수단의 출력라인에 결합된 프로그래머블 저장 수단과; (i) 상기 제1 프로그래머블 수단의 출력라인에 접속된 제1 입력단자, (ii) 상기 프로그래머블 저장수단의 출력라인에 접속된 제2 입력단자, (iii) 상기 프로그래머블 스위치 상호접속 수단에 연결된 출력라인을 가지고, 상기 제1 프로그래머블의 출력라인상의 신호와 프로그래머블 저장소자의 출력라인상의 신호를 상기 제2 프로그래머블 수단의 출력라인에 결합시키며, 그 출력라인이 상기 프로그래머블 로직 매크로셀 수단의 출력라인이디는 제2 프로그래머블 수단을 포함하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  7. 제5항 또는 제6항중 어느 한 항에 있어서, 상기 프로그래머블 로직 매크로셀 수단 모두에서 프로그래머블 저장 수단은 클럭단자를 가지고 있는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  8. 제7항에 있어서, 상기 프로그래머블 로직 매크로셀 수단은 상기 프로그래머블 저장소자의 클럭단자와 다수의 입력단자를 가지고 입력선택신호에 따라 선택된 입력단자상의 신호를 출력단자로 보내는 프로그래머블 클럭 멀티플렉서 수단과; 상기 입력선택신호를 제공하기 위하여 상기 프로그래머블 클럭멀티플렉서 수단에 결합된 수단을 포함하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  9. 제8항에 있어서, 각 PLD는 다수의 입력핀들을 갖는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  10. 제9항에 있어서, 상기 다수의 클럭 멀티플렉서 수단의 제1 입력단자는 상기 입력핀의 첫번째에 연결되고; 상기 다수의 클럭 멀티플렉서 수단의 제2 입력단자는 상기 입력핀의 두번째에 연결되며, 상기 다수의 클럭 멀티플렉서 수단의 제3 입력단자는 상기 입력핀의 세번째에 연결되고; 상기 다수의 클럭 멀티플렉서 수단의 제3 입력단자는 상기 입력핀의 네번째에 연결되는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  11. 제5항에 있어서, 상기 프로그래머블 I/O 매크로셀 수단은 상기 극성 제어 수단으로부터의 신호를 상기 I/O 핀에 선택적으로 제공하기 위하여 인에이블 신호를 선택적으로 제공하는 수단과; 하나의 프로그래머블 로직 매크로셀 수단의 출력라인, 상기 I/O 핀중의 한 핀 및 인에이블 신호 공급수단을 포함하고 상기 인에이블 신호 공급수단은 인에이블 신호를 입력받아 상기 극성 제어 수단으로부터의 신호를 통과시키는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  12. 제11항에 있어서, 인에이블 신호를 선택적으로 공급하는 상기 수단은 입력선택신호를 제공하는 수단과; 상기 입력신호 선택수단에 연결된 프로그래머블 멀티플렉서 수단에 연결되고 다수의 입력단자와 하나의 출력단자를 갖는 프로그래머블 멀티플렉서 수단을 포함하고, 상기 프로그래머블 멀티플렉서 수단은 입력선택신호에 따라 선택된 입력단자상의 신호를 출력단자로 보내어 상기 출력단자상의 신호가 인에이블 신호가 되도록 하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  13. 제12항에 있어서, 상기 프로그래머블 어레이 수단으로부터 나온 제1 적항 라인은 상기 복수의 프로그래머블 I/O 매크로셀 수단내의 다수의 프로그래머블 I/O 매크로셀 수단에서 I/O 매크로셀 프로그래머블 멀티플렉서 수단의 제1 입력단자에 연결되고, 상기 프로그래머블 어레이 수단으로부터 나온 제2 적항 라인은 상기 복수의 프로그래머블 I/O 매크로셀 수단내의 다수의 프로그래머블 I/O 매크로셀 수단에서 상기 I/O 매크로셀 프로그래머블 멀티플렉서 수단의 제2 입력단자에 연결되는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  14. 제11항에 있어서, 각 프로그래머블 I/O 매크로셀 수단은 상기 I/O 핀을 상기 프로그래머블 스위치 상호 접속수단에 결합하는 라인을 포함하고, 상기 라인은 상기 프로그래머블 로직 블록의 다수의 출력라인중 하나의 라인이 되도록 구성된 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  15. 제14항에 있어서, 프로그래머블 로직 매크로셀 수단으로부터 상기 프로그래머블 스위치 상호접속 수단에 연결된 라인과 I/O 핀으로부터 상기 프로그래머블 스위치 상호접속 수단에 연결된 라인은 상기 프로그래머블 로직 어레이 수단의 사이즈를 증가시키지 않고도 프로그래머블 로직 매크로셀 수단이 베리드 로직 매크로셀 수단으로서 배치가능하도록 상기 프로그래머블 스위치 상호접속 수단을 통해 회전되는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  16. 제5항에 있어서, 상기 극성 제어 수단은 (i) 제1 프로그래머블 수단의 출력라인에 연결된 입력단자와, (ii) 상기 제1 프로그래머블 출력 라인에 연결된 신호 반전 입력단자와, (iii) 출력 라인을 가지고 있는 제1 프로그래머블 수단을 포함하며, 상기 제1 프로그래머블 수단은 (i) 상기 제1 프로그래머블 수단의 출력라인상의 신호와, (ii) 상기 제1 프로그래머블 수단의 출력라인 신호에 대한 반전신호중의 한 신호를 제2 프로그래머블 수단의 출력라인에 결합시키며, 그 출력라인은 상기 프로그래머블 로직 매크로셀 수단의 출력라인이 되도록 구성된 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  17. 제5항 또는 제6항중 어느 한 항에 있어서, 각 프로그래머블 로직 매크로셀 수단은 적어도 하나 이상의 입력 라인을 포함하는 다수의 입력라인과; 상기 다수의 입력라인에 연결되고, 상기 프로그래머블 저장 수단의 입력단자 및 상기 제1 프로그래머블 수단의 한 단자에 연결된 출력 라인을 갖는 로직 게이트 수단을 포함하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  18. 제1항에 있어서, 상기 로직 앨로케이터 수단은 각기 다수의 출력 라인과 다수의 입력라인을 가지고 있는 다수의 루터 수단을 포함하며, 이 루터수단은 상기 다수의 입력라인상의 신호를 다수의 출력라인에서 선택된 출력라인에 결합시키고 각 입력라인은 상기 프로그래머블 로직 어레이로부터 나온 출력라인에 연결되며; 각 루터의 출력라인은 상기 프로그래머블 로직 매크로셀 수단중 하나의 입력라인에 연결되는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  19. 제18항에 있어서, 상기 루터 수단의 각각은 상기 다수의 루터 입력라인에 연결됨과 아울러 출력라인을 가지고 있는 로직 게이트 수단과; 상기 로직 게이트 수단의 출력라인 및 다수의 출력라인에 연결된 입력 단자를 갖는 디멀티플렉싱 수단과; 입력선택신호를 제공하기 위하여 상기 디멀티플렉싱 수단에 결합된 수단을 포함하며, 상기 디멀티플렉싱 수단은 입력 선택신호에 따라 상기 입력단자상의 신호를 상기 다수의 출력라인에서 선택된 라인으로 보내고, 상기 디멀티플렉싱 수단의 다수의 출력라인은 상기 루터 수단의 다수의 출력라인이 되도록 구성한 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  20. 제5항 또는 제6항중 어느 한 항에 있어서, 상기 프로그래머블 저장수단은 D-타입 플립플롭, T-타입 플립플롭 및 래치로 구성된 그룹중의 어느하나로서 배치가 가능한 프로그래머블 저장 소자를 포함하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  21. 제5항 또는 상기 프로그래머블 저장 소자는 상기 프로그래머블 저장 수단은 D-타입 플립플롭, T-타입 플립플롭으로 구성된 그룹중의 어느하나로서 배치가 가능한 프로그래머블 저장 소자를 포함하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  22. 제21항에 있어서, 상기 프로그래머블 저장 소자는 비동기 프리세트 단자와 비동기 리세트 단자를 포함하는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  23. 제22항에 있어서, 상기 비동기 프리세트 단자는 상기 프로그래머블 로직 어레이의 출력 라인에 연결되는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  24. 제22항에 있어서, 상기 비동기 리세트 단자는 상기 프로그래머블 로직 어레이의 출력라인에 연결되는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  25. 제1항에 있어서, 상기 PLD 내의 각 프로그래머블 로직 블록은 동일한 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  26. 제25항에 있어서, 상기 동일한 프로그래머블 로직블록은 상기 프로그래머블 스위치 상호접속 수단의 주위에 대칭적으로 배열되는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  27. 제2항에 있어서, 상기 프로그래머블 스위치 상호접속 수단은 그 입력단자와 그 출력단자간의 그 어떤 경로에 대하여 경로에 무관한 고정된 지연시간을 갖는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  28. 제27항에 있어서, 하나의 프로그래머블 로직 블록을 다른 프로그래머블 로직 블록에 연결하는데 있어서 상기 프로그래머블 스위치 상호접속 수단을 통한 지연시간은 약 1 nsec 내지 2 nsec 범위를 갖는 것을 특지으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  29. 제1항에 있어서, 상기 프로그래머블 스위치 상호접속 수단은 신호의 기원에 관계없이 통과하는 모든 신호에 대하여 거의 같은 시간 지연을 갖는 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  30. 제1항에 있어서, 상기 프로그래머블 어레이 수단의 사이즈는 상기 프로그래머블 로직 블록내의 프로그래머블 로직 매크로셀의 수에 무관한 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  31. 제1항에 있어서, 상기 PLD의 제1족 및 제2족에서 PLD의 적어도 하나는 (i) 다수의 프로그래머블 로직 블록의 입력라인내의 라인의 수와 같은 입력 신호의 최대수를 갖는 모노리딕 어레이 (ii) 상기 다수의 프로그래머블 로직 블록내의 프로그래머블 로직 블록의 수와 같은 독립된 스플리트-어레이중 하나로서 배치가 가능한 것을 특징으로 하는 다수의 집적회로 프로그래머블 로직 디바이스.
  32. PLD의 제1족 및 제2족을 포함하는 다수의 집적회로 프로그래머블 로직 디바이스내에 있는 그 어떤 PLD에 대하여 그에 속하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법에 있어서, 상기 방법은 상기 다수의 프로그래머블 로직 블록을 상호접속 수단의 입력라인으로 향하게 하는 단계와; 상호접속 수단에 연결된 입력라인상의 입력신호만을 받는 프로그래머블 로직 블록에 대하여 미리 정해진 수의 상기 프로그래머블 로직 블록의 입력 라인을 상호접속 수단에 연결하는 단계와; 신호의 기원에 관계없이, 상호접속 수단을 통과하는 신호의 지연시간이 통과하는 모든 신호에 대하여 균일하고 예측가능하며 경로에 무관한 신호지연시간을 갖도록 각 신호를 상기 상호접속 수단내에 있는 같은 수의 구성성분으로 통과시키는 단계를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  33. 제32항에 있어서, 상기 프로그래머블 로직 블록을 상호연결하는 방법은 PLD의 입력핀으로부터의 신호를 상기 상호접속 수단의 입력핀으로 향하게 하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  34. 제32항에 있어서, 상기 프로그래머블 로직 블록을 상호연결하는 방법은 상기 상호접속 수단의 입력신호가 상기 PLD의 매크로셀로부터의 레지스터 신호를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  35. 제32항에 있어서, 상기 방법은 상호접속 수단의 입력신호가 상기 PLD의 매크로셀로부터의 조합신호를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  36. 제32항에 있어서, 상기 방법은 상호접속 수단의 입력신호가 상기 PLD의 래치 신호를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  37. 제32항에 있어서, 상기 방법은 상기 상호접속 수단의 입력신호가 상기 PLD의 베리드 매크로셀로부터의 레지스터 신호를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  38. 제32항에 있어서, 상기 방법은 상기 상호접속 수단의 입력신호가 상기 PLD의 베리드 매크로셀로부터의 조합신호를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  39. 제32항에 있어서, 상기 방법은 상기 상호접속 수단의 입력신호가 상기 PLD의 베리드 매크로셀로부터의 래치신호를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  40. 제32항에 있어서, 상기 방법은 상기 상호접속 수단의 입력신호가 상기 PLD의 I/O핀으로부터 나온 신호를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  41. 제32항에 있어서, 상기 방법은 상기 상호접속 수단의 입력신호가 PLD의 입력핀으로부터 나온 신호를 포함하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  42. 제32항에 있어서, (i) 프로그래머블 로직 매크로셀로부터의 신호 (ii) 상기 프로그래머블 로직 매크로셀과 프로그램적으로 결합이 가능한 I/O 핀으로부터의 I/O 신호는 상기 상호접속 수단의 입력라인이며; 프로그래머블 로직 매크로셀로부터 상기 상호접속 수단에 입력되는 신호와 I/O 핀으로부터 상기 상호접속 수단으로 입력되는 신호는 프로그래머블 로직 매크로셀이 상기 프로그래머블 로직 블록의 적항 어레이의 사이즈의 증가없이 배리드로서 배치 가능하도록 상기 상호접속 수단을 통하여 회전되는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  43. 제32항에 있어서, 상기 상호접속 수단에 대한 입력라인은 다수의 신호밴드로 그룹화되는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  44. 제43항에 있어서, 입력라인들을 다수의 신호밴드로 그룹화하여 프로그래머블 로직 매크로셀로부터의 신호와 상기 프로그래머블 로직 매크로셀에 프로그램적으로 결합된 I/O 핀으로부터의 신호가 상기 프로그래머블 로직 어레이에 대한 입력신호로서 상기 상호접속 수단을 통하여 상기 프로그래머블 로직 어레이에 동시적, 프로그램적으로 이용가능함으로써, 상기 프로그래머블 로직 매크로셀이 프로그래머블 로직 블록내에 있는 상기 프로그래머블 로직 어레이의 사이즈의 증가없이도 로직 매크로셀로서 사용될 수 있도록 입력신호를 배열하는 것을 특징으로 하는 다수의 프로그래머블 로직 블록을 상호연결하는 방법.
  45. 프로그래머블 스위치 상호접속 수단에 의해 상호접속된 상기 다수의 프로그래머블 로직 블록을 포함하는 집적회로 프로그래머블 로직 디바이스에 대한 프로그래머블 로직 블록에 있어서, 상기 프로그래머블 로직 블록은 상기 프로그래머블 스위치 상호접속 수단에 결합되어 (i) 상기 스위치 상호접속 수단에 연결된 다수의 입력라인상에 있는 다수의 입력신호만을 입력하고 (ii)상기 다수의 입력신호에 대한 응답으로 다수의 출력신호를 발생시키는 프로그래머블 어레이 수단과; 상기 프로그래머블 어레이 수단에 결합되고 다수의 프로그래머블 로직 매크로셀 수단의 각각에 결합 및 분리되어 상기 프로그래머블 어레이 수단으로부터의 다수의 출력신호를 상기 다수의 프로그래머블 로직 매크로셀 수단의 선택된 입력라인으로 보내고, 상기 다수의 프로그래머블 로직 매크로셀 수단의 선택되지 않은 입력라인을 상기 프로그래머블 어레이 수단과 분리시키는 로지 앨로케이터 수단과; 각 I/O 매크로셀 수단이 상기 프로그래머블 로직 매크로셀 수단의 출력라인중 하나를 상기 I/O 핀중의 하나에 선택적으로 연결 및 분리시키는 다수의 프로그래머블 입력/출력(I/O) 매크로셀 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  46. 제45항의 프로그래머블 로직 블록에 있어서, 상기 프로그래머블 어레이 수단의 사이즈는 상기 다수의 프로그래머블 로직 매크로셀 수단내의 프로그래머블 로직 매크로셀 수단의 수에 무관한 것을 특징으로 하는 프로그래머블 로직 블록.
  47. 제45항에 있어서, 상기 다수의 프로그래머블 I/O 매크로셀 수단중 하나에 의해 I/O 핀에 결합된 상기 프로그래머블 로직 매크로셀 수단의 각각은 상기 프로그래머블 로직 매크로셀 수단의 입력라인에 결합되고 입력 단자 및 출력 단자를 갖는 프로그래머블 저장 소자와; 상기 프로그래머블 로직 매크로셀 수단의 입력라인과 상기 프로그래머블 저장 수단의 출력단자에 결합되고 출력라인을 가지며, (i) 상기 프로그래머블 로직 매크로셀의 입력라인상의 신호에 의해 구동되는 신호 또는 (ii) 상기 프로그래머블 저장 수단의 출력 단자로 부터의 신호중 하나의 신호를 그 출력라인에 결합시키고, 그 출력라인이 상기 프로그래머블 스위치 상호접속 수단에 연결되는 제1 프로그래머블 수단과; 상기 프로그래머블 저장 수단과 상기 프로그래머블 로직 매크로셀 수단의 입력라인에 결합되어 다수의 로직 신호를 제어하며, 동작의 제1 모드에서 입력신호에 대한 응답으로 제1 출력신호를 발생시키고, 동작의 제2 모드에서 상기 입력신호에 대한 응답으로서 상기 제1 출력신호의 반전 제2 출력신호를 발생시키는 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  48. 제45항에 있어서, 상기 다수의 프로그래머블 I/O 매크로셀 수단중 하나에 의해 I/O 핀에 결합된 프로그래머블 로직 매크로셀 수단이 아닌 다른 프로그래머블 로직 매크로셀 수단의 각각은 상기 프로그래머블 로직 매크로셀 수단의 입력라인과 상기 I/O 핀중 하나에 결합되고 출력라인을 가지며, 상기 프로그래머블 로직 매크로셀 수단의 입력라인상의 신호 또는 상기 단일 I/O 핀으로부터의 신호를 그 출력라인에 결합시키는 제1 프로그래머블 수단과; 상기 제1 프로그래머블 수단의 출력라인에 결합되고 출력랑니을 갖는 프로그래머블 저장 수단과; (i) 상기 제1 프로그래머블 수단의 출력라인에 연결된 제1 입력단자와, (ii) 상기 프로그래머블 저장 수단의 출력라이니에 연결된 제2 입력단자를 가지고 상기 제1 프로그래머블 수단의 출력라인상의 신호와 프로그래머블 저장 수단의 출력라인상의 신호중 하나의 신호를 그 출력라인에 결합시키며 그 출력라인이 상기 프로그래머블 로직 매크로셀 수단의 출력라인이 되는 제2 프로그래머블 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  49. 제47항 또는 제48항중 어느 한 항에 있어서, 상기 모든 프로그래머블 로직 매크로셀 수단내의 상기 프로그래머블 저장 수단은 클럭단자를 가지고 있는 것을 특징으로 하는 프로그래머블 로직 블록.
  50. 제49항에 있어서, 상기 프로그래머블 로직 매크로셀 수단의 각각은 상기 프로그래머블 저장소자의 클럭단자와 다수의 입력단자에 연결된 출력단자를 가지며, 입력선택신호에 따라 선택된 입력단자상의 신호를 상기 출력단자로 보내는 프로그래머블 클럭 멀티플렉서 수단과; 상기 프로그래머블 클럭 멀티플렉서 수단에 결합되어 상기 입력선택신호를 제공하는 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  51. 제50항에 있어서, 상기 PLD는 다수의 입력핀을 포함하며, 상기 다수의 클럭 멀티플렉서 수단의 입력단자의 제1 단자는 상기 입력핀의 첫 번째에 연결되고; 상기 다수의 클럭 멀티플렉서 수단의 입력단자의 제2 단자는 상기 입력핀의 두 번째에 연결되고; 상기 다수의 클럭 멀티플렉서 수단의 입력단자의 제3 단자는 상기 입력핀의 세 번째에 연결되고; 상기 다수의 클럭 멀티플렉서 수단의 입력단자의 제4 단자는 상기 입력핀의 네 번째에 연결되는 것을 특징으로 하는 프로그래머블 로직 블록.
  52. 제47항에 있어서, 상기 프로그래머블 I/O 매크로셀 수단은 인에이블 신호를 선택적으로 제공하는 수단과; 단일 프로그래머블 로직 매크로셀 수단의 출력라인과, 상기 I/O 핀중 하나의 핀과, 인에이블 신호 제공 수단에 연결되어 상기 극성 제어 수단으로부터 인에이블 신호가 인가되면 상기 극성 제어수단으로부터의 신호를 상기 I/O 핀에 선택적으로 공급되는 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  53. 제52항에 있어서, 인에이블 신호를 선택적으로 제공하기 위한 상기 수단은 입력선택신호를 제공하는 수단과; 상기 입력신호 선택수단에 연결되고 다수의 입력단자와 출력단자를 가지며, 상기 입력선택신호에 따라 선택된 입력단자상의 신호를 상기 출력단자로 보내어 인에이블 신호로 작용케하는 프로그래머블 멀티플렉서 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  54. 제53항에 있어서, 상기 프로그래머블 어레이 수단으로부터의 제1 적항 라인은 상기 복수의 프로그래머블 I/O 매크로셀 수단에서 상기 다수의 프로그래머블 I/O 매크로셀 수단내의 상기 I/O 매크로셀 프로그래머블 멀티플렉서 수단의 제1 입력단자에 연결되고; 상기 프로그래머블 어레이 수단으로부터의 제2 적항 라인은 상기 복수의 프로그래머블 I/O 매크로셀 수단에서 상기 다수의 프로그래머블 I/O 매크로셀 수단내의 상기 I/O 매크로셀 프로그래머블 멀티플렉서 수단의 제2 입력단자에 연결되는 것을 특징으로 하는 프로그래머블 로직 블록.
  55. 제52항에 있어서, 상기 프로그래머블 I/O 매크로셀 수단은 상기 I/O 핀을 상기 프로그래머블 스위치 상호접속 수단에 연결하는 라인을 포함하고, 상기 라인은 상기 다수의 프로그래머블 로직 블록의 출력라인인 것을 특징으로 하는 프로그래머블 로직 블록.
  56. 제55항에 있어서, 프로그래머블 로직 매크로셀 수단으로부터 상기 프로그래머블 스위치 상호접속 수단에 연결된 라인과 I/O 핀으로부터 상호 프로그래머블 스위치 상호접속 수단에 연결된 라인은 프로그래머블 로직 매크로셀 수단이 상기 프로그래머블 어레이 수단의 사이즈의 증가없이 베리드 프로그래머블 매크로셀 수단으로 배치가능하도록 상기 프로그래머블 스위치 상호접속 수단을 통하여 회전되는 것을 특징으로 하는 프로그래머블 로직 블록.
  57. 제47항에 있어서, 상기 극성 제어 수단은 (i) 상기 제1 프로그래머블 수단의 출력라인에 연결된 입력단자와 (ii) 상기 제1 프로그래머블 수단의 출력라인에 연결된 입력단자를 반전하는 신호와 (iii) 출력 라인을 가지며, (i) 상기 제1 프로그래머블 수단의 출력라인상의 신호와 (ii) 상기 제1 프로그래머블 수단의 출력라인상의 신호의 반전신호중의 한 신호를 그 출력라인에 결합하고, 그 출력라인이 상기 프로그래머블 로직 매크로 수단의 출력라인이 되는 제2 프로그래머블 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  58. 제47항 또는 제48항에 있어서, 각 프로그래머블 로직 매크로셀 수단은 적어도 하나의 입력라인을 포함하는 다수의 입력라인과; 상기 다수의 입력 라인에 연결되고, 상기 프로그래머블 저장 수단의 입력단자 및 상기 제1 프로그래머블 수단의 한 단자에 연결된 출력라인을 갖는 로직 게이트 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  59. 제45항에 있어서, 상기 로직 앨로케이터 수단은 각기 다수의 입력라인과 다수의 출력라인을 가지고 상기 다수의 입력라인상의 신호를 상기 다수의 출력라인에서 선택된 출력라인에 결합시키며, 그 입력라인이 상기 프로그래머블 로직 어레이로의 출력라인에 연결되고 그 출력라인이 상기 프로그래머블 로직 매크로셀 수단의 출력라인에 연결되는 다수의 로터수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  60. 제59항에 있어서, 상기 각 루터 수단은 상기 다수의 루터 입력라인에 연결되고 단일 출력라인을 갖는 로직 게이트 수단과; 상기 로직 게이트 수단의 출력라인에 연결된 단일 입력단자와 다수의 출력라인을 가지며, 입력 선택 신호에 따라 그 입력단자상의 신호를 다수의 출력라인에서 선택된 출력라인으로 보내며, 그 출력라인이 상기 로터 수단의 출력라인이 되는 디멀티플렉싱 수단과; 상기 디멀티플렉싱 수단에 결합되어 상기 입력선택 신호를 제공하는 수단을 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  61. 제47항 또는 제48항에 있어서, 상기 프로그래머블 저장 소자는 D-타입 플립플롭, T-타입 플립플롭 및 래치로 구성된 그룹중 어느 하나로서 배치가 가능한 프로그래머블 저장 소자를 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  62. 제47항 또는 제48항에 있어서, 상기 프로그래머블 저장 수단은 D-타입 플립플롭, T-타입 플립플롭으로 구성된 그룹중 어느 하나로서 배치가 가능한 프로그래머블 저장 소자를 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  63. 제62항에 있어서, 상기 프로그래머블 저장 소자는 비동기 프리세트 단자와 비동기 리세트 단자를 포함하는 것을 특징으로 하는 프로그래머블 로직 블록.
  64. 제63항에 있어서, 상기 비동기 프리세트 단자는 상기 프로그래머블 로직 어레이로부터의 출력라인에 연결되는 것을 특징으로 하는 프로그래머블 로직 블록.
  65. 제64항에 있어서, 상기 비동기 리세트 단자는 상기 프로그래머블 로직 어레이로부터의 출력 라인에 연결되는 것을 특징으로 하는 프로그래머블 로직 블록.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920008020A 1991-05-13 1992-05-12 스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록 KR100217511B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US699,427 1991-05-13
US07/699,427 US5225719A (en) 1985-03-29 1991-05-13 Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix

Publications (2)

Publication Number Publication Date
KR920022673A true KR920022673A (ko) 1992-12-19
KR100217511B1 KR100217511B1 (ko) 1999-09-01

Family

ID=24809279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008020A KR100217511B1 (ko) 1991-05-13 1992-05-12 스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록

Country Status (4)

Country Link
US (7) US5225719A (ko)
EP (1) EP0513983A1 (ko)
JP (1) JPH05183425A (ko)
KR (1) KR100217511B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446854B1 (ko) * 1995-11-28 2004-11-03 가부시끼가이샤 히다치 세이사꾸쇼 가변논리집적회로장치

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225719A (en) * 1985-03-29 1993-07-06 Advanced Micro Devices, Inc. Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5198705A (en) 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5603043A (en) * 1992-11-05 1997-02-11 Giga Operations Corporation System for compiling algorithmic language source code for implementation in programmable hardware
US5350954A (en) * 1993-03-29 1994-09-27 Altera Corporation Macrocell with flexible product term allocation
US5341044A (en) * 1993-04-19 1994-08-23 Altera Corporation Flexible configuration logic array block for programmable logic devices
US5473266A (en) * 1993-04-19 1995-12-05 Altera Corporation Programmable logic device having fast programmable logic array blocks and a central global interconnect array
US5394033A (en) * 1993-09-01 1995-02-28 Lattice Semiconductor Corporation Structure and method for implementing hierarchical routing pools in a programmable logic circuit
US5467029A (en) * 1993-10-28 1995-11-14 Cypress Semiconductor Corp. OR array architecture for a programmable logic device
US5486775A (en) * 1993-11-22 1996-01-23 Altera Corporation Multiplexer structures for use in making controllable interconnections in integrated circuits.
US5689686A (en) * 1994-07-29 1997-11-18 Cypress Semiconductor Corp. Methods for maximizing routability in a programmable interconnect matrix having less than full connectability
US5848066A (en) * 1994-08-01 1998-12-08 Cypress Semiconductor Corp. Methods for maximizing routability in a programmable interconnect matrix having less than full connectability
US5909126A (en) 1995-05-17 1999-06-01 Altera Corporation Programmable logic array integrated circuit devices with interleaved logic array blocks
US5541530A (en) * 1995-05-17 1996-07-30 Altera Corporation Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks
US5781030A (en) * 1995-06-02 1998-07-14 Advanced Micro Devices, Inc. Programmable uniform symmetrical distribution logic allocator for a high-density complex PLD
US5521529A (en) * 1995-06-02 1996-05-28 Advanced Micro Devices, Inc. Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation
US6531890B1 (en) 1995-06-02 2003-03-11 Lattice Semiconductor Corporation Programmable optimized-distribution logic allocator for a high-density complex PLD
US6173245B1 (en) * 1995-10-18 2001-01-09 Altera Corporation Programmable logic array device design using parameterized logic modules
US5943242A (en) 1995-11-17 1999-08-24 Pact Gmbh Dynamically reconfigurable data processing system
US7266725B2 (en) * 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US5835998A (en) * 1996-04-04 1998-11-10 Altera Corporation Logic cell for programmable logic devices
US6034540A (en) 1997-04-08 2000-03-07 Altera Corporation Programmable logic integrated circuit architecture incorporating a lonely register
US6034547A (en) * 1996-09-04 2000-03-07 Advantage Logic, Inc. Method and apparatus for universal program controlled bus
US6624658B2 (en) * 1999-02-04 2003-09-23 Advantage Logic, Inc. Method and apparatus for universal program controlled bus architecture
US5880597A (en) * 1996-09-18 1999-03-09 Altera Corporation Interleaved interconnect for programmable logic array devices
US5977793A (en) * 1996-10-10 1999-11-02 Altera Corporation Programmable logic device with hierarchical interconnection resources
US5999016A (en) * 1996-10-10 1999-12-07 Altera Corporation Architectures for programmable logic devices
US6300794B1 (en) 1996-10-10 2001-10-09 Altera Corporation Programmable logic device with hierarchical interconnection resources
US5898776A (en) * 1996-11-21 1999-04-27 Quicklogic Corporation Security antifuse that prevents readout of some but not other information from a programmed field programmable gate array
DE19651075A1 (de) * 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654593A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit
DE19654595A1 (de) * 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
US6338106B1 (en) 1996-12-20 2002-01-08 Pact Gmbh I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
JP3961028B2 (ja) * 1996-12-27 2007-08-15 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト データフロープロセッサ（ｄｆｐ）の自動的なダイナミックアンロード方法並びに２次元または３次元のプログラミング可能なセルストラクチャを有するモジュール（ｆｐｇａ，ｄｐｇａ等）
DE19654846A1 (de) 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
US5959466A (en) * 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5936426A (en) 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
DE19704044A1 (de) * 1997-02-04 1998-08-13 Pact Inf Tech Gmbh Verfahren zur automatischen Adressgenerierung von Bausteinen innerhalb Clustern aus einer Vielzahl dieser Bausteine
US6542998B1 (en) * 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
DE19704728A1 (de) * 1997-02-08 1998-08-13 Pact Inf Tech Gmbh Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines
DE19704742A1 (de) * 1997-02-11 1998-09-24 Pact Inf Tech Gmbh Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand
US5982195A (en) * 1997-02-20 1999-11-09 Altera Corporation Programmable logic device architectures
US6127844A (en) * 1997-02-20 2000-10-03 Altera Corporation PCI-compatible programmable logic devices
US7148722B1 (en) 1997-02-20 2006-12-12 Altera Corporation PCI-compatible programmable logic devices
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6184710B1 (en) 1997-03-20 2001-02-06 Altera Corporation Programmable logic array devices with enhanced interconnectivity between adjacent logic regions
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US6084427A (en) 1998-05-19 2000-07-04 Altera Corporation Programmable logic devices with enhanced multiplexing capabilities
US6121790A (en) * 1997-10-16 2000-09-19 Altera Corporation Programmable logic device with enhanced multiplexing capabilities in interconnect resources
US6107825A (en) * 1997-10-16 2000-08-22 Altera Corporation Input/output circuitry for programmable logic devices
US6107824A (en) 1997-10-16 2000-08-22 Altera Corporation Circuitry and methods for internal interconnection of programmable logic devices
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6370140B1 (en) * 1998-01-20 2002-04-09 Cypress Semiconductor Corporation Programmable interconnect matrix architecture for complex programmable logic device
US6246259B1 (en) 1998-02-23 2001-06-12 Xilinx, Inc. High-speed programmable logic architecture having active CMOS device drivers
DE19807872A1 (de) 1998-02-25 1999-08-26 Pact Inf Tech Gmbh Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
US6038627A (en) * 1998-03-16 2000-03-14 Actel Corporation SRAM bus architecture and interconnect to an FPGA
US7146441B1 (en) * 1998-03-16 2006-12-05 Actel Corporation SRAM bus architecture and interconnect to an FPGA
US6772387B1 (en) 1998-03-16 2004-08-03 Actel Corporation Cyclic redundancy checking of a field programmable gate array having an SRAM memory architecture
US6049487A (en) * 1998-03-16 2000-04-11 Actel Corporation Embedded static random access memory for field programmable gate array
US7389487B1 (en) * 1998-04-28 2008-06-17 Actel Corporation Dedicated interface architecture for a hybrid integrated circuit
US6263482B1 (en) * 1998-05-22 2001-07-17 Altera Corporation Programmable logic device having macrocells with selectable product-term inversion
US6211696B1 (en) 1998-05-30 2001-04-03 Cypress Semiconductor Corp. Hybrid product term and look-up table-based programmable logic device with improved speed and area efficiency
US6201408B1 (en) 1998-05-30 2001-03-13 Cypress Semiconductor Corp. Hybrid product term and look-up table-based programmable logic device with improved speed and area efficiency
US6549035B1 (en) 1998-09-15 2003-04-15 Actel Corporation High density antifuse based partitioned FPGA architecture
US6243664B1 (en) 1998-10-27 2001-06-05 Cypress Semiconductor Corporation Methods for maximizing routability in a programmable interconnect matrix having less than full connectability
US6215326B1 (en) 1998-11-18 2001-04-10 Altera Corporation Programmable logic device architecture with super-regions having logic regions and a memory region
US6507216B1 (en) 1998-11-18 2003-01-14 Altera Corporation Efficient arrangement of interconnection resources on programmable logic devices
US6407576B1 (en) * 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US6320410B1 (en) * 1999-03-17 2001-11-20 Cypress Semiconductor Corp. Heterogeneous CPLD logic blocks
AU2007203124B2 (en) * 1999-05-25 2009-11-19 Silverbrook Research Pty Ltd System for network communication
AU5805300A (en) * 1999-06-10 2001-01-02 Pact Informationstechnologie Gmbh Sequence partitioning in cell structures
US6239611B1 (en) * 1999-06-10 2001-05-29 Xilinx, Inc. Circuit and method for testing whether a programmable logic device complies with a zero-hold-time requirement
JP2001184335A (ja) * 1999-12-24 2001-07-06 Kanazawa Inst Of Technology プログラマブル・ディジタル演算ｉｃとそのプログラマブル・ディジタル演算ｉｃを用いた装置ならびにそのプログラマブル・ディジタル演算ｉｃの製造方法
US6636930B1 (en) * 2000-03-06 2003-10-21 Actel Corporation Turn architecture for routing resources in a field programmable gate array
DE50115584D1 (de) 2000-06-13 2010-09-16 Krass Maren Pipeline ct-protokolle und -kommunikation
US20040015899A1 (en) * 2000-10-06 2004-01-22 Frank May Method for processing data
US8058899B2 (en) * 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
JP2004517386A (ja) 2000-10-06 2004-06-10 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト 方法および装置
US6577156B2 (en) * 2000-12-05 2003-06-10 International Business Machines Corporation Method and apparatus for initializing an integrated circuit using compressed data from a remote fusebox
US6990555B2 (en) * 2001-01-09 2006-01-24 Pact Xpp Technologies Ag Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.)
US9037807B2 (en) * 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7444531B2 (en) * 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US7210129B2 (en) 2001-08-16 2007-04-24 Pact Xpp Technologies Ag Method for translating programs for reconfigurable architectures
US7844796B2 (en) * 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US20090300262A1 (en) * 2001-03-05 2009-12-03 Martin Vorbach Methods and devices for treating and/or processing data
US20090210653A1 (en) * 2001-03-05 2009-08-20 Pact Xpp Technologies Ag Method and device for treating and processing data
US7581076B2 (en) 2001-03-05 2009-08-25 Pact Xpp Technologies Ag Methods and devices for treating and/or processing data
US7657877B2 (en) * 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US6653860B2 (en) 2001-08-10 2003-11-25 Lattice Semiconductor Corporation Enhanced macrocell module having expandable product term sharing capability for use in high density CPLD architectures
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) * 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7577822B2 (en) * 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
US6590418B1 (en) * 2001-12-19 2003-07-08 Intel Corporation Method and apparatus for a programmable output interface
US6774707B1 (en) 2002-01-14 2004-08-10 Altera Corporation Charge pump circuits and methods
WO2003071418A2 (en) * 2002-01-18 2003-08-28 Pact Xpp Technologies Ag Method and device for partitioning large computer programs
WO2003060747A2 (de) * 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
WO2003071432A2 (de) 2002-02-18 2003-08-28 Pact Xpp Technologies Ag Bussysteme und rekonfigurationsverfahren
CN1295879C (zh) * 2002-03-18 2007-01-17 皇家飞利浦电子股份有限公司 在可重构逻辑中宽多路复用器的实现
WO2003081454A2 (de) * 2002-03-21 2003-10-02 Pact Xpp Technologies Ag Verfahren und vorrichtung zur datenverarbeitung
US8914590B2 (en) * 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US6774667B1 (en) 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
US6891394B1 (en) 2002-06-04 2005-05-10 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US7378867B1 (en) * 2002-06-04 2008-05-27 Actel Corporation Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers
US7269745B2 (en) * 2002-06-06 2007-09-11 Sony Computer Entertainment Inc. Methods and apparatus for composing an identification number
US20040004251A1 (en) * 2002-07-08 2004-01-08 Madurawe Raminda U. Insulated-gate field-effect thin film transistors
US7129744B2 (en) * 2003-10-23 2006-10-31 Viciciv Technology Programmable interconnect structures
US7112994B2 (en) 2002-07-08 2006-09-26 Viciciv Technology Three dimensional integrated circuits
US7673273B2 (en) * 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US6992503B2 (en) 2002-07-08 2006-01-31 Viciciv Technology Programmable devices with convertibility to customizable devices
AU2003286131A1 (en) * 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) * 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US20110238948A1 (en) * 2002-08-07 2011-09-29 Martin Vorbach Method and device for coupling a data processing unit and a data processing array
US6765427B1 (en) 2002-08-08 2004-07-20 Actel Corporation Method and apparatus for bootstrapping a programmable antifuse circuit
US7434080B1 (en) 2002-09-03 2008-10-07 Actel Corporation Apparatus for interfacing and testing a phase locked loop in a field programmable gate array
US7394284B2 (en) * 2002-09-06 2008-07-01 Pact Xpp Technologies Ag Reconfigurable sequencer structure
US6750674B1 (en) 2002-10-02 2004-06-15 Actel Corporation Carry chain for use between logic modules in a field programmable gate array
US8643162B2 (en) 2007-11-19 2014-02-04 Raminda Udaya Madurawe Pads and pin-outs in three dimensional integrated circuits
US7269814B1 (en) 2002-10-08 2007-09-11 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US7812458B2 (en) * 2007-11-19 2010-10-12 Tier Logic, Inc. Pad invariant FPGA and ASIC devices
US6885218B1 (en) 2002-10-08 2005-04-26 Actel Corporation Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA
US6727726B1 (en) 2002-11-12 2004-04-27 Actel Corporation Field programmable gate array architecture including a buffer module and a method of distributing buffer modules in a field programmable gate array
US6927601B1 (en) * 2002-11-21 2005-08-09 Altera Corporation Flexible macrocell interconnect
US6946871B1 (en) 2002-12-18 2005-09-20 Actel Corporation Multi-level routing architecture in a field programmable gate array having transmitters and receivers
US7385420B1 (en) 2002-12-27 2008-06-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US6891396B1 (en) 2002-12-27 2005-05-10 Actel Corporation Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks
US7107560B1 (en) * 2003-04-03 2006-09-12 Xilinx, Inc. Method and apparatus for designing custom programmable logic devices
DE112004000026D2 (de) * 2003-04-04 2006-06-14 Pact Xpp Technologies Ag Verfahren und Vorrichtung für die Datenverarbeitung
US7135789B2 (en) * 2003-05-12 2006-11-14 Potentia Semiconductor, Inc. Controlling devices using cascaded control units
US7375553B1 (en) 2003-05-28 2008-05-20 Actel Corporation Clock tree network in a field programmable gate array
US6838902B1 (en) 2003-05-28 2005-01-04 Actel Corporation Synchronous first-in/first-out block memory for a field programmable gate array
US6825690B1 (en) 2003-05-28 2004-11-30 Actel Corporation Clock tree network in a field programmable gate array
US7385419B1 (en) * 2003-05-30 2008-06-10 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
US6867615B1 (en) 2003-05-30 2005-03-15 Actel Corporation Dedicated input/output first in/first out module for a field programmable gate array
EP1676208A2 (en) * 2003-08-28 2006-07-05 PACT XPP Technologies AG Data processing device and method
US7030651B2 (en) 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
US7138826B2 (en) * 2003-12-24 2006-11-21 Intel Corporation Self-rewinding circuit
US7489164B2 (en) 2004-05-17 2009-02-10 Raminda Udaya Madurawe Multi-port memory devices
US7307453B1 (en) * 2004-10-12 2007-12-11 Nortel Networks Limited Method and system for parallel state machine implementation
US20090031104A1 (en) * 2005-02-07 2009-01-29 Martin Vorbach Low Latency Massive Parallel Data Processing Device
US7281942B2 (en) * 2005-11-18 2007-10-16 Ideal Industries, Inc. Releasable wire connector
US7352602B2 (en) 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
WO2007082730A1 (de) 2006-01-18 2007-07-26 Pact Xpp Technologies Ag Hardwaredefinitionsverfahren
US20080024165A1 (en) * 2006-07-28 2008-01-31 Raminda Udaya Madurawe Configurable embedded multi-port memory
US7478359B1 (en) 2006-10-02 2009-01-13 Xilinx, Inc. Formation of columnar application specific circuitry using a columnar programmable logic device
US7810000B2 (en) * 2006-11-14 2010-10-05 International Business Machines Corporation Circuit timing monitor having a selectable-path ring oscillator
US20090128189A1 (en) * 2007-11-19 2009-05-21 Raminda Udaya Madurawe Three dimensional programmable devices
US7635988B2 (en) * 2007-11-19 2009-12-22 Tier Logic, Inc. Multi-port thin-film memory devices
US7602213B2 (en) * 2007-12-26 2009-10-13 Tier Logic, Inc. Using programmable latch to implement logic
US7573294B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US7795913B2 (en) * 2007-12-26 2010-09-14 Tier Logic Programmable latch based multiplier
US7573293B2 (en) * 2007-12-26 2009-08-11 Tier Logic, Inc. Programmable logic based latches and shift registers
US8230375B2 (en) 2008-09-14 2012-07-24 Raminda Udaya Madurawe Automated metal pattern generation for integrated circuits
US8289051B2 (en) * 2010-11-17 2012-10-16 Lsi Corporation Input/output core design and method of manufacture therefor
US9413356B1 (en) * 2013-12-11 2016-08-09 Marvell International Ltd. Chip or SoC including fusible logic array and functions to protect logic against reverse engineering
US9660802B1 (en) 2013-12-12 2017-05-23 Marvell International Ltd. Systems and methods for generating and storing silicon fingerprints for a security chip
US9859896B1 (en) * 2015-09-11 2018-01-02 Xilinx, Inc. Distributed multi-die routing in a multi-chip module
CN108874709B (zh) * 2017-05-11 2023-05-16 恩智浦美国有限公司 引脚分配电路

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566153A (en) * 1969-04-30 1971-02-23 Texas Instruments Inc Programmable sequential logic
US4034356A (en) * 1975-12-03 1977-07-05 Ibm Corporation Reconfigurable logic array
GB1549642A (en) * 1976-08-03 1979-08-08 Nat Res Dev Inverters and logic gates employing inverters
US4207556A (en) * 1976-12-14 1980-06-10 Nippon Telegraph And Telephone Public Corporation Programmable logic array arrangement
US4415818A (en) * 1979-01-16 1983-11-15 Nippon Telegraph & Telephone Corp. Programmable sequential logic circuit devices
GB2049958B (en) * 1979-03-15 1983-11-30 Nippon Electric Co Integrated logic circuit adapted to performance tests
US4409723A (en) * 1980-04-07 1983-10-18 Eliyahou Harari Method of forming non-volatile EPROM and EEPROM with increased efficiency
US4361847A (en) * 1980-04-07 1982-11-30 Eliyahou Harari Non-volatile EPROM with enhanced drain overlap for increased efficiency
US4328565A (en) * 1980-04-07 1982-05-04 Eliyahou Harari Non-volatile eprom with increased efficiency
US4446534A (en) * 1980-12-08 1984-05-01 National Semiconductor Corporation Programmable fuse circuit
US4422072A (en) * 1981-07-30 1983-12-20 Signetics Corporation Field programmable logic array circuit
US4717912A (en) * 1982-10-07 1988-01-05 Advanced Micro Devices, Inc. Apparatus for producing any one of a plurality of signals at a single output
US4525641A (en) * 1982-12-10 1985-06-25 International Business Machines Corporation Flip-flop programmer using cascaded logic arrays
US4551815A (en) * 1983-12-12 1985-11-05 Aerojet-General Corporation Functionally redundant logic network architectures with logic selection means
US4554640A (en) * 1984-01-30 1985-11-19 Monolithic Memories, Inc. Programmable array logic circuit with shared product terms
US4713792A (en) * 1985-06-06 1987-12-15 Altera Corporation Programmable macrocell using eprom or eeprom transistors for architecture control in programmable logic circuits
US4617479B1 (en) * 1984-05-03 1993-09-21 Altera Semiconductor Corp. Programmable logic array device using eprom technology
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US4609986A (en) * 1984-06-14 1986-09-02 Altera Corporation Programmable logic array device using EPROM technology
US4649520A (en) * 1984-11-07 1987-03-10 Waferscale Integration Inc. Single layer polycrystalline floating gate
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
US4855954A (en) * 1985-03-04 1989-08-08 Lattice Semiconductor Corporation In-system programmable logic device with four dedicated terminals
US4684830A (en) * 1985-03-22 1987-08-04 Monolithic Memories, Inc. Output circuit for a programmable logic array
US4933577A (en) * 1985-03-22 1990-06-12 Advanced Micro Devices, Inc. Output circuit for a programmable logic array
US5225719A (en) * 1985-03-29 1993-07-06 Advanced Micro Devices, Inc. Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix
US4742252A (en) * 1985-03-29 1988-05-03 Advanced Micro Devices, Inc. Multiple array customizable logic device
US4963768A (en) * 1985-03-29 1990-10-16 Advanced Micro Devices, Inc. Flexible, programmable cell array interconnected by a programmable switch matrix
US5015884A (en) * 1985-03-29 1991-05-14 Advanced Micro Devices, Inc. Multiple array high performance programmable logic device family
US4677318A (en) * 1985-04-12 1987-06-30 Altera Corporation Programmable logic storage element for programmable logic devices
DE3514266A1 (de) * 1985-04-19 1986-10-23 Nixdorf Computer Ag, 4790 Paderborn Baustein zur erzeugung integrierter schaltungen
US4691161A (en) * 1985-06-13 1987-09-01 Raytheon Company Configurable logic gate array
US4758746A (en) * 1985-08-12 1988-07-19 Monolithic Memories, Inc. Programmable logic array with added array of gates and added output routing flexibility
US4771285A (en) * 1985-11-05 1988-09-13 Advanced Micro Devices, Inc. Programmable logic cell with flexible clocking and flexible feedback
US4703206A (en) * 1985-11-19 1987-10-27 Signetics Corporation Field-programmable logic device with programmable foldback to control number of logic levels
US4872137A (en) * 1985-11-21 1989-10-03 Jennings Iii Earle W Reprogrammable control circuit
US4758747A (en) * 1986-05-30 1988-07-19 Advanced Micro Devices, Inc. Programmable logic device with buried registers selectively multiplexed with output registers to ports, and preload circuitry therefor
US4876640A (en) * 1986-02-07 1989-10-24 Advanced Micro Devices, Inc. Logic controller having programmable logic "and" array using a programmable gray-code counter
US4789951A (en) * 1986-05-16 1988-12-06 Advanced Micro Devices, Inc. Programmable array logic cell
US4779229A (en) * 1986-07-02 1988-10-18 Advanced Micro Devices, Inc. Prom with programmable output structures
US4772811A (en) * 1986-07-04 1988-09-20 Ricoh Company, Ltd. Programmable logic device
US4969121A (en) * 1987-03-02 1990-11-06 Altera Corporation Programmable integrated circuit logic array device having improved microprocessor connectability
US4878200A (en) * 1987-12-30 1989-10-31 Intel Corporation Product term sharing/allocation in an EPROM array
US4847612A (en) * 1988-01-13 1989-07-11 Plug Logic, Inc. Programmable logic device
US4903223A (en) * 1988-05-05 1990-02-20 Altera Corporation Programmable logic device with programmable word line connections
US4912342A (en) * 1988-05-05 1990-03-27 Altera Corporation Programmable logic device with array blocks with programmable clocking
US4871930A (en) * 1988-05-05 1989-10-03 Altera Corporation Programmable logic device with array blocks connected via programmable interconnect
US5023484A (en) * 1988-09-02 1991-06-11 Cypress Semiconductor Corporation Architecture of high speed synchronous state machine
US4879481A (en) * 1988-09-02 1989-11-07 Cypress Semiconductor Corporation Dual I/O macrocell for high speed synchronous state machine
US4912345A (en) * 1988-12-29 1990-03-27 Sgs-Thomson Microelectronics, Inc. Programmable summing functions for programmable logic devices
US5212652A (en) * 1989-08-15 1993-05-18 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure
KR930004033B1 (ko) * 1990-08-09 1993-05-19 현대전자산업 주식회사 프로그래머블 로직소자의 입력/출력 마크로셀
US5317209A (en) * 1991-08-29 1994-05-31 National Semiconductor Corporation Dynamic three-state bussing capability in a configurable logic array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446854B1 (ko) * 1995-11-28 2004-11-03 가부시끼가이샤 히다치 세이사꾸쇼 가변논리집적회로장치

Also Published As

Publication number Publication date
US5426335A (en) 1995-06-20
US5225719A (en) 1993-07-06
US5612631A (en) 1997-03-18
US5869981A (en) 1999-02-09
JPH05183425A (ja) 1993-07-23
EP0513983A1 (en) 1992-11-19
KR100217511B1 (ko) 1999-09-01
US5485104A (en) 1996-01-16
US5436514A (en) 1995-07-25
US5764078A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
KR920022673A (ko) 스위치 매트릭스에 의해 상호 연결되는 프로그래머블 로직블록
KR930004033B1 (ko) 프로그래머블 로직소자의 입력/출력 마크로셀
KR940004818A (ko) 다수의 프로그램가능 스위치 매트릭스를 갖춘 다중 어레이 고밀도프로그램가능 논리소자
KR930009253A (ko) 고속의 스위치 매트릭스에 의해 상호접속되는 다수의 다루기 쉬운 비동기 프로그래머블 로직 블록을 갖는 프로그래머블 로직 디바이스
US5530813A (en) Field-programmable electronic crossbar system and method for using same
EP0517846B1 (en) Programmable logic device with programmable inverters at input/output pads
US5656950A (en) Interconnect lines including tri-directional buffer circuits
US5698992A (en) Programmable logic module and architecture for field programmable gate array device
US5483178A (en) Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers
US5570041A (en) Programmable logic module and architecture for field programmable gate array device
US6392438B1 (en) Programmable logic array integrated circuit devices
EP1455455B1 (en) A programmable logic device which stores more than one configuration and means for switching configurations
US5600264A (en) Programmable single buffered six pass transistor configuration
US5594367A (en) Output multiplexer within input/output circuit for time multiplexing and high speed logic
US6467017B1 (en) Programmable logic device having embedded dual-port random access memory configurable as single-port memory
US5734869A (en) High speed logic circuit simulator
DE69802605T2 (de) Im System programmierbarer Verbindungsschaltkreis
US4963770A (en) Programmable logic device
US5436575A (en) Programmable logic array integrated circuits
US6191611B1 (en) Driver circuitry for programmable logic devices with hierarchical interconnection resources
US5543732A (en) Programmable logic array devices with interconnect lines of various lengths
KR940004817A (ko) 고밀도의 프로그램 가능 논리기기용 호환성 동기/비동기 셀구조
JPH07504797A (ja) 論理積項の縦続接続および改良したフリップフロップ利用を伴うマクロセル
US6060903A (en) Programmable logic device architecture incorporating a dedicated cross-bar switch
KR960042413A (ko) 데이터 처리 시스템

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920512

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961206

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19920512

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990604

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990605

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20030610