KR920010508B1 - 데이타 처리 시스템 제어에 의한 비데오 화상 처리 장치 및 방법 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

데이타 처리 시스템 제어에 의한 비데오 화상 처리 장치 및 방법

[도면의 간단한 설명]

제1도는 본 발명을 사용하기 위한 시스템을 나타내는 블록도.

제2도는 본 발명에 따른 화상 처리 시스템의 데이타 전달 통로에 대한 블록도.

제3도는 데이타 처리 시스템에 대한 억세스를 갖는 본 발명의 제어부에 대한 블록도.

제4a도는 화상 프레임 버퍼 유니트의 구성을 나타내는 블록도.

제4b도는 화상 프레임 버퍼 유니트들간의 픽셀 정보 전달을 제어하는 전달 프로그램 워드의 포맷을 나타내는 도면.

제5도는 데이타 처리 시스템에 대한 억세스가 가능한 레지스터의 내용을 나타내는 도면.

제6a도, 제6b도, 제6c도 및 제6c도는 본 발명의 화상 프레임 버퍼 유니트를 사용하는 처리 동작을 나타내는 도면.

제7a도, 제7b도, 제7c도 및 제7d도는 본 발명의 기법을 사용하여 픽셀 화상이 확대 또는 축소될 수 있는 과정을 나타내는 도면

[발명의 상세한 설명]

[발명의 분야]

본 발명은 비데오 화상 처리에 관한 것으로, 구체적으로는 데이타 처리 시스템에 의한 디지탈 비데오 신호 처리 장치 및 방법에 관한 것이다.

[발명의 배경]

시각재에 관한 수요자의 복잡성이 증가함에 따라, 비교적 고도의 화상 처리를 할 수 있는 고능력 화상 처리기의 필요성이 증대되어 왔다. 예를들자면, 풀사이즈(full-size)이고 빈번히 변하는 기상도 앞에 서 있는 기상 통보원은 지방방송국에서 조차 낯설지 않은 일상적인 것이 되었다.

비데오 화상을 처리하는 정지, 특히, 실시간내에 화상을 처리하기 위한 장치는 본 발명이 있기전까지는 화상 처리 능력에 있어서 두가지 난점을 갖고 있었다. 그 하나는 그러한 장치가 방송국에서만 제한적으로 사용될 수 있는 제한된 능력을 갖고 있었다는 점이고, 다른 하나는 그러한 장치가 화상 처리 능력이 그러한 복잡한 장치가 될 수 있다는 점이다. 후자로 인해서 어떠한 화상 환경하에서도 필요시되는 능력을 가질 수는 있지만, 그러한 능력은 각 화상점[일반적으로 픽셀(pixel)이라 함]을 개별적으로 보상 및 복제하는 데이타 처리 유니트가 있어야만 성취될 수 있다. 픽셀×픽셀 기초로 화상을 처리하기 위해 들여야 하는 데이타 처리 시스템 자원의 양이 너무 방대해서 비용이 많이 소요되므로 데이타 처리 시스템은 비데오 화상 처리 능력을 필요로 하는 많은 응용에서 실용적이지 못하다(전형적인 비데오 화상 포맷의 경우에, 그 화상은 통상 512×512 화상 픽셀 매트릭스로 표시되며, 각 화상 픽셀은 매초당 대략 30번씩 새로이 갱신된다. 또한, 각 화상 픽셀은 일반적으로 최소한 4개의 퀀티티(quantity), 즉 3개의 컬러파라미터와 인텐시티 파라미터로 표시된다). 비데오 처리 기능을 수행하기 위해 필요한 특정 프로그램과 더불어, 전용 데이타 처리 시스템이 자주 필요시 된다. 화상 처리 동작의 특성을 조화시키기 위해 특정 데이타 처리 구조가 또한 사용될 수 있다.

따라서, 데이타 처리 시스템의 제어하에 실시간내에서 화상 처리에 대한 호환성을 제공할 수 있는 한편, 데이타 처리 시스템 자원상에서 비데오 화상 처리의 충격을 최소로 할 수 있는 비데오 화상 처리 장치에 대한 필요성이 대두되고 있다.

[발명의 개요]

본 발명의 목적은 비데오 화상 신호를 처리하기 위한 개선된 시스템을 제공하는 것으로서, 그 제1특징은 디지탈 비데오 화상 신호를 처리하기 위한 개선된 시스템을 제공하는 것이고, 제2특징은 데이타 처리 시스템의 제어하에 디지탈 비데오 신호 화상을 처리할 수 있는 장치를 제공하는 것이며, 제3특징은 화상 프레임 버퍼(즉, 메모리)를 제공하여 그 버퍼 사이에서 비데오 화상 신호를 전달하는 장치에 의해 임의의 화상 처리 기능을 제공하도록 하는 기능을 실행하는 것이고, 제4특징은 화상 처리 기능을 제공하도록 두개의 프레임 버퍼 각각으로부터의 비데오 화상 신호를 합성하기 위한 장치를 제공하는 것이다.

전술한 특징 및 그외의 특징은 데이타 처리 시스템에 결합될 수 있고 그것에 의해 제어될 수 있는 비데오 신호 처리 유니트를 제공함으로써 본 발명에 의해 달성될 수 있다. 사용자 입력 신호나 내장 프로그램에 응답하여 데이타 처리 시스템은 비데오 신호 처리 유니트로 적당한 명령 및 제어 신호를 보낸다.

비데오 신호 처리 유니트는 디지탈 입력 비데오 화상 신호가 기억될 수 있는 두개의 화상 프레임 버퍼 메모리 유니트를 포함한다. 전달 과정의 파라미터를 제어함으로써 두개의 화상 프레임 버퍼 메모리간에 신호를 전달하기 위한 장치가 제공되는데, 그 결과적인 화상은 상기 메모리 상에서 행해진 화상 처리 동작을 갖게 될 것이다. 비데오 신호 처리 유니트는 또한 두개의 화상 프레임 버퍼로부터의 출력 신호를 합성하기 위한 장치를 포함하는데, 이것에 의해 추가의 화상 처리 동작이 실행될 수 있다. 화상점의 인텐시티를 결정하기 위해 데이타 처리 유니트로부터의 신호를 제어할 수 있다. 또한, 비데오 입력 신호와 비데오 출력 신호는 테이블 엔트리가 사용자/데이타 처리 시스템에 의해 제어되는 복수의 조사 테이블(look-up table)에 인가되고 추가적인 화상 처리 능력을 제공한다. 그 결과 비데오 출력 신호는 비데오 입력 신호와 비교됨으로서 시스템상에서 몇가지 동작들을 실행시킬 수 있다.

본 발명의 상기한 특징 및 그외의 특징은 첨부 도면과 관련한 이하의 상세한 설명으로부터 보다 잘 이해될 수 있을 것이다.

[본 발명 실행의 최적 모드]

제1도는 참조하면, 본 발명을 사용하는 시스템이 도시되어 있다. 사용자 입력 장치(10)에 의해 사용자는 입력 화상에 기초하여 출력 화상 신호를 제어한다. 이러한 응용에 있어서, 사용자 입력 장치(10)는 패드, 라이트펜, 테블로우 등, 및/또는 사용자로 하여금 소망하는 화상 처리 기능을 데이타 처리 시스템(220)에 송신하게 하는 기능 스위치일 수 있다. 사용자는 통상 상기와 같은 명령을 입력시키는 반면, 모니터 유니트(11)상에서 비데오 출력 신호를 모니터한다. 데이타 처리 시스템(220)은 적절한 프로그램에 의해 사용자 입력 장치(10)로부터의 인입 명령을 해석하고, 비데오 신호 처리 유니트(200)에 의해 소망하는 화상 처리 기능을 실행하는 제어 신호 그룹 형태로 명령을 개주한다. 제어 신호는 데이타 처리 시스템 버스 인터페이스 유니트(212)를 통해 비데오 신호 처리 유니트(200)로 전달된다(논-시스템 버스에 의해 데이타 처리 시스템의 경우에, 비데오 신호 처리 유니트(200)는 예를들면 메모리 제어 유니트내에 위치된 데이타 처리 시스템 입/출력 포트중 하나에 결합된다). 데이타 처리 시스템(220)으로부터의 제어 신호에 응답하여 비데오 입력 신호는 비데오 신호 처리 유니트(200)에 의해 처리되어 비데오 출력 신호를 제공한다.

제2도에는 본 발명에 따른 비데오 신호 처리 유니트(200)의 블록도가 도시되어 있다. 비데오 카메라 유니트, 비데오 테이프 유니트, 비데오 디스크 유니트등으로부터의 입력 신호가 비데오 입력 신호 인터페이스 유니트(201)에 전달된다. 비데오 입력 신호 인터페이스 유니트(201)의 출력 신호는 입력 멀티플렉서 유니트(202)의 제1세트 단자와 출력 멀티플렉서 유니트(203)의 제1세트 입력 단자에 전달된다. 입력 멀티플렉서 유니트(202)의 출력 신호는 입력 신호 조사 테이블(204)에 전달된다. 입력 신호 조사 테이블(204)의 출력 신호는 화상 프레임 버퍼 유니트 A(205)와 화상 프레임 버퍼 유니트 B(206)에 전달된다. 화상 프레임 버퍼 유니트 A(205)와 화상 프레임 버퍼 유니트 B(206)는 전달 버스(231)에 의해 결합된다. 화상 프레임 버퍼 유니트 A(205)는 A승산 유니트(207)에 신호를 제공하는 반면, 화상 프레임 버퍼 유니트 B(206)는 B승산 유니트(208)에 신호를 제공한다. A승산 유니트(207)는 산술 논리 유니트(209)의 제1세트 입력 단자에 신호를 공급하며, B승산 유니트(208)는 산술 논리 유니트(209)의 제2세트 입력 단자에 신호를 공급한다. 산술 논리 유니트(209)로부터의 출력 신호는 출력 신호 조사 테이블(210)에 전달된다. 출력 신호 조사 테이블(210)로부터의 출력 신호는 출력 멀티플렉서 유니트(203)의 제2세트 단자와 입력 멀티플렉서 유니트(202)의 제2세트 입력 단자에 전달된다. 출력 신호 조사 테이블(210), 화상 프레임 버퍼 유니트 A(205), 화상 프레임 버퍼 유니트 B(206), 입력 신호 조사 테이블(204) 및 데이타 처리 시스템 버스 인터페이스 유니트(212)는 중앙 처리 유니트 버스(232)에 의해 결합된다. 데이타 처리 시스템 버스 인터페이스 유니트(212)는 데이타 처리 시스템(220)에 결합된다. 출력 멀티플렉서 유니트(203)로부터의 신호는 비데오 출력 신호 인터페이스 유니트(211)에 전달된다. 비데오 출력 신호 인터페이스 유니트(211)로부터의 출력 신호는 비데오 모니터 유니트, 비데오 테이프 유니트, 비데오 공급 장치등의 기억 장치 또는 디스플레이 장치에 전달된다.

제3도를 참조하면, 명령 및 상태 레지스터(301)는 데이타 처리 시스템 버스 인터페이스 유니트(212)를 통해서 데이타 처리 시스템(220)과 제어 신호 및 상태 신호를 교환한다. 유사하게, 화상 프레임 버퍼 유니트 A(205)와 화상 프레임 버퍼 유니트 B(206) 사이에서 논리 신호 그룹의 전달을 제어하는 커서 및 전달 제어 유니트(302)는 데이타 처리 시스템 버스 인터페이스 유니트(212)를 통해서 데이타 처리 시스템(220)과 신호를 교환한다.

제4a도는 두개의 화상 프레임 버퍼 유니트 A와 B(205, 206) 블록도가 도시되어 있다. 픽셀 정보는 메모리 소자 배열(42, 42')에 기억된다. 픽셀 정보(즉, 한점에서 화상을 형성하는 파라미터)는 입력 레지스터(41, 41')를 통해서 메모리 소자 배열(42, 42')에 기록되고 출력 레지스터(44, 44')를 통해 각각 메모리 소자 배열로부터 소거된다. 전달 레지스터(43)는 메모리 소자 배열(42)에 결합되는 반면, 전달 레지스터(43')는 메모리 소자 배열(42')에 결합된다. 전달 레지스터(43)는 전달 레지스터(43')에 결합된다. 전달 레지스터(43, 43')는 시프트 레지스터인데, 각 전달 레지스터는 각각의 클록에 의해 클록된다. 마스크 레지스터(45, 45')는 화상 프레임 버퍼 유니트(205, 206)에서 활용 가능하다. 이러한 마스크 레지스터는 데이타 처리 시스템에 기억된 신호들을 가질 수 있다.

제4b도를 참조하면, 인입 화상 프레임 버퍼 전달을 제어하는 데이타 그룹의 포맷이 도시되어 있다. 비트 0-7위치(즉, 하위 바이트)는 신호가 어서트(assert)되어야 하는 픽셀 클록 카운트를 포함한다. 비트 8위치(INSEL)는 A 화상 프레임 버퍼 입력 신호를 선택하도록 하위로 어서트된 다음 B화상 프레임 버퍼 입력 신호를 선택하도록 고위로 어서트된다. 비트 9위치(OUTSEL)는 A화상 프레임 버퍼 출력 신호를 선택하도록 하위로 어서트된 다음, B화상 프레임 버퍼 출력 신호를 선택하도록 고위로 어서트된다. 비트 10위치(DIR)는 하위로 어서트되었을때, 최하위 라인 픽셀이 대응 레지스터의 최상위 픽셀에 접속되게 하고 고위로 어서트되었을때, 최상위 라인 픽셀이 대응 레지스터의 최하위 픽셀에 접속되게 하며, 전달 레지스터의 정상적인 시프트 방향을 역으로 한다. 비트 11위치는 이 실시예에서는 사용되지 않는다. 비트 12위치(CKENA)는 프레임 A 전달 레지스터(43)의 클록킹을 가능케한다. 비트 13위치(CKENB)는 프레임 B 전달 레지스터(43')의 클록킹을 가능케한다. 비트 14위치(SPCCLK)는 펄스의 로우-하이 변화시 소오스 프레임 라인 카운터를 증가시킨다. 비트 15위치(DSTCLK)는 펄스의 로우-하이 변화시 수신지 프레임 라인 카운터를 증가시킨다.

제5도를 참조하면, 데이타 처리 시스템에 대해 억세스 가능한 제어 상태 레지스터가 도시되어 있다. 제어 상태 레지스터(CSR)는 이하의 신호 그룹을 포함한다. 즉, 인터럽트 제어는 데이타 처리 시스템에 인터럽트 정보를 제공하고, 벡터 어드레스 및 하드웨어 구성 필드는 제어 정보를 제공하며, 마스크 사용 필드는 마스크 필드가 어떻게 사용되는가를 나타내며, 커서 X, 커서 Y 및 커서 제어는 출력 비데오 화상내에서 커서를 제어한다. 비데오 출력 제어는 출력 비데오 신호의 기능을 제어하고, 정적 출력 알파(Static Output Alpha)는 알파 파라미터중 하나를 제어하며, 비데오 출력 어드레스는 비데오 출력 신호에 있어서 옵션을 제어하고, 비데오 입력 제어는 비데오 입력 신호에 있어서 옵션을 제어한다. 입력 스태틱 알파는 제2알파 파라미터를 제어하고, 스타트 애퀴지션(Start Acquistion)은 유니트 활동을 시작시키며, 전달 제어 및 반복 스타트는 제어 기능을 제공하며, 소오스 어드레스는 전달되어진 픽셀 신호중 본래 신호의 라인 어드레스를 지정하며, 수신지 어드레스는 어드레스 픽셀이 전달되어지는 라인을 지정한다.

제6a도, 제6b도, 제6c도 및 제6d도는 본 발명에 의해 실행될 수 있는 여러가지 화상처리 동작이 도시되어 있다. 제6a도에서 한 프레임에서의 임의 화상은 다른 프레임으로 전달될 수 있다. 알파 파라미터의 활용성으로 인하여, 화상이 포착되고 ″페이드″ 또는 ″디스솔브″ 타입 화상 조작을 위한 비데오 신호와 재합성될 수 있다. 본 발명의 두개의 프레임 버퍼를 사용하여 화상은 제6b도에 도시된 바와 같이 제어적으로 이동될 수 있다. 두개의 화상 프레임 버퍼에 대해 각각 클록을 제어하는 능력은 제6c도 및 제6d도에 도시되는데, 화상의 일부분을 확대시키거나 화상을 그 화상의 일부분으로 축소시킬 수 있게 한다.

제7a도, 제7b도, 제7c도 및 제7d도를 참조하면, 하나의 화상(부분)이 수평 디멘젼(제7a도) 및 수직 디멘젼(제7c도)으로 확장되거나 그 화상이 수평 디멘젼(제7b도) 또는 수직 디멘젼(제7d도)으로 축소되는 과정이 도시되어 있다. 수평 방향에 있어서, 확대는 픽셀 A 내지 N을 각각 소정 회수(도면에서는 3회) 반복함으로써 달성되고, 축소는 소정수의 픽셀을 주기적으로 버림으로써(도면에서는 하나 건너 하나의 픽셀이 버려진다) 달성된다. 상기와 동일한 처리가 수직 디멘젼에 있어서도 화상의 확대(스캔 라인 S 및 T를 3회 반복) 및 화상의 축소(R과 S사이 및 S와 T사이의 스캔 라인을 버림)를 위하여 사용된다.

[양호한 실시예의 동작]

본 발명의 화상 처리 장치는 데이타 처리 시스템의 제어하에 그 기능을 발휘하도록 설계되어 있다. 데이타 처리 시스템 버스 인터페이스 유니트(212)는 데이타 처리 시스템 버스에 결합되는데, 데이타 처리 시스템 버스로부터의 신호를 수신하고 상기 시스템 버스와 호환성 있는 포맷 및 프로토콜 형태로 데이타 처리 시스템 버스에 그 신호를 공급해야 한다. 양호한 실시예에 있어서, 클록 및 게이트는 관련된 레지스터에 결합되며, 적당한 게이트 및 게이트 신호에 의해 작동된다. 이러한 실시 형태는 ″하드와이어드(hardwired)″로 일컬어지지만, 다른 실시 형태도 가능하다는 것은 명백하다.

비데오 입력 신호 인터페이스 유니트(201)는 인터페이스 모드의 30㎐ 프레임 레이트에서 적.녹.청(RGB) 비데오 입력 신호를 수신한다. 인터페이스 유니트는 복잡한 동기화 구성을 수신하거나 녹색 채널로부터 동기화 정보를 수신하도록 구성되어 있다. 인터페이스 유니트(201)내에서, 3개의 8비트 아날로그-디지탈 콘버터는 각 픽셀마다 24비트의 컬러 정보를 발생시킨다. 상기 3개의 아날로그-디지탈 콘버터는 14.6㎒의 최대 레이트에서 입력 화상 신호를 표본화한다. 이러한 표본화율에서, 각각의 논-블랭크 수평 라인 화상은 768픽셀로 분할된다. 비데오 입력 신호 인터페이스 유니트는 논-블랭크 수평 라인을 768보다 작은 임의수의 픽셀로 샘플화시키는 펌웨어 프로그램 발생기를 포함한다. 이러한 호환성으로 인해 비데오 입력 신호 인터페이스 유니트는 여러가지 종횡비(즉, 화상 길이대 화상폭의 비)를 가지고 동작하도록 조정될 수 있다. 화상 스캔(수평)라인의 수는 펌웨어 장치에 의해 512나 그보다 작은 많은 수로 프로그램될 수 있다. 일반적으로, 논-블랭크 스캔 라인의 수는 485 또는 483이며, 따라서 다수의 비사용 라인들을 각 비데오 화상 필드내의 마스크 기억 위치로서 사용할 수 있다.

디지탈 데이타는 입력 신호 멀티플렉서(202)에 인가되는데 이 멀티플렉서(202)는 입력 비데오 신호나 출력 신호 조사 테이블(210)로부터의 출력 신호 사이에서 임의로 신호를 선택할 수 있다. 입력 신호 멀티플렉서(202)는 픽셀 위치당 32비트의 정보를 수신한다. 필드에는 24비트 RGB 컬러 정보 및 8비트 인텐시티 정보가 포함되는데, 이들 8비트는 통상 알파 채널로서 참조된다. 이 알파 채널 필드는 출력 화상 신호와 관련이 있지만(예를들면 비데오 입력 신호 인터페이스 유니트(201)로부터의 픽셀 필드에 레지스터 값에 의해) 부가되어야 한다.

입력 신호 조사 테이블(204)은 256 엔트리로 이루어진 3개의 테이블로 구성되는데 각 엔트리는 8비트 폭을 갖는다. 입력 신호 조사 테이블이 1 대 1 대응으로 프로그램되는 경우, 24비트의 참 컬러 정보가 입력 신호 인터페이스 유니트로부터 화상 프레임 버퍼 유니트(205, 206)로 전달된다. 입력 신호 조사 테이블(204)은 각 픽셀을 16,700,000 가지의 가능한 컬러중 하나로 구속하기 위하여 그 내부의 데이타 처리 시스템으로부터의 적당한 데이타 엔트리에 의해 제어될 수 있다.

화상 프레임 버퍼 유니트 A(205) 및 유니트 B(206)(제4a도)는 커스팀 RAM에 의해 실행된다. 비데오 신호 화상을 기억하고 있는 개개의 시프트 레지스터는 특정 채널로 각각 전용될 수 있다. 레지스터(44)는 출력 비데오 화상 신호용으로 사용되는 반면, 레지스터(41)은 입력 비데오 화상 신호용으로 사용된다. 레지스터(43)는 양방향 레지스터인데, 화상 프레임 버퍼 유니트 A(205)와 유니트 B(206)사이에서 고속의 신호 전달을 위해 사용된다. 양호한 실시예에 있어서, 3개의 모든 레지스터는 독립적으로 클록되며, 화상 프레임 버퍼 유니트(205, 206)에 대한 억세스를 허용하도록 임의적인 순서로 사용되어야 한다. 전달 레지스터(43)는 시스템에 의해 클록되지 않으며, 그와 관련된 프레임 버퍼 유니트내에서 일시 기억을 위해서만 사용된다. 마스크 레지스터(45)는 배열 레지스터중 어느 하나와 관련하여 사용되도록 프로그램될 수 있으나, 단지 데이타 처리 시스템 버스 인터페이스 유니트(212)에 의해서만 억세스될 수 있다. 그러므로 단지 하나의 마스크만이 화상 프레임 버퍼 유니트의 3개의 레지스터에 의해 동시 사용을 위해 선택될 수 있다. 마스크 레지스터 및 보조 레지스터(도시않음)는 모든 프레임을 동시에 억세스하도록 제어될 수도 있고 또는 각 프레임 버퍼 유니트내의 비데오 필드를 조합하여 사용하도록 제어될 수도 있다.

비데오 신호 입력 포맷과 관련하여, 출력 신호는 수평으로 최고 768도트까지 및 수직으로 최고 512라인까지 프로그램될 수 있다. 한가지 구성에 따르면, 화상 처리 시스템은 483라인을 갖고 라인당 768픽셀을 가지며, 43.8㎒의 기본 클록 주파수를 사용하도록 프로그램될 수 있다. 선택비는 순서정보를 제어하는 PROM내에서의 변화 뿐만아니라, 수정 발진 주파수에서의 변화도 필요로 한다. 상기 시스템의 출력신호는 미합중국 비데오 표준인 30㎐ 인터페이스 디스플레이에 적합하게 되어 있다. 4:3 종횡비를 필요로 하는 응용에 있어서는 647픽셀×485라인이 제공될 수 있으며, 기본 주파수를 36.9㎒까지 감소시킨다. 메모리 억세스는 또한 기본(수정) 주파수로부터 유도되기 때문에, 메모리 억세스 시간은 비례적으로 감소된다. 스캔 저장 목적으로 더이상 사용되지 않는 추가의 메모리 위치는 이콘 스페이스(icon space)로서 취급될 수 있으며, 수평 스캔 기억 위치의 한쪽면이나 양쪽면 모두에 나타나도록 프로그램될 수 있다.

각각의(논-블랭크)픽셀 클록 기간 동안, 각 프레임으로부터 하나씩 두개의 독립 32비트 픽셀이 발생된다. 두개의 프레임은 프레임내의 각 픽셀 위치가 제2프레임 버퍼 메모리와 1 대 1 대응을 갖도록 동일한 방법으로 스캔된다. 32비트의 정보는 적색 컬러 정보용으로 8비트, 녹색 컬러 정보용으로 8비트, 청색 컬러 정보용으로 8비트 및 알파 파라미터용으로 8비트를 갖는다.

A 승산기 유니트(207)와 B 승산기 유니트(208)는 각 화상 프레임에 대해 합성 기능을 제공한다. 각 픽셀의 경우에, 각각 8비트 컬러 필드는 8비트 알파 필드에 의해 동시에 승산된다. 알파 값이 255인 경우, 컬러 정보는 변경되지 않고 승산기를 통과하는 반면, 알파값이 0이면 컬러 픽셀 정보는 완전히 없어진다. 알파 값은 명령 및 상태 레지스터(301)에 기억된 값으로부터 얻어질 수 있다. 하나의 레지스터가 각 화상 프레임 버퍼 유니트(205, 206)용으로 명령 및 상태 레지스터(301)에 제공된다. 최상위 8비트의 프로덕트값이 산술 논리 유니트(209)에 전달된다.

A 승산 유니트(207) 및 B 승산 유니트(208)로부터 두개의 데이타열이 산술 논리 유니트(209)에서 합성된다. 양호한 실시예에 있어서, 활성 가능한 산술 및 논리 기능은 3비트 정보에 의해 결정되는데 이하와 같다.

0 : 0으로 세트

1 : A-B

2 : B-A

3 : A+B

4 : A XOR B

5 : A OR B

6 : A AND B

7 : 1로 세트

산출 논리 유니트(209)로부터 24비트 픽셀 정보가 출력 신호 조사 테이블(210)로 전달된다. 알파 파라미터가 데이타 처리 시스템의 제어하에 있기 때문에, '페이드' 및 '디스솔브'화상 처리는 용이하게 이루어질 수 있다.

출력 신호 조사 테이블(210)은 입력 신호 조사 테이블(204)의 기능과 동일한데, 산술 유니트로부터 임의의 가능한 컬러 픽셀로 어떠한 컬러 픽셀을 변형시킬 수 있다.

화상 프레임 버퍼 전달에서 실행된 처리 기능은 이하의 방식으로 이해될 수 있다. 양호한 실시예에 있어서, 픽셀은 동시에 한 라인으로 전달된다. 소오스 어드레스 라인과 전달용의 수신지 어드레스 라인은 제어 상태 레지스터(제5도)에 의해 정해진다. 16개의 전달 제어 필드는 각각 그와 관련된 16픽셀 라인이 전달되는 방식을 결정한다. 또한, 각각의 화상 프레임 버퍼 유니트용의 전달 레지스터는 다른 화상 프레임 버퍼 유니트에 의해 독립적으로 클록된다. 픽셀을 수평 방향으로 확대시키기 위해서, 수신지 전달 레지스터 클록은 각각의 소오스 전달 레지스터 클록 시프트(제7a도)를 위하여 3개의 전달 레지스터 시프트를 제공하여야 한다. 전달 레지스터 클록 레이트는 픽셀 라인(제7b도)를 축소시키기 위해 반대로 되어야 한다. 라인의 확대 및 축소는 라인 어드레싱 알고리즘(제7c도 및 제7d도)에 의해 이루어질 수 있다.

요약하자면, 본 발명의 비데오 신호 처리 유니트는 몇가지 방식으로 화상픽셀 배열을 처리할 수 있다. 화상 프레임 버퍼 유니트는 이동할 수 있고 픽셀 배열의 디멘젼을 변화시킬 수 있다. 산술 유니트는 여러가지 논리 조작 방식으로 픽셀 배열을 합성할 수 있다. 최종적으로 알파 파라미터는 데이타처리 시스템에 의해 제어될 수 있다. 유사하게, 조사 테이블로부터의 픽셀변환은 또한 데이타 처리 시스템에 의해 제어된다. 최종적으로 데이타 처리 시스템은 로그(logo)등의 화상 프레임 버퍼 유니트로 화상을 기억하는데, 그 다음에는 비데오 신호 처리 유니트에 의해 후속 처리될 수 있다. 또한 화상 프레임 버퍼 유니트에서의 픽셀은 합성 처리에 의해 파괴되지 않아서 그 이후의 픽셀 처리를 위해 사용될 수 있다.

전술한 설명은 양호한 실시예의 동작을 나타내도록 기술되었지만, 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 범위는 단지 이하 청구 범위에 의해서만 제한되지만, 본 발명의 사상 및 영역을 벗어나지 않는 범위내에서 본 분야의 통상의 지식을 가진자에 의해 여러가지로 수정 및 변경될 수 있다.

Claims (20)

1. 데이타 처리 유니트(220)로부터의 신호에 응답하고 미리 선택된 출력 비데오 화상 신호를 제공하기 위해 입력 비데오 화상 신호를 처리하는 비데오 신호 처리 유니트(200)에 있어서, 상기 데이타 처리 유니트로부터 신호를 기억하는 레지스터 수단(301)과; 비데오 화상 신호를 기억하는 제1화상 프레임 버퍼 수단(205)과; 비데오 화상 신호를 기억하는 제2화상 프레임 버퍼 수단(206)을 구비하는데, 상기 화상 프레임 버퍼 수단(205, 206)중 적어도 하나는 입력 단자(201)에 결합되고, 상기 입력단자(201)는 그에 결합된 상기 화상 프레임 버퍼 수단에 상기 입력 비데오 화상 신호를 인가하며; 상기 데이타 처리 신호에 응답하여 상기 제1화상 프레임 버퍼 수단(205)과 상기 제2화상 프레임 버퍼 수단(206)사이에서 비데오 화상 신호를 전달하는 전달수단(43, 43', 231)과; 상기 제1화상 프레임 버퍼 수단(205)과 상기 제2화상 프레임 버퍼 수단(206)내의 비데오 화상 신호를 합성하는 합성수단(209)을 포함하는 것을 특징으로 하는 비데오 신호 처리 유니트.
2. 제1항에 있어서, 상기 제1 및 제2화상 프레임 버퍼 수단(205, 206)에 기억된 비데오 화상 신호는 알파 파라미터 신호를 포함하며, 상기 알파 파라미터 신호는 관련된 비데오 화상 신호에 대한 인텐시티를 나타내는 것을 특징으로 하는 비데오 신호 처리 유니트.
3. 제2항에 있어서, 상기 합성 수단(209)은 각 화상 픽셀에서 상기 알파 파라미터에 의해 결정된 상기 제1 및 제2화상 프레임 버퍼 수단(205, 206)에 의한 상기 비데오 화상 신호의 논리 조합을 제공하는 것을 특징으로 하는 비데오 신호 처리 유니트.
4. 제1항에 있어서, 상기 전달 수단(43, 43', 231)은 상기 화상 프레임 버퍼 수단(205, 206)중 하나에서의 픽셀 위치 어드레스를 제어하고 상기 화상 프레임 버퍼 수단(205, 206)중 다른 것에서의 픽셀 수신지 위치를 제어하는 위치 제어 수단(302)을 포함하는 것을 특징으로 하는 비데오 신호 처리 유니트.
5. 제4항에 있어서, 상기 전달 수단(43, 43', 231)은 픽셀 정보가 상기 하나의 화상 프레임 버퍼수단(205 또는 206)으로부터 전달되는 제1레이트와, 상기 픽셀 정보가 상기 다른 화상 프레임 버퍼 수단(205 또는 206)에 전달되는 제2레이트를 제어하는 클록킹 수단을 포함하는 것을 특징으로 하는 비데오 신호 처리 유니트.
6. 제5항에 있어서, 상기 비데오 출력 신호의 컬러 파라미터를 제어하는 변환 수단(210)을 추가로 포함하는 것을 특징으로 하는 비데오 신호 처리 유니트.
7. 제1항에 있어서, 상기 전달 수단(43, 43', 231)은 동작시마다 상기 화상 프레임 버퍼 수단(205, 206)사이에서 화상을 하나의 라인으로 전달하는 것을 특징으로 하는 비데오 신호 처리 유니트.
8. 제7항에 있어서, 하나의 화상 프레임 버퍼 수단(205 또는 206)내의 화상은 스크롤 및 시프트될 수 있는 것을 특징으로 하는 비데오 신호 처리 유니트.
9. 제7항에 있어서, 하나의 화상 프레임 버퍼 수단(205 또는 206)으로부터 다른 화상 프레임 버퍼 수단(205 또는 206)으로의 화상 전달은 그 화상을 그대로 전달하거나 확대 또는 축소시켜서 전달하는 것을 특징으로 하는 비데오 신호 처리 유니트.
10. 디지탈 입력 비데오 신호를 처리하는 방법에 있어서, 제1화상 프레임 버퍼(205)내의 상기 입력 비데오 신호를 기억시키는 단계와; 제1제어 신호에 응답하여 상기 제1화상 프레임 버퍼에 기억된 신호를 제2화상 프레임 버퍼(206)로 전달하는 단계와; 제2제어 신호에 응답하여 상기 제1화상 프레임 버퍼에 기억된 신호와 상기 제2화상 프레임 버퍼에 기억된 신호를 합성하는 단계를 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 방법.
11. 제10항에 있어서, 상기 전달 단계는 상기 기억된 비데오 신호를 동시에 한 라인으로 전달하는 단계를 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 방법.
12. 제11항에 있어서, 상기 전달 단계는 소오스 라인 및 수신지 라인을 지정하는 단계를 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 방법.
13. 제12항에 있어서, 상기 전달 단계는 상기 제1화상 프레임 버퍼(205)로부터 상기 기억된 신호를 전달하기 위한 제1클록 레이트와 상기 기억된 신호를 상기 제2화상 프레임 버퍼(206)에 기억시키기 위한 제2클록 레이트를 지정하는 단계를 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 방법.
14. 제13항에 있어서, 상기 합성 단계는 상기 제1 및 제2화상 프레임 버퍼에 기억된 신호를 산술 동작으로 합성시키는 단계를 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 방법.
15. 제14항에 있어서, 각각의 화상 프레임 버퍼에 대한 인텐시티를 제어하는 단계를 추가로 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 방법.
16. 입력 비데오 신호를 처리하기 위한 장치(200)에 있어서, 상기 입력 비데오 신호로 표시되는 화상과 관련한 픽셀 배열을 기억하는 제1화상 프레임 버퍼 수단(205)과; 상기 제1화상 버퍼 수단(205)으로부터 전달되는 픽셀을 수신하여, 상기 픽셀 배열과의 선배열 관계로 상기 픽셀을 기억하는 제2화상 프레임 버퍼 수단(206)과; 상기 제1화상 프레임 버퍼 수단(205)에 기억된 픽셀과 상기 제2화상 프레임 버퍼 수단이 대응하는 위치에 기억된 픽셀을 합성시키는 합성 수단을 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 장치.
17. 제16항에 있어서, 상기 선배열 관계로 기억하는 과정은 상기 제1화상 프레임 버퍼 수단(205)내의 소오스 픽셀 라인 및 상기 제2화상 프레임 버퍼 수단(206)내의 수신지 픽셀 라인을 지정하는 과정과, 상기 제1화상 프레임 버퍼 수단(205)에 대한 제1클록 기간 및 상기 제2화상 프레임 버퍼(206)에 대한 제2클록 기간을 지정하는 과정을 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리장치.
18. 제17항에 있어서, 상기 제1 및 제2화상 프레임 버퍼 수단(205, 206)에서 픽셀 인텐시티 파라미터를 제어하는 수단을 추가로 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 장치.
19. 제16항에 있어서, 상기 합성 수단(209)은 상기 픽셀들을 미리 선택된 방식으로 합성하기 위한 산출 논리 유니트(209)를 포함하는 것을 특징으로 하는 디지탈 입력 비데오 신호 처리 장치.
20. 제16항에 있어서, 상기 제2화상 프레임 버퍼 수단(206)에 선택된 화상을 기억시키기 위한 수단을 추가로 포함하는 것을 특징으로 하는 비데오 신호 처리 장치.

Images