[go: up one dir, main page]

KR920010426B1 - Cvd를 이용한 pzt 박막의 제조방법 - Google Patents

Cvd를 이용한 pzt 박막의 제조방법 Download PDF

Info

Publication number
KR920010426B1
KR920010426B1 KR1019900008527A KR900008527A KR920010426B1 KR 920010426 B1 KR920010426 B1 KR 920010426B1 KR 1019900008527 A KR1019900008527 A KR 1019900008527A KR 900008527 A KR900008527 A KR 900008527A KR 920010426 B1 KR920010426 B1 KR 920010426B1
Authority
KR
South Korea
Prior art keywords
cvd
pzt
thin film
film manufacturing
pzt film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019900008527A
Other languages
English (en)
Other versions
KR920001638A (ko
Inventor
홍찬희
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019900008527A priority Critical patent/KR920010426B1/ko
Publication of KR920001638A publication Critical patent/KR920001638A/ko
Application granted granted Critical
Publication of KR920010426B1 publication Critical patent/KR920010426B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

CVD를 이용한 PZT 박막의 제조방법
제1도는 본 발명의 CVD 참고 장치도.
* 도면의 주요부분에 대한 부호의 설명
1-4 : 플로우미터 5-7 : 항온조
8,9 : 히터 10 : 석영관
11 : 압력게이지 12 : 냉각기
13 : 진공펌프
본 발명은 CVD를 이용한 PZT(Pb(Zr Ti)O3) 박막의 제조방법에 관한 것으로, 특히 메모리 소자의 커패시터에 적당하도록 한 것이다.
종래 PZT 박막의 제조방법으로는 졸-겔(Sol-Gel)방법, 스퍼터링(Sputtering), 이온-빔(Ion-Beam)방법등의 증착방법이 있다. 이들 중 졸-겔방법은 PZT를 용액상태로 제조하여 코팅(Coating) 또는 딥핑(Dipping)함으로써 박막을 형성한다. 또한, 스퍼터링이나 이온-빔 증착방법은 Pb, Zr, Ti의 산화분말을 화학양론적인 조성으로 혼합하여 850℃에서 하소한 후 다시 분쇄하여 제조장비에 적합한 크기로 몰딩하고, 이를 1250℃-1350℃에서 소결하여 타게트(Target)를 제조한다.
이어, 이 타게트를 실리콘이나 또는 다른 기판에 증착한 다음 550℃-700℃에서 에닐링공정을 거치므로써 PZT 박막을 형성하게 된다. 통상 PZT 박막은 유전율(Er)이 2000-4000 정도여서 Sio2(Er=3.9), Ta2O5(Er=12.5) 보다 훨씬 큼으로 메모리 커패시터에 응용된다. 특히 이를 DRAM에 응용할 경우에는 64M 혹은 256M-DRAM에 스택 혹은 트렌치등의 복잡한 공정 없이 평면상태에서 공정진행이 가능하다.
그러나 종래의 스퍼터링 방법은 상기한 바와 같이 믹스트 옥사이드(Mixed Oxide)방법으로, PZT 타게트를 제조한 후 RF(Radio Frequency)를 인가하여 증착 하였으나, 이 RF 스퍼터링 방법은 증착속도가 매분당 10Å-30Å정도로 공정시간이 오래걸릴 뿐만 아니라 550℃-700℃에서 O2어닐링(Annealing)을 해야만 결정을 이루게되므로 공정이 복잡하다는 단점이 있었다.
이온-빔 증착 방법은 또한 RF 스퍼터링 방법과 같은 공정을 거침으로 동일한 단점이 존재한다.
따라서, 이와 같은 방법으로 PZT 박막을 형성할 경우 공정시간이 길어짐은 물론 DRAM 응용시 패턴에서의 스텝 커버리지가 나쁘게되고 스텝 패턴에서 누설전류가 많이 흐르게 된다.
본 발명은 CVD 증착방법을 이용하여 상기 문제점을 제거키위한 것으로 이를 첨부된 CVD 참고장치도인 제1도를 참조하여 상술하면 다음과 같다.
먼저 Ti(OC2H5)4를 120-150℃의 항온조(5)에서 증발시키고 Zr[(C3H7O)4]는 200-250℃의 항온조(6)에서 증발시키며, Pb(C2H5)4는 10-20℃의 항온조(7)에서 증발시킨다. 이 상태에서 이 3종류의 화학제는 플로우 미터(Flow Meter)(1-3)에 의해 설정치의 유량으로 조절된 캐리어 가스인 Ar 혹은 N2에 의해 항상 700-850℃를 유지하고 있는 지점(P)에 도달하여 합쳐지며 이때 플로우 미터(4)를 통해 O2가 공급되어 PZT 1차 반응이 유도된다.
이어 히터(9)에 의해 900-1200℃의 온도로 유지되는 알루미늄 또는 석영관(10)내에서 PZT가 2차 반응이 되므로써 PZT 박막이 유도된다.
이상과 같이 본 발명에 의해 형성된 PZT[Pb(Zr×Ti(1-x)O3]는 Zr과 Ti의 비를 플로우미터(1-3)에 의해 쉽게 조절할 수 있으며, 이 조성비의 변화로 메모리 소자에 사용되는 고유전 및 저누설전류의 커패시터를 제작할 수 있다.
또한, 본 발명에 의한 PZT는 CVD 특성에 따라 스텝 커버리지를 향상시킬 수 있으며, 플로우미터(1-3)의 조절에 의해 성막속도가 분당 1000-10000Å까지 가능하므로 공정시간을 대폭 단축할 수 있다. 또한, 지점(P)와 석영관(10)내에서의 2차례 PZT 반응으로 인해 균일한 박막을 얻을 수 있다.

Claims (1)

  1. 화학제 Ti(OC2H5)4, Zr[(C3H7O)4], Pb(C2H5)4를 각각 120-150℃, 200-250℃, 10-20℃의 항온조에서 증발시킨 상태에서 Ar 혹은 N2를 캐리어 가스로 하여 이들을 하나로 혼합한 후 700-850℃ 상태에서 O2를 공급하여 PZT 1차 반응을 유도하고 이어 온도 900-1200℃ 상태에서 2차 반응을 유도하여 PZT 박막을 형성시킴을 특징으로 하는 CVD를 이용한 PZT 박막의 제조방법.
KR1019900008527A 1990-06-11 1990-06-11 Cvd를 이용한 pzt 박막의 제조방법 Expired KR920010426B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900008527A KR920010426B1 (ko) 1990-06-11 1990-06-11 Cvd를 이용한 pzt 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900008527A KR920010426B1 (ko) 1990-06-11 1990-06-11 Cvd를 이용한 pzt 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR920001638A KR920001638A (ko) 1992-01-30
KR920010426B1 true KR920010426B1 (ko) 1992-11-27

Family

ID=19299958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008527A Expired KR920010426B1 (ko) 1990-06-11 1990-06-11 Cvd를 이용한 pzt 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR920010426B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756235B1 (en) 1999-08-20 2004-06-29 Tokyo Electron Limited Metal oxide film formation method and apparatus
US6866882B1 (en) 1999-03-12 2005-03-15 Tokyo Electron Limited Method of forming a thin film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6866882B1 (en) 1999-03-12 2005-03-15 Tokyo Electron Limited Method of forming a thin film
US6756235B1 (en) 1999-08-20 2004-06-29 Tokyo Electron Limited Metal oxide film formation method and apparatus

Also Published As

Publication number Publication date
KR920001638A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
JP3649917B2 (ja) キャパシタ用誘電体膜
KR100269025B1 (ko) 층진 초격자 물질의 제조를 위한공정
US5840110A (en) Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
KR100300655B1 (ko) 헥사메틸-디실라잔을 사용한 박막의 액체소스형성
US5372850A (en) Method of manufacturing an oxide-system dielectric thin film using CVD method
US6576928B2 (en) Semiconductor device capacitor with high permittivity tantalum pentoxide/niobium pentoxide dielectric
KR100373080B1 (ko) Ｃ-축 배향 납 게르마네이트 막 및 퇴적방법
US3629088A (en) Sputtering method for deposition of silicon oxynitride
JPH04350167A (ja) 高誘電体薄膜の製造方法
KR920010426B1 (ko) Cvd를 이용한 pzt 박막의 제조방법
US20020012222A1 (en) Dielectric-constant-enhanced capacitor
US6403160B1 (en) Ferroelectric thin film, production method thereof and coating liquid for making thin film
US5976624A (en) Process for producing bismuth compounds, and bismuth compounds
US5932905A (en) Article comprising a capacitor with non-perovskite Sr-Ba-Ti oxide dielectric thin film
JPH02258700A (ja) 強誘電体薄膜及びその製造法
US3547786A (en) Mixed protective coating of semiconductive bodies
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
EP0699343B1 (en) Thin film capacitors on gallium arsenide substrate and process for making the same
US3668095A (en) Method of manufacturing a metallic oxide film on a substrate
JPS5978553A (ja) キヤパシタおよびその製造方法
KR100247474B1 (ko) 피지티 강유전체 캐패시터 제조 방법
KR100272160B1 (ko) 반도체 장치의 커패시터 제조방법
KR100365038B1 (ko) 다상 납게르마네이트막 및 퇴적 방법
JPH088403A (ja) 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20061128

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20061128

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000