[go: up one dir, main page]

KR910013279A - 감지 증폭기 및 이에 의한 방법 - Google Patents

감지 증폭기 및 이에 의한 방법 Download PDF

Info

Publication number
KR910013279A
KR910013279A KR1019900021071A KR900021071A KR910013279A KR 910013279 A KR910013279 A KR 910013279A KR 1019900021071 A KR1019900021071 A KR 1019900021071A KR 900021071 A KR900021071 A KR 900021071A KR 910013279 A KR910013279 A KR 910013279A
Authority
KR
South Korea
Prior art keywords
circuit
voltage
coupled
source
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1019900021071A
Other languages
English (en)
Inventor
에스.웹스터 윌리엄
디.에드몬드슨 다니엘
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR910013279A publication Critical patent/KR910013279A/ko
Abandoned legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

감기 증폭기 및 이에 의한 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a-b도는 본 발명의 감지 증폭기를 도시한 도면.

Claims (25)

  1. 개개의 입력 신호에 의해 선택적으로 인에이블되는 다수의 프로그래머블 스위치들에 결합된 감지 노드의 논리 상태를 검출하도록 동작할 수 있는 감지 회로에 있어서, 상기 감지 노드를 제어신호에 응답하여 전압원에 선택적으로 결합시키기 위한 제1전압 제어 회로, 상기 제1 전압 제어 회로가 선정된 전압에 도달한 상기 감지 노드에 응답하는 상기 전압원으로부터 상기 감지 노드를 감결합하도록 상기 제어 신호를 발생시키기 위한 귀환회로, 및 상기 프로그래머블 스위치들 중 1개의 스위치가 인에이블될 때까지 상기 감지 노드상에 선정된 전압을 유지시키기 위한 제2전압 제어회로를 포함하는 것을 특징으로 하는 감지 회로.
  2. 제1항에 있어서, 상기 제1전압 제어 회로가 상기 귀한 회로에 접속되는 게이트, 상기 전압원에 접속되는 제1 소오스/드레인, 및 상기 감지 노드에 접속되는 제2 소오스/드레인을 갖고 있는 P-채널 트랜지스터를 포함하는 것을 특징으로 하는 감지 회로.
  3. 제1항에 있어서, 상기 귀환 회로가 2개의 인버터를 포함하는 있는 것을 특징으로 하는 감지 회로.
  4. 제2항에 있어서, 상기 귀환 회로가 상기 감지 노드에 결합된 입력을 갖고 있는 제1인버터, 및 상기 제1인버터의 출력에 접속되는 입력을 갖고 있는 제2 인버터를 포함하는 것을 특징으로 하는 감지 회로.
  5. 제4항에 있어서, P-채널 트랜지스터가 상기 선정된 전압에 응답하여 디스에이블되도록 상기 제1 및 제2인버터가 트립 포인트를 갖는 것을 특징으로 하는 감지 회로.
  6. 제1항에 있어서, 상기 제2전압 제어 회로가 제1 및 제2N-채널트랜지스터를 포함하고 있는 것을 특징으로 하는 회로.
  7. 제6항에 있어서, 상기 제1N-채널 트랜지스터의 게이트 및 제1소오스/드레인 영역이 전압원에 결합되고, 상기 제1N-채널 트랜지스터의 제2 소오스/드레인이 상기 제2N-채널 트랜지스터의 제1소오스/드레인에 결합되며, 상기 제2N-채널 트랜지스터의 제2소오스/드레인이 상기 감지 노드에 결합되는 것을 특징으로 하는 감지 회로.
  8. 제1항에 있어서, 상기 감지 노드에 결합되는 인버터를 더 포함하는 것을 특징으로 하는 감지 회로.
  9. 제1항에 있어서, 상기 프로그래머블 스위치들이 비휘발성 메모리셀을 포함하는 것을 특징으로 하는 감지 회로.
  10. 제1항에 있어서, 상기 비휘발성 메모리 셀이 FAMOS 트랜지스터를 포함하는 것을 특징으로 하는 감지 회로.
  11. 입력 전이에 응답하여 신속한 출력 전이를 제공하기 위한 회로에 있어서, 감지 노드, 제1 상태인 경우 상기 감지 노드에 결합되고 상기 감지 노드를 전압원에 선택적으로 결합시키도록 동작할 수 있으며 제2 상태인 경우, 상기 감지 노드를 상기 전압원으로부터 감결합되는 부동 게이트 MOS 메모리 셀, 상기 감지 노드에 결합되고, 로우 논리 상태로부터 하이 논리 상태로 상기 감지 노드 전이 속도를 증가시키도록 동작할 수 있는 전류 발생 회로, 상기 메모리 셀의 상태에 응답하는 상기 전류 발생 회로와 상기 적 라인 사이에 결합되고 상기 전류 발생 회로를 인에이블 및 디스에이블시키도록 동작할 수 있는 스위칭 회로, 및 상기 메모리 셀 출력에 응답하여 상기 감지 노드에 결합되고, 상기 전류 발생 회로가 디스에이블되는 동안 상기 자기 감지 노드를 하이 논리 상태로 유지하도록 동작할 수 있는 전압 발생 회로를 포함하는 것을 특징으로 하는 회로.
  12. 제11항에 있어서, 상기 감지 노드에 결합되고 상기 감지 노드의 논리 상태를 반전시키도록 할 수 있는 입력을 갖고 있는 인버터 회로를 더 포함하는 것을 특징으로 하는 회로.
  13. 제11항에 있어서, 상기 스위칭 회로가 입력 및 출력을 갖고 있는 제1 인버터 회로, 및 입력 및 출력을 갖고 있는 제2 인버터 회로를 포함하는 것을 특징으로 하는 회로.
  14. 제13항에 있어서, 상기 제1 인버터 회로의 상기 입력이 상기 감지 노드에 결합되고, 상기 제1 인버터 회로의 상기 출력이 상기 제2 인버터 회로의 상기 입력에 결합되며, 상기 제2 인버터 회로의 상기 출력이 상기 P-채널 FET의 상기 게이트에 결합되는 것을 특징으로 하는 회로.
  15. 다수의 입력, 다수의 적 라인, 각각의 적라인을 관련된 입력에 응답하는 제1 전압원에 선택적으로 결합하는 다수의 프로그래머블 스위치 장치, 및 각각의 적 라인에서 관련되는 감지 회로를 포함하고, 상기 감지 회로가, 상기 적 라인을 제어 신호에 응답하여 제2 전압원에 선택적으로 결합시키기 위한 제1 전압 제어 회로, 상기 관련된 적 라인 상의 전압에 응답하여 상기 제어 신호를 발생시키기 위한 귀환 회로, 및 상기 적 라인이 상기 제1 전압원에 결합되지 않은 경우에 상기 적 라인 상에 설정된 전압을 유지시키기 위한 제2 전압 제어회로를 포함하는 것을 특징으로 하는 프로그래머블 어레이 논리 회로.
  16. 제15항에 있어서, 상기 제 1전압원이 그라운드 전압인 것을 특징으로 하는 프로그래머블 어레이 논리 회로.
  17. 제16항에 있어서, 상기 제2 전압원이 Vcc인 것을 특징으로 하는 프로그래머블 어레이 논리 회로.
  18. 제15항에 있어서, 상기 제1 전압 제어 회로가 상기 귀환 회로에 접속되는 게이트, 상기 전압원에 접속되는 제1 소오스/드레인, 및 상기 적 라인에 접속되는 제2 소오스/드레인을 갖고 있는 P-채널 트랜지스터를 포함하는 것을 특징으로 하는 프로그래머블 어레이 논리 회로.
  19. 제18항에 있어서, 상기 귀환 회로가 제1 및 제2 인버터를 포함하고, 각각의 인버터가 입력 및 출력을 갖고 있으며, 상기 제1 인버터의 입력이 상기 적 라인에 접속되고, 상기 제1 인버터의 출력이 상기 제2 인버터의 입력에 접속되며, 상기 제2 인버터의 출력이 상기 P-채널 트랜지스터의 게이트에 접속되는 것을 특징으로 하는 프로그래머블 어레이 논리 회로.
  20. 제15항에 있어서, 상기 제2 전압 제어 회로가 제3 전압원과 적라인 사이에 결합되는 제1 및 제2 N-채널 트랜지스터를 포함하는 것을 특징으로 하는 프로그래머블 어레이 논리 회로.
  21. 제15항에 있어서, 상기 프로그래머블 스위칭 장치가 FAMOS트랜지스터를 포함하는 것을 특징으로 하는 프로그래머블 어레이 논리 회로.
  22. 입력 전이에 응답하여 신속한 출력 전이를 제공하는 방법에 있어서, 로우/하이 출력 전이 중에 적 라인상의 전압을 신속하게 증가시키도록 상기 적 라인에 전류를 제공하는 단계, 상기 적 라인이 상기 적 라인 상의 초과 전압을 방지하도록 하이 논리 레벨 상태인 경우에 상기 전류원을 디스에이블하는 단계, 전압 발생기를 사용하여 상기 적 라인 전압을 유지하는 단계, 및 상기 적 라인이 로우 논리 레벨 상태인 경우 상기 전류원을 재인에이블하는 단계를 포함하는 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 상기 적 라인에 전류를 제공하는 상기 단계가 상기 적 라인에 결합되는 P-채널 FET 전류원을 인에이블하는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 상기 전류원을 디스에이블하는 단계가 상기 P-채널 FET 전류원의 턴하는 단계를 포함하는 것을 특징으로 하는 방법.
  25. 제24항에 있어서, 상기 적 라인 상에 전압을 유지하는 단계가 상기 적 라인과 전압원 사이에 결합되는 2개의 N-채널 FET 양단에 걸린 선정된 전압을 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900021071A 1989-12-20 1990-12-19 감지 증폭기 및 이에 의한 방법 Abandoned KR910013279A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/453,635 US5041746A (en) 1989-12-20 1989-12-20 Sense amplifier providing a rapid output transition
US453635 1989-12-20

Publications (1)

Publication Number Publication Date
KR910013279A true KR910013279A (ko) 1991-08-08

Family

ID=23801416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021071A Abandoned KR910013279A (ko) 1989-12-20 1990-12-19 감지 증폭기 및 이에 의한 방법

Country Status (5)

Country Link
US (1) US5041746A (ko)
EP (1) EP0434252B1 (ko)
JP (1) JP3086481B2 (ko)
KR (1) KR910013279A (ko)
DE (1) DE69025875T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487636B1 (ko) * 1998-12-30 2006-05-11 주식회사 하이닉스반도체 전류미러형감지증폭기

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684206B1 (fr) * 1991-11-25 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de lecture de fusible de redondance pour memoire integree.
US5264741A (en) * 1992-06-19 1993-11-23 Aptix Corporation Low current, fast, CMOS static pullup circuit for static random-access memories
US5332929A (en) * 1993-04-08 1994-07-26 Xilinx, Inc. Power management for programmable logic devices
US5568066A (en) * 1994-11-17 1996-10-22 Advanced Micro Devices, Inc. Sense amplifier and or gate for a high density programmable logic device
US5525917A (en) * 1994-12-16 1996-06-11 Altera Corporation Sense amplifier with feedback and stabilization
US5850365A (en) * 1994-12-16 1998-12-15 Altera Corporation Sense amplifier with individually optimized high and low power modes
US5587666A (en) * 1995-04-26 1996-12-24 Cyrix Corporation Sense amplifier slew circuitry
KR0146532B1 (ko) * 1995-05-25 1998-11-02 김광호 반도체 메모리 장치의 다이나믹 레벨 컨버터
US6362665B1 (en) * 1999-11-19 2002-03-26 Intersil Americas Inc. Backwards drivable MOS output driver
JP2004199813A (ja) * 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7400167B2 (en) * 2005-08-16 2008-07-15 Altera Corporation Apparatus and methods for optimizing the performance of programmable logic devices
US20090046532A1 (en) * 2007-08-17 2009-02-19 Infineon Technologies Ag Supply Voltage for Memory Device
US7975195B1 (en) 2008-08-28 2011-07-05 Marvell International Ltd. Scan architecture for full custom blocks with improved scan latch
WO2013054515A1 (ja) 2011-10-12 2013-04-18 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
JP6468920B2 (ja) * 2015-03-31 2019-02-13 株式会社沖データ 発光駆動回路及び画像形成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433257A (en) * 1980-03-03 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Voltage supply for operating a plurality of changing transistors in a manner which reduces minority carrier disruption of adjacent memory cells
US4404474A (en) * 1981-02-06 1983-09-13 Rca Corporation Active load pulse generating circuit
US4471240A (en) * 1982-08-19 1984-09-11 Motorola, Inc. Power-saving decoder for memories
US4647797A (en) * 1984-08-23 1987-03-03 Ncr Corporation Assist circuit for improving the rise time of an electronic signal
US4728827A (en) * 1986-12-03 1988-03-01 Advanced Micro Devices, Inc. Static PLA or ROM circuit with self-generated precharge
US4899070A (en) * 1988-07-13 1990-02-06 Altera Corporation Bit line sense amplifier for programmable logic devices
US4880997A (en) * 1988-08-18 1989-11-14 Ncr Corporation Low noise output buffer circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487636B1 (ko) * 1998-12-30 2006-05-11 주식회사 하이닉스반도체 전류미러형감지증폭기

Also Published As

Publication number Publication date
JP3086481B2 (ja) 2000-09-11
DE69025875D1 (de) 1996-04-18
JPH04167298A (ja) 1992-06-15
EP0434252A2 (en) 1991-06-26
US5041746A (en) 1991-08-20
EP0434252A3 (en) 1992-06-03
DE69025875T2 (de) 1996-07-25
EP0434252B1 (en) 1996-03-13

Similar Documents

Publication Publication Date Title
JP3198027B2 (ja) メモリ・アレイ・セルの読み出し装置
KR910013279A (ko) 감지 증폭기 및 이에 의한 방법
KR940018864A (ko) 반도체 장치
KR930020695A (ko) 반도체 기억장치
KR0146387B1 (ko) 플립플롭형 증폭 회로
US6867641B2 (en) Internal voltage generator for semiconductor device
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
US5880990A (en) Dual port memory apparatus operating a low voltage to maintain low operating current during charging and discharging
KR970063278A (ko) 반도체 메모리
KR960019304A (ko) 반도체 메모리 장치의 센스앰프 회로
KR970017606A (ko) 반도체 메모리 장치
KR970003270A (ko) 반도체메모리소자의 테스트를 위한 고속 기록회로
JPH09204798A (ja) 信号発生回路
KR930006978A (ko) 씨모스 셀프 부스트 회로
US6353560B1 (en) Semiconductor memory device
KR950001773A (ko) 반도체 메모리 장치
EP0352524B1 (en) EPROM low voltage sense amplifier
KR960025800A (ko) 반도체 기억소자의 리던던시 장치
JP2954080B2 (ja) 不揮発性半導体メモリ
US5532622A (en) Multi-input transition detector with a single delay
KR100193446B1 (ko) 불 휘발성 반도체 메모리의 로우 디코더
KR910013730A (ko) 감지 회로
KR100230374B1 (ko) 감지증폭기
KR970051215A (ko) 반도체 메모리 장치의 펄스발생 회로
KR100313938B1 (ko) 이프롬셀의전원전압공급회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19901219

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951219

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19901219

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980928

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee