KR910010065B1

KR910010065B1 - Voltage amp circuit

Info

Publication number: KR910010065B1
Application number: KR1019890008643A
Authority: KR
Inventors: 배일성
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1989-06-22
Filing date: 1989-06-22
Publication date: 1991-12-12
Also published as: KR910002103A

Abstract

내용 없음.No content.

Description

Voltage amplifier circuit

제1도는 종래의 전압증폭 회로도.1 is a conventional voltage amplifier circuit diagram.

제2도는 제1도에 사용되는 스위치 조절신호의 파형도.2 is a waveform diagram of a switch control signal used in FIG.

제3도는 본 발명에 따른 전압증폭 회로도.3 is a voltage amplification circuit diagram according to the present invention.

제4도는 제3도에 사용되는 스위치 조절신호의 파형도.4 is a waveform diagram of a switch control signal used in FIG.

본 발명은 반도체 장치의 전압 증폭회로에 관한 것으로, 특히 입력 캐패시터의 수를 감소하여 출력 전압을 임의로 조정할 수 있는 전압 증폭회로에 관한 것이다.The present invention relates to a voltage amplifier circuit of a semiconductor device, and more particularly, to a voltage amplifier circuit capable of arbitrarily adjusting the output voltage by reducing the number of input capacitors.

최근 반도체 기술의 향상으로 인하여 스위치드 캐패시터 회로(Switched Capacitor Circuit)의 모노리틱화가 가능하게 되어 많은 종류의 스위치드 캐패시터 필터(SCF)용 반도체가 값싸게 생산되고 있다. 상기 스위치드 캐패시터 필터(SCF)는 소정의 입력 신호의 파형을 흐뜨리지 않고 진폭전압을 크게 할 수 있으며, 일반적으로 통신기기, 오디오 및 비디오 등의 분야에 많이 이용된다.Recently, due to the improvement of semiconductor technology, monolithic switching capacitor circuits are possible, and many kinds of semiconductors for switched capacitor filters (SCFs) are produced at low cost. The switched capacitor filter (SCF) can increase the amplitude voltage without disturbing the waveform of a predetermined input signal, and is generally used in fields such as communication equipment, audio, and video.

제1도는 종래의 전압 증폭 회로도로써 다수의 입력전압단(V1-Vn)에 제1입력 캐패시터부(C1-Cn)가 연결되고, 상기 입력단(V1-Vn)에 제2입력 캐패시터부 (αC1-αCn)는 제1단 스위치(S11-Sn1)를 통하여 상기 제1입력 캐패시터부(C1-Cn)와 병렬 접속되며 상기 제2입력 캐패시터(αC1-αCn)는 제2단 스위치 (S12-Sn2)를 통하여 접지되고, 상기 각 제1입력 캐패시터(C1-Cn)가 연산증폭기(OP)의 (-)단에 연결되고, 상기 연산증폭기(OP)의 (+)단에 접지되고, 상기 연산증폭기(OP)의 (-)단과 출력단 사이에 제1피드백 캐패시터(Cf)가 상기 연산증폭기(OP)와 병렬 접속되며, 상기 제2피드백 캐패시터(αC1-αCn)와 제2피드백 캐패시터(αcf)가 접속되고, 상기 제2피드백 캐패시터(αCf)는 제2 및 제3스위치(S2, S3)에 의해 상기 제1피드백 캐패시터(Cf)와 병렬 접속되며, 상기 제2피드백 캐패시터(αCf)는 제1 및 제4 스위치(S1, S4)에 의해 접지되게 구성되어 있다. 상기 구성에서 상기 제2입력 캐패시터(αC1-αCn)의 개수가 상기 제1입력 캐패시터(C1-Cn) 의 개수와 같은 것은 상기 제2피드백 캐패시터(αCf)에 축적되는 전하량과(즉, 상기 제1입력 캐패시터(C1-Cn)에 축적된 전하량)과 상기 제2입력 캐패시터(αC1-αCn)에 축적되는 전하량의 비가 상기 제1피드백 캐패시터(Cf)와 상기 제1입력 캐패시터(C1-Cn)에 축적되는 전하량의 비와 같게 하기 위한 것임을 알아두기 바란다.FIG. 1 is a conventional voltage amplification circuit diagram, wherein a first input capacitor part C1 -Cn is connected to a plurality of input voltage terminals V1 -Vn, and a second input capacitor part αC1-is connected to the input terminals V1 -Vn. αCn is connected in parallel with the first input capacitor unit C1-Cn through a first stage switch S11-Sn1, and the second input capacitor αC1-αCn connects the second stage switch S12-Sn2. The first input capacitors C1-Cn are connected to the negative terminal of the operational amplifier OP, grounded to the positive terminal of the operational amplifier OP, and grounded at the operational amplifier OP. A first feedback capacitor Cf is connected in parallel with the operational amplifier OP between a negative (−) terminal and an output terminal of), the second feedback capacitors αC1-αCn and a second feedback capacitor αcf are connected. The second feedback capacitor αCf is connected in parallel with the first feedback capacitor Cf by second and third switches S2 and S3, and the second feedback capacitor αCf is connected to the first and the third feedback capacitor αCf. 4 is configured to be grounded by the switch (S1, S4). In the above configuration, the number of the second input capacitors αC1 -αCn equal to the number of the first input capacitors C1 -Cn corresponds to the amount of charge accumulated in the second feedback capacitor αCf (that is, the first amount). The charge amount accumulated in the input capacitors C1-Cn) and the charge amount accumulated in the second input capacitors αC1-αCn are accumulated in the first feedback capacitor Cf and the first input capacitor C1-Cn. Note that this is intended to be equal to the ratio of the amount of charge to be made.

제2도는 제1도를 동작시키기 위하여 인가되는 스위치 조절신호의 펄스 파형도를 나타낸 도면으로 제2a도의 파형은 제1단 스위치(S11-Sn1)와 제2 및 제3 스위치(S2, S3)을 동작시키는 신호이며, 제2b도의 파형은 제2단 스위치(S12-Sn2)의 제1 및 제4 스위치(S1, S4)를 동작시키는 신회이다.FIG. 2 is a diagram showing pulse waveforms of a switch control signal applied to operate FIG. 1. FIG. 2A shows waveforms of first stage switches S11-Sn1 and second and third switches S2 and S3. The waveform shown in FIG. 2B is a new signal for operating the first and fourth switches S1 and S4 of the second stage switches S12-Sn2.

이하 상기 제1도의 동작을 상기 제2도를 참조하여 설명한다.Hereinafter, the operation of FIG. 1 will be described with reference to FIG. 2.

외부에서 인가되는 스위치 조절신호(SCS)가 ′하이′ 상태가 될 시에 각 스위치들은 ′온′이 된다.When the switch control signal SCS applied from the outside becomes 'high' state, each switch is 'on'.

입력전압단(V1-Vn)을 통해 전압이 입력되고, 외부에서 상기 제2a,b와 같은 스위치 조절신호(SCS)가 인가되었다. 상기 (2a)가 ′하이′로 입력될 때에는 제1단 스위치(S11-Sn1)와 제2,3스위치(S2, S3)가 ′온′이 된다. 그때 제1입력 캐패시터(C1-Cn) 및 제2입력 캐패시터(αC1-αCn)와 제1피드백 캐패시터(Cf) 및 제2피드백 캐패시터(αCf)는 각각 소정의 전하량을 충전하게 된다. 그때 상기의 각 캐패시터에 축적되는 전하량은 다음과 같다. 즉, 제1입력 캐패시터(C1-Cn)에는 입력전압(V1-Vn)×입력 캐패시터 용량(C1-Cn)이, 제2입력 캐패시터(αC1)에는 입력전압(V1-Vn)×제2입력 캐패시터(αC1-αCn) 용량이, 제1피드백 캐패시터(Cf)에는 출력전압(Vo)×제1피드백 캐패시터(Cf)의 용량이, 제2피드백 캐패시터(αCf)에는 출력전압(Vo)×제2피드백 캐패시터(αCf) 용량이 축적된다.A voltage was input through the input voltage terminals V1 -Vn, and a switch control signal SCS such as the second a and b was applied from the outside. When (2a) is input as 'high', the first stage switches S11-Sn1 and the second and third switches S2 and S3 become 'on'. At this time, the first input capacitor C1 -Cn and the second input capacitor αC1 -αCn, the first feedback capacitor Cf, and the second feedback capacitor αCf respectively charge a predetermined amount of charge. At this time, the amount of charge accumulated in each capacitor is as follows. That is, the first input capacitors C1-Cn have input voltages V1-Vn × input capacitor capacitance C1-Cn, and the second input capacitor αC1 have input voltages V1-Vn x second input capacitors. (αC1-αCn) The capacitance of the first feedback capacitor Cf is the output voltage Vo × the capacitance of the first feedback capacitor Cf, and the capacitance of the second feedback capacitor αCf is the output voltage Vo × second feedback. Capacitor αCf capacity is accumulated.

따라서 출력전압은

가 된다. 즉, 예를 들어 상기 수식에서 n=3일 경우에

가 된다. 상기에서 만일 상기 Vi 값이 1v로 주어지고 상기 C1=0.5, C2=0.3, C3=0.2일 경우에, 그 출력값인 상기 Vo를 예를 들어 0.8v로 원할시에는 상기 C3로 입력되는 입력값만을 제거해 주면되는 것이다.Therefore, the output voltage

Becomes That is, for example, when n = 3 in the above formula

Becomes In the above case, when the Vi value is 1v and the C1 = 0.5, C2 = 0.3, and C3 = 0.2, when the output value Vo is desired, for example, 0.8v, only the input value input to the C3 is required. You can remove it.

그후 제2a도의 신호가 ′로우′ 상태가 되고 제2b도의 신호가 ′하이′상태로 입력되면, 상기 각 입력회로의 제2단 스위치(S12-Sn2)가 ′온′이 되고 또한 제1 및 제4스위치(S1)(S4)가 ′온′이 된다. 그때 제2입력 캐패시터(αC1-αCn)에 축적되어 있던 전하량은 제2단 스위치(S12-Sn2)를 통하여 방전되고, 제1피드백 캐패시터(Cf)에 축적되어 있던 전하는 출력전압(Vo)을 출력하며, 그때 제2피드백 캐패시터(αCf)의 전하량은 상기 제1 및 제4 스위치(S1)(S4)에 의해 방전된다.Thereafter, when the signal of FIG. 2a becomes 'low' state and the signal of FIG. 2b is input to 'high' state, the second stage switches S12-Sn2 of the respective input circuits become 'on' and the first and the first The four switches S1 and S4 are turned on. At this time, the amount of charge accumulated in the second input capacitors αC1 -αCn is discharged through the second switch S12-Sn2, and the charge accumulated in the first feedback capacitor Cf outputs the output voltage Vo. In this case, the charge amount of the second feedback capacitor αCf is discharged by the first and fourth switches S1 and S4.

상기에서 제2피드백 캐패시터(αCf)는 상기 연산증폭기(OP)의 반전단자에 형성되는 기생 캐패시터에 축적되는 누설전류 및 상기 반전단자에 입력되는 직류전류에 대한 동작 전압을 버어츄얼 그라운드(virtual ground)로 결정해 주기 위한 것이다.The second feedback capacitor αCf is a virtual ground for operating voltages for leakage current accumulated in a parasitic capacitor formed at the inverting terminal of the operational amplifier OP and a DC current input to the inverting terminal. It is to be decided.

또한 상기 제2피드백 캐패시터(αCf)로 인한 증폭이득의 영향을 방지하기 위하여 제2입력 캐패시터(αC1-αCn)를 제1입력 캐패시터(C1-Cn)의 수에 비례하여 형성하였다.In addition, in order to prevent amplification gain due to the second feedback capacitor αCf, the second input capacitors αC1-αCn are formed in proportion to the number of the first input capacitors C1-Cn.

따라서, 연산증폭기의 반전단자에 연결된 기생 캐패시터에 축적되는 누설 전류의 방전 및 상기 반전단자의 직류 동작 전압을 결정하기 위한 제2피드백 캐패시터 때문에 발생되는 증폭이득의 영향을 방지하기 위하여 제1입력 캐패시터와 같은 개수의 제2입력 캐패시터가 필요하므로 설계시 부품이 증가되고, 또한 제2입력 캐패시터 및 제2피드백 캐패시터와 제1입력 캐패시터 및 제1피드백 캐패시터의 비가 α배로 일정하게 되어야 하므로 캐패시터 집적화시에 모두 일정하게 α의 비율로 제작하는 것은 상당히 어렵다.(캐패시터는 실제 제조공정상에 최소 0.01% 정도의 에러를 가지게 된다.) 또한, 모든 스위치가 획일적으로 동작하여야 하므로 출력 전압은 입력 전압에 대해 항상 반전되는 단점이 있다.Accordingly, the first input capacitor and the first input capacitor to prevent the discharge of leakage current accumulated in the parasitic capacitor connected to the inverting terminal of the operational amplifier and the amplification gain generated by the second feedback capacitor for determining the DC operating voltage of the inverting terminal Since the same number of second input capacitors are required, the number of components is increased in design, and the ratio of the second input capacitors and the second feedback capacitors and the first input capacitors and the first feedback capacitors must be constant by α times, so that both capacitor integration is required. It is quite difficult to produce a constant ratio of α (capacitors will have at least 0.01% error in the actual manufacturing process). Also, because all switches must operate uniformly, the output voltage is always inverted with respect to the input voltage. There are disadvantages.

따라서 본 발명의 목적은 고집적화할 수 있고, 설계 및 제작이 용이한 전압 증폭회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a voltage amplification circuit that can be highly integrated and easy to design and manufacture.

본 발명의 다른 목적은 출력 전압을 임의로 조적할 수 있는 전압 증폭회로를 제공함에 있다.Another object of the present invention is to provide a voltage amplifying circuit capable of arbitrarily adjusting the output voltage.

상기와 같은 목적을 달성하기 위하여 본 발명은, 소정의 전위 레벨을 가지는 다수개의 입력신호가 각각 입력되는 입력단과, 상기 입력단에 각각 전극의 일단이 연결되는 캐패시터단과, 상기 캐패시터단의 각 전극의 타단에 연결된 반전입력 단자와 접지 전압단에 접속된 비반전 입력단자와 소정의 원하는 신호를 출력하는 출력단자로 이루어지는 반전 증폭기와, 상기 반전 증폭기의 출력단자 및 반전입력 단자 사이에 전극의 양단이 접속된 피드백용 캐패시터를 가지고 소정의 스위치 조절신호의 제어에 의하여 상기 입력신호를 출력하는 전압 증폭회로에 있어서, 상기 입력단과 캐패시터단을 접속하기 위한 제1스위치 그룹과, 상기 캐패시터단과 상기 반전 증폭기의 반전 입력단자를 접속하기 위한 제2스위치 그룹과, 상기 제1스위치 그룹에 접속된 상기 캐패시터단 전극과 접지전압단을 접속하기 위한 제3스위치 그룹과, 상기 제2스위치 그룹에 접속된 상기 캐패시터단 전극과 접지전압단을 접속하기 위한 제4스위치 그룹과, 상기 반전 증폭기의 출력단에 전극의 일단이 연결된 출력용 캐패시터를 구비하는 전압증폭 회로임을 특징으로 한다.In order to achieve the above object, the present invention provides an input terminal for inputting a plurality of input signals having a predetermined potential level, a capacitor terminal having one end of each electrode connected to the input terminal, and the other end of each electrode of the capacitor terminal. An inverting amplifier comprising an inverting input terminal connected to the non-inverting input terminal connected to the ground voltage terminal and an output terminal for outputting a desired signal, and both ends of the electrode connected between the output terminal and the inverting input terminal of the inverting amplifier; A voltage amplifying circuit having a feedback capacitor and outputting the input signal under control of a predetermined switch control signal, comprising: a first switch group for connecting the input terminal and the capacitor terminal, an inverting input of the capacitor terminal, and the inverting amplifier; A second switch group for connecting terminals and an image connected to the first switch group A third switch group for connecting a capacitor terminal electrode and a ground voltage terminal, a fourth switch group for connecting the capacitor terminal electrode and a ground voltage terminal connected to the second switch group, and an electrode at an output terminal of the inverting amplifier. Characterized in that the voltage amplifier circuit having an output capacitor connected to one end of the.

상기에서 본 발명에 따른 각 스위치 그룹들은 상기 스위치 조절신호에 의해 제어됨을 특징으로 한다.In the above, each switch group according to the present invention is characterized by being controlled by the switch control signal.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명에 따른 회로도로서 그 구성은, 소정의 전위 레벨을 가지는 다수개의 입력신호가 각각 입력되는 입력단(V1-Vn)과, 상기 입력단(V1-Vn)에 각각 전극의 일단이 연결되는 입력용 캐패시터단(C1-Cn)과 상기 입력용 캐패시터단(C1-Cn)의 각 전극의 타단에 연결된 반전입력 단자(-)와 접지전압단에 접속된 비반전 입력단자(+)와 소정의 원하는 신호(Vo)를 출력하는 출력단자로 이루어지는 반전증폭기(OP)와, 상기 반전증폭기(OP)의 출력단자 및 반전 입력단자(-) 사이에 전극의 양단이 접속된 피드백용 캐패시터(Cf)를 가지고 소정의 스위치 조절신호(SCS)의 제어에 의하여 상기 입력신호를 출력하는 전압증폭 회로에 있어서, 상기 입력단(V1-Vn)과 캐패시터단(C1-Cn)을 접속하기 위한 제1 스위치그룹(S11-Sn1)과, 상기 캐패시터단(C1-Cn)과 상기 반전증폭기(OP)의 반전 입력단자(-)를 접속하기 위한 제2 스위치 그룹(S12-Sn2)과, 상기 제1 스위치 그룹(S11-Sn1)에 접속된 상기 캐패시터단(C1-Cn) 전극과 접지 전압단을 접속하기 위한 제3스위치 그룹(S13-Sn3)과, 상기 제2 스위치 그룹(S12-Sn2)에 접속된 상기 캐패시터단(C1-Cn) 전극과 접지전압단을 접속하기 위한 제4 스위치 그룹(S14-Sn4)과, 상기 반전 증폭기(OP)의 출력단자에 전극의 일단이 연결되고 전극의 타단이 접지전압단에 접속된 출력용 캐패시터(Co)와, 상기 출력용 캐패시터(Co) 전극의 일단과 상기 반전증폭기(OP)의 출력단자를 접속하기 위한 출력스위치(So)와, 상기 출력용 캐패시터(Co) 전극의 일단과 상기 반전증폭기(OP)의 반전입력단자(-)를 접속하기 위한 방전스위치(Sp)로 이루어지는 구성이다. 상기 구성에서 각 스위치들은 모두 스위칭 신호 발생장치(SCS)의 출력신호의 제어에 따라 동작된다.3 is a circuit diagram according to an embodiment of the present invention, in which a plurality of input signals having a predetermined potential level are respectively input to the input terminals V1 -Vn and one end of each of the electrodes connected to the input terminals V1 -Vn. Inverting input terminal (-) connected to the other end of each of the input capacitor terminal (C1-Cn) and each electrode of the input capacitor terminal (C1-Cn), non-inverting input terminal (+) connected to the ground voltage terminal and a predetermined An inverting amplifier OP comprising an output terminal for outputting a desired signal Vo, and a feedback capacitor Cf having both ends of an electrode connected between the output terminal and the inverting input terminal of the inverting amplifier OP. And a voltage amplifying circuit for outputting the input signal under control of a predetermined switch control signal SCS, wherein the first switch group S11 for connecting the input terminals V1 -Vn and the capacitor terminals C1 -Cn. -Sn1), inversion of the capacitor stages C1-Cn and the inverting amplifier OP For connecting the second switch group (S12-Sn2) for connecting the output terminal (-), the capacitor terminal (C1-Cn) connected to the first switch group (S11-Sn1), and the ground voltage terminal. A fourth switch group S14-Sn4 for connecting a third switch group S13-Sn3, the capacitor terminal C1-Cn electrode connected to the second switch group S12-Sn2, and a ground voltage terminal; And an output capacitor Co having one end of the electrode connected to the output terminal of the inverting amplifier OP and the other end of the electrode connected to the ground voltage terminal, one end of the output capacitor Co electrode, and the inverting amplifier OP. And a discharge switch Sp for connecting one end of the output capacitor Co electrode and an inverting input terminal (-) of the inverting amplifier OP. to be. In the above configuration, each switch is operated under the control of the output signal of the switching signal generator (SCS).

제4도는 제3도를 동작시키기 위해 인가되는 스위치 조절 신호를 나타낸 도면으로 제4a도의 파형은 제1 및 제4 스위치 그룹(S11-Sn1, S14-Sn4)와 출력 스위치(So)를 통작시키는 신호이며, 제4b도의 파형은 제2 및 제3 스위치 그룹(S12-Sn2, S13-Sn3)과 방전스위치(Sp)를 통작시키는 신호이고, 제4c도의 파형은 상기 제1 및 제2 스위치 그룹(S11-Sn1, S12-Sn12)과 방전스위치(Sp)를 동작시키는 신호이며, 제4d도의 파형은 상기 제3 및 제4 스위치 그룹(S13-Sn3, S14-Sn4)과 출력스위치(So)를 동작시키는 신호이며, 제4e도의 파형은 상기 제1, 제2, 제3 및 제4 스위치 그룹(S11-Sn1, S12-Sn2, S13-Sn3, S14-Sn4)를 동작시킨다. 상기에서 상기 제4도와 같은 펄스 파형도를 출력할 수 있는 신호발생장치의 실현은 용이한 것이며 이는 이 분야에 통상의 지식을 가진자는 쉽게 이해할 수 있는 사항이다.FIG. 4 is a diagram illustrating a switch control signal applied to operate FIG. 3, and the waveform of FIG. 4a is a signal for operating the first and fourth switch groups S11-Sn1 and S14-Sn4 and the output switch So. The waveform of FIG. 4b is a signal for operating the second and third switch groups S12-Sn2 and S13-Sn3 and the discharge switch Sp, and the waveform of FIG. 4c is the first and second switch group S11. -Sn1, S12-Sn12 and a signal for operating the discharge switch Sp, the waveform of Figure 4d is the third and fourth switch group (S13-Sn3, S14-Sn4) and the output switch (So) The waveform of FIG. 4E operates the first, second, third and fourth switch groups S11-Sn1, S12-Sn2, S13-Sn3, and S14-Sn4. It is easy to realize a signal generator capable of outputting a pulse waveform diagram as shown in FIG. 4 above, which is easily understood by those skilled in the art.

이하 본 발명에 의한 상기 제3도 회로의 동작특성을 상기 제4도를 참조하여 상세히 설명한다.Hereinafter, the operating characteristics of the circuit of FIG. 3 according to the present invention will be described in detail with reference to FIG. 4.

설명에 앞서 본 발명은 상기 제3도에 도시된 구성에서 알 수 있듯이 고집적에 유리하도록 캐패시터의 개수를 종래회로보다 반정도를 줄였음을 유의하기 바란다.Prior to the description, it should be noted that the present invention reduces the number of capacitors by about half as compared to conventional circuits, as can be seen in the configuration shown in FIG.

제3도에서 외부에서 인가되는 스위치 조절신호(SCS)의 주파수는 입력단자(V1-Vn)에 인가되는 신호의 가장 높은 주파수보다 높아야 한다. 또한 출력 캐패시터(Co)와 피드백 캐패시터(Cf)의 용량은 같아야 한다.(이는 전압 증폭시마다 출력 캐패시터(Co)의 충전된 전하량을 피드백 캐패시터(Cf)에 충전된 전하량으로 상쇄하기 위함이며, 또한 반전입력단자(-)의 직류전압을 버어츄얼 그라운드로 결정하기 위함이다.)In FIG. 3, the frequency of the switch control signal SCS applied from the outside should be higher than the highest frequency of the signal applied to the input terminals V1 -Vn. In addition, the capacity of the output capacitor Co and the feedback capacitor Cf should be the same. (This is to offset the amount of charged charge of the output capacitor Co with the amount of charge charged in the feedback capacitor Cf at every voltage amplification. To determine DC voltage of input terminal (-) as virtual ground.)

상기 구성에서 각각의 입력단(V1-Vn)에 전압을 인가하고 외부로부터 제4a도와 같은 스위치 조절신호(SCS)를 인가하면 제1 및 제4 스위치 그룹(S11-Sn1, S14-Sn4)과 출력 스위치(So)가 ′온′되어 각 입력캐패시터(C1-Cn)와 출력 캐패시터(Co)에 샘플링되어 충전된다.In the above configuration, when a voltage is applied to each of the input terminals V1 -Vn and a switch control signal SCS is applied from the outside, the first and fourth switch groups S11-Sn1 and S14-Sn4 and the output switch are applied. So is 'on' and is sampled and charged to each input capacitor C1-Cn and output capacitor Co.

그때 입력 캐패시터(C1-Cn)에는 입력 캐패시터용량(C1-Cn)×입력전압(V1-Vn)의 전하량이, 출력 캐패시터(Co)에는 출력 캐패시터용량(Co)×출력전압(Vo)의 전하량이 각각 충전되며, 상기 입력 캐패시터(C1-Cn)에 충전된 전하량과 상기 출력 캐패시터(Co)에 충전된 전하량의 비는 같게 된다. 다음에 상기 제4b도와 같은 스위치 조절신호(SCS)를 외부에서 인가되면 상기 제1 및 제4스위치그룹(S11-Sn1, S14-Sn4)과 출력 스위치(Co)는 ′오프′되고, 제2 및 제3스위치그룹(S12-Sn2, S13-Sn3)와 방전스위치(Sp)는 ′온′된다. 그때 입력 캐패시터(C1-Cn)와 출력 캐패시터(Co)에 충전되어 있던 전하는 방전되며 상기 피드백 캐패시터(Cf)는 바로 전에 결정된 출력값의 전하량으로 충전되며, 상기 출력단(Vo)의 전압은

이 된다.At this time, the input capacitors C1-Cn have the charge amount of the input capacitor capacity (C1-Cn) x the input voltage (V1-Vn), and the output capacitor Co has the charge amount of the output capacitor capacity (Co) x output voltage (Vo). Each of them is charged, and the ratio of the charge amount charged in the input capacitors C1-Cn and the charge amount charged in the output capacitor Co is equal. Next, when the switch control signal SCS as shown in FIG. 4B is externally applied, the first and fourth switch groups S11-Sn1 and S14-Sn4 and the output switch Co are 'off', and the second and The third switch groups S12-Sn2 and S13-Sn3 and the discharge switch Sp are 'on'. At this time, electric charges charged in the input capacitors C1 -Cn and the output capacitor Co are discharged, and the feedback capacitor Cf is charged with the charge amount of the output value determined just before, and the voltage of the output terminal Vo is

Becomes

또한, 제4c도와 같이 스위치 조절신호(SCS)가 외부에서 인가되면 제1 및 제2 스위치그룹(S11-Sn1, S12-Sn2)과 방전스위치(Sp)가 ′온′되고, 제4d도이면 제3 및 제4 스위치 그룹(S13-Sn3, S14-Sn4)과 출력스위치(So)가 ′온′되어 출력단(Vo)의 전압은

이 된다. 또한, 외부에서 인가되는 스위치 조절신호(SCS)가 상기 제4e도와 같으면, 상기 제1, 제2, 제3 및 제4 스위치 그룹(S11-Sn1, S12-Sn2, S13-Sn3, S14-Sn4)이 모두 ′오프′가 되므로, 상기 입력 캐패시터(C1-Cn)에 충전되는 전하량은 O(zero)이 되며, 따라서 출력전압 Vo=0이 된다.In addition, as shown in FIG. 4C, when the switch control signal SCS is applied from the outside, the first and second switch groups S11-Sn1 and S12-Sn2 and the discharge switch Sp are 'on', The third and fourth switch groups S13-Sn3 and S14-Sn4 and the output switch So are turned on so that the voltage at the output terminal Vo is

Becomes Further, when the external switch control signal SCS is equal to the fourth e, the first, second, third and fourth switch groups S11-Sn1, S12-Sn2, S13-Sn3, and S14-Sn4. Since both of them are 'off', the amount of charge charged in the input capacitors C1-Cn becomes O (zero), and therefore the output voltage Vo = 0.

상기와 같이 반전 증폭기(OP)의 출력값이(즉, 전압증폭 회로의 출력값이)(+) 값과 (-)값을 동시에 가질 수 있음으로 해서 소정의 원하는 출력값의 범위를 크게 확장할 수 있게 되고, 이는 곧 본 발명에 따른 전압 증폭회로의 응용범위를 다양하게 할 수 있음을 의미한다.As described above, since the output value of the inverting amplifier OP (that is, the output value of the voltage amplification circuit) can have a positive value and a negative value at the same time, a range of a predetermined desired output value can be greatly extended. This means that the application range of the voltage amplifier circuit according to the present invention can be varied.

상술한 바와 같이 본 발명에 따른 전압증폭 회로는 입력용 캐패시터수를 줄여 고집적화할 수 있을 뿐만 아니라, 설계 및 제작이 쉽고, 또한 스위치를 조절하면 출력 전압의 극성을 임으로 조절할 수 있는 장점이 있다.As described above, the voltage amplification circuit according to the present invention not only can reduce the number of input capacitors and thus can be highly integrated, but is also easy to design and manufacture, and the switch can be arbitrarily adjusted to adjust the polarity of the output voltage.

Claims

An input terminal V1 -Vn to which a plurality of input signals each having predetermined potential levels are input, an input capacitor terminal C1 -Cn connected to one end of the electrode to the input terminal V1 -Vn, respectively; An inverting input terminal (-) connected to the other end of each electrode of the input capacitor terminals C1-Cn, a non-inverting input terminal (+) connected to the ground voltage terminal, and an output terminal for outputting a predetermined desired signal Vo. Control of a predetermined switch control signal (SCS) having a feedback capacitor (Cf) having both ends of an electrode connected between an inverted amplifier (OP) and an output terminal of the inverted amplifier (OP) and an inverting input terminal (-). A voltage amplifying circuit for outputting the input signal by means of: a first switch group (S11-Sn1) for connecting the input terminals (V1-Vn) and capacitor terminals (C1-Cn), and the capacitor terminals (C1-). Cn) and a second switch for connecting the inverting input terminal (-) of the inverting amplifier OP A third switch group (S13-Sn3) for connecting the group (S12-Sn2), the capacitor terminal (C1-Cn) electrode connected to the first switch group (S11-Sn1), and a ground voltage terminal; A fourth switch group (S14-Sn4) for connecting the capacitor terminal (C1-Cn) electrode connected to the second switch group (S12-Sn2) and a ground voltage terminal, and an output terminal of the inverting amplifier (OP). And an output capacitor (Co) having one end of the electrode connected and the other end of the electrode connected to the ground voltage terminal.

The output switch (So) for connecting the output terminal of the inverting amplifier (OP), one end of the output capacitor (Co) electrode and the inverting input terminal (-) of the inverting amplifier (OP) are connected. Voltage amplification circuit further comprises a discharge switch (Sp) for.

The method of claim 2, wherein the first, second, third, and fourth switch groups S11-Sn1, S12-Sn2, S13-Sn3, S14-Sn4, the output switch So, and the discharge switch Sp ) Are respectively operated by the control of an output signal of a predetermined switching signal generator (SCS).

The voltage amplifying circuit of claim 1, wherein the output capacitor Co and the feedback capacitor Cf have the same capacitance.