KR910008945B1 - 바이씨모오스 반도체 장치의 제조방법 - Google Patents
바이씨모오스 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR910008945B1 KR910008945B1 KR1019880004507A KR880004507A KR910008945B1 KR 910008945 B1 KR910008945 B1 KR 910008945B1 KR 1019880004507 A KR1019880004507 A KR 1019880004507A KR 880004507 A KR880004507 A KR 880004507A KR 910008945 B1 KR910008945 B1 KR 910008945B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- region
- forming
- transistor
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (3)
- 실리콘 반도체 기판(1)과, 상기 기판 상부에 제1도전형의 에피택셜층(7)과, 상기 기판상의 바이폴라 트랜지스터가 형성될 제1기판영역(100)과 제2전계효과 트랜지스터가 형성될 제3기판영역(100)의 상기 기판과 에피택셜층 사이에 고농도의 제1도전형의 매몰층(5,6)을 구비한 바이씨모오스 반도체 장치의 제조방법이 하기 공정의 연속으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법. (a) 상기 제1기판 영역둘레에 소자분리를 위한 상기 제1도전형과 반대도전형인 제2도전형의 이온주입을 하는 공정, (b) 상기 제1기판영역(100)소정 부분에 상기 매몰층(5,6)과 접속되는 싱크영역(20)을 형성하기 위하여 제1도전형의 이온주입을 하는 공정, (c) 상기 기판에 제2기판영역(120)을 형성하기 위하여 기판상의 소정부분에 제2도전형의 이온주입을 하는 공정, (d) 상기 기판상에 질화막층(17)을 형성한 후 열처리하여 상기 이온주입된 영역을 활성화하는 공정, (e) 상기 기판상에 상기 소자들간의 분리를 위하여 상기 각 소자형성 영역을 제외한 소정의 상기 영역들사이에 상기 질화막층을 제거하고 소자분리 산화막층(22)을 형성하는 공정, (f) 상기 기판상의 남아있는 질화막층을 제거하고 기판 상부 전면에 상기 제1 및 제2모오스 트랜지스터의 게이트 절연막(23)을 형성하는 공정, (g) 바이폴라 트랜지스터의 제1베이스(26)를 형성하기 위하여 상기 제1기판영역에 제2도전형의 이온주입을 하는 공정, (h) 상기 이온주입된 영역을 활성화하기 위해 열처리하는 공정, (i) 바이폴라 트랜지스터의 에미터 및 콜렉터 접속창(27,28)을 형성하는 공정, (j) 바이폴라 트랜지스터의 에미터 및 콜렉터 접속영역과 제1 및 제2모오스 트랜지스터의 게이트를 형성하기 위하여 기판 전면에 제1도전형으로 도핑된 다결정실리콘층(30)을 형성하는 공정, (k) 바이폴라 트랜지스터의 다결정 실리콘 에미터 및 콜렉터 접속영역(31)(32)과 제2모오스 트랜지스터의 다결정 실리콘 게이트(33)를 형성하는 공정, (l) 바이폴라 트랜지스터의 제2베이스영역(36)과 제2모오스 트랜지스터의 드레인 및 소오스 영역(47)(48)을 형성하기 위하여 상기 다결정 실리콘 게이트(33)를 이온주입 마스크로 하여 제1 및 제3기판영역(100)(110)에 제2도전형의 이온주입을 하는 공정, (m) 제1모오스 트랜지스터의 다결정 실리콘 게이트(39)를 형성하고, 제1모오스 트랜지스터의 드레인 및 소오스 영역(45)(46)을 형성하기 위하여 제2기판영역에 제1도전형의 이온주입을 하는 공정, (n) 기판상부에 저온산화막(43)을 도포하고 열처리하여 상기 이온주입된 영역을 활성화하는 공정, (o) 상기 저온 산화막(43)을 이방성 에칭하여 상기 바이폴라 트랜지스터의 다결정 실리콘 에미터 및 콜렉터 접속영역(31)(32)의 측벽과 상기 제1 및 제2모오스 트랜지스터의 다결정 실리콘 게이트(39)(33)의 측벽에 스페이서(50a)(50b)(50c)(50d)를 형성하는 공정, (p) 바이폴라 트랜지스터의 다결정 실리콘 에미터 및 콜렉터 접속영역과 베이스 영역, 제1 및 제2모오스 트랜지스터의 다결정 실리콘 게이트와 드레인 및 소오스 영역 상부에 실리사이드(51)를 형성하는 공정, (q) 기판상부에 저온 산화막(52)을 형성하고, 바이폴라 트랜지스터의 에미터, 베이스 및 콜렉터 전극과 제1 및 제2모오스 트랜지스터의 게이트, 드레인 및 소오스 전극을 형성하기 위한 창을 형성하는 공정, (r) 상기 기판상에 금속전극을 형성하는 공정.
- 제1항에 있어서, 상기 (g)공정후 제1 및 제2모오스 트랜지스터의 문턱전압을 조절하기 위하여 제2도전형의 이온주입을 하는 공정이 더 구비됨을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 (n) 공정에서 상기 에미터 접속영역(31)내의 불순물들이 활성화되어 상기 바이폴라 트랜지스터의 에미터 영역(49)이 형성됨을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880004507A KR910008945B1 (ko) | 1988-04-21 | 1988-04-21 | 바이씨모오스 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880004507A KR910008945B1 (ko) | 1988-04-21 | 1988-04-21 | 바이씨모오스 반도체 장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890016684A KR890016684A (ko) | 1989-11-29 |
KR910008945B1 true KR910008945B1 (ko) | 1991-10-26 |
Family
ID=19273748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880004507A Expired KR910008945B1 (ko) | 1988-04-21 | 1988-04-21 | 바이씨모오스 반도체 장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910008945B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100363078B1 (ko) * | 1995-12-30 | 2003-02-05 | 삼성전자 주식회사 | 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법 |
-
1988
- 1988-04-21 KR KR1019880004507A patent/KR910008945B1/ko not_active Expired
Also Published As
Publication number | Publication date |
---|---|
KR890016684A (ko) | 1989-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920009745B1 (ko) | 반도체장치의 제조방법 | |
JP3077630B2 (ja) | 半導体装置およびその製造方法 | |
US5424572A (en) | Spacer formation in a semiconductor structure | |
US5376562A (en) | Method for forming vertical transistor structures having bipolar and MOS devices | |
US4764482A (en) | Method of fabricating an integrated circuit containing bipolar and MOS transistors | |
US5196356A (en) | Method for manufacturing BICMOS devices | |
JPH06188375A (ja) | 半導体装置およびその製造方法 | |
US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
JPH06349853A (ja) | Mosトランジスタおよびその製造方法 | |
US6255716B1 (en) | Bipolar junction transistors having base electrode extensions | |
KR910008945B1 (ko) | 바이씨모오스 반도체 장치의 제조방법 | |
JP3123453B2 (ja) | 半導体装置の製造方法 | |
KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
JP2982420B2 (ja) | 半導体集積回路装置 | |
JP2931243B2 (ja) | 半導体素子の製造方法 | |
JP3326990B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JP2892415B2 (ja) | 半導体素子の製造方法 | |
JP2573303B2 (ja) | 半導体装置の製造方法 | |
JPH07106337A (ja) | 半導体装置およびその製造方法 | |
JP2000223700A (ja) | 半導体装置及びその製造方法 | |
JP3062028B2 (ja) | 半導体装置の製造方法 | |
JP2507055B2 (ja) | 半導体集積回路の製造方法 | |
KR950012742B1 (ko) | 2극성 및 상보 전계효과 트랜지스터들(BiCMOS)을 동시에 제조하는 방법 | |
KR100209744B1 (ko) | 반도체소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
N231 | Notification of change of applicant | ||
PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
G160 | Decision to publish patent application | ||
PG1605 | Publication of application before grant of patent |
St.27 status event code: A-2-2-Q10-Q13-nap-PG1605 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
S17-X000 | Non-exclusive voluntary license recorded |
St.27 status event code: A-4-4-S10-S17-lic-X000 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 15 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 15 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20061027 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20061027 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |