KR910008020B1

KR910008020B1 - Coring circuit for digital video signal processing

Info

Publication number: KR910008020B1
Application number: KR1019890003031A
Authority: KR
Inventors: 박영준
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1989-03-13
Filing date: 1989-03-13
Publication date: 1991-10-05
Also published as: KR900015534A

Abstract

내용 없음.No content.

Description

Coring circuit for digital video signal processing

제1도는 윤곽 보정 파형 예시도.1 is an exemplary diagram of contour correction waveforms.

제2도는 아날로그 회로의 수평 윤곽 보정 회로도.2 is a horizontal contour correction circuit diagram of an analog circuit.

제3도는 제2도에 코어링 회로를 첨가한 수평 윤곽 보정 회로도.3 is a horizontal contour correction circuit diagram in which a coring circuit is added to FIG.

제4도 및 제6도는 코어링 특성도.4 and 6 show coring characteristics.

제5도는 디지탈 영상처리 회로의 수평 윤곽 보정 회로도.5 is a horizontal outline correction circuit diagram of a digital image processing circuit.

제7도는 본 발명의 회로도.7 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

53 : 곱셈기 54, 100 : ADDR1(가산기)53: multiplier 54, 100: ADDR1 (adder)

500 : 앤드게이트 INV1, INV2 : 인버터500: AND gate INV1, INV2: inverter

G1 : 낸드게이트G1: Nandgate

본 발명은 디지탈 영상신호 처리장치에 있어서 수평 및 수직 윤곽 보정회로에 관한 것으로 특히, 입력 영상 신호중 설정된 소정 레벨보다 절대값이 작은 신호레벨에 대해서는 데드죤(dead zone)을 설정하여 보정을 방지하며 절대값이 큰 신호레벨에 대해서만 보정을 행하는 코어링(coring)회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to horizontal and vertical contour correction circuits in a digital video signal processing apparatus. In particular, a dead zone is prevented by setting a dead zone for an absolute signal level smaller than a predetermined level among input video signals. The present invention relates to a coring circuit that corrects only a signal level having a large value.

일반적으로 수평 및 수직 윤곽 보정이란 각종 텔레비젼등과 같은 영상신호 처리 장치에서 샤프(sharp)한 화상을 얻기 위해서 영상신호가 CRT(Cathod ray tube)에 디스플레이될 때 경계선이 명확하도록 신호처리를 해주는 것을 말하며 피킹(Peaking) 혹은 샤프니스 컨트롤(sharpness control)이라고도 한다.In general, horizontal and vertical outline correction means that signal lines are processed so that boundary lines are clear when a video signal is displayed on a CRT (Cathod ray tube) in order to obtain a sharp image in a video signal processing apparatus such as various TVs. Also known as peaking or sharpness control.

즉 예를들어 제1도의 (a)와 같이 화상이 흑에서 백으로 급하게 강하하는 신호파형, 또는 백에서 흑으로 급상하는 신호파형에 대하여 프리,슈트(Pre shoot)(PS)와 오버,슈트(Over shoot)를 붙게하여 윤곽이 뚜렷해져서 첨예도가 향상되도록 하는 것이다.For example, as shown in (a) of FIG. 1, pre-shoot (PS) and over-shoot (PS) for signal waveforms in which the image drops rapidly from black to white, or signal waveforms rapidly rising from white to black Over shoot) is used to make the outline clear so that the sharpness is improved.

상기와 같이 윤곽을 보상하기 위해서 종래의 경우 아날로그 회로에서 통상적으로 사용되어지던 수평 윤곽 보정회로는 제2도와 같이 구성되어 하기와 같이 동작하였다. 수직 윤곽 보정도 수평 윤곽 보정시와 동일하므로 이하 본 발명의 설명에서도 수평윤곽 보정의 경우를 예로들어 설명하기로 한다.In order to compensate for the contour as described above, the conventional horizontal contour correction circuit, which is conventionally used in an analog circuit, is configured as shown in FIG. 2 and operated as follows. Since the vertical contour correction is also the same as the horizontal contour correction, the following description will be given by taking the horizontal contour correction as an example.

먼저 밴드패스 필터(10)에서 휘도신호의 특정 주파수 성분(경계선 주파수 성분)을 필터링(filtering)한다.First, the band pass filter 10 filters a specific frequency component (boundary frequency component) of the luminance signal.

상기 필터링한 신호는 이득제어부(20)에서 사용자가 샤프니스(Sharpness) 단자(통상 가변저항을 이용)를 이용하여 크기를 조절한 후 더해주도록 하여 보상하였다.The filtered signal was compensated by allowing the user to adjust the magnitude by using a sharpness terminal (usually using a variable resistor) in the gain control unit 20 and then add it.

그러나 통상의 영상 신호 전달 계통에는 대개 잡음(noise) 성분이 섞여들어오게 되고 그 결과 상기와 같은 제2도의 보상회로를 그대로 사용할 경우에는 잡음 성분까지도 불필요하게 윤곽 보정되어져 화상이 열화되는 단점이 있었다.However, in the conventional video signal transmission system, noise components are usually mixed, and as a result, even when the compensation circuit of FIG.

그러므로 상기 단점을 보완하기 위해 제3도와 같이 코어링 회로(30)를 밴드패스 필터(10)와 이득제어부(20) 사이에 추가하여 제4도와 같이 ±의 작은 입력신호 레벨은 "0"로 하여 게인 조절없이 그대로 원 신호에 더해져 보상이 되지 않도록 하고 큰 입력신호는 데드 죤(dead zone) 크기만큼의 레벨을 뺀 신호레벨을 출력토록하여 게인 조절후 원 입력신호에 더해지도록 하여 보상이 이루어지도록 했다.Therefore, in order to compensate for the above disadvantage, the coring circuit 30 is added between the band pass filter 10 and the gain control unit 20 as shown in FIG. 3, and the input signal level of ± as shown in FIG. 4 is set to "0". Without gain adjustment, it is added to the original signal without compensation, and the large input signal is output so that the signal level minus the level of the dead zone is added to the original input signal after the gain adjustment. .

그러나 상기와 같은 윤곽 보상회로는 아날로그 회로에만 적용 가능하여 디지탈 텔레비젼이나 ID(Improved Definition) 텔레비젼 같은 디지탈 영상처리 장치에서는 사용할 수 없는 문제점이 있었다.However, the contour compensation circuit as described above is applicable only to analog circuits, and thus there is a problem that it cannot be used in a digital image processing apparatus such as digital television or ID (Improved Definition) television.

따라서 본 발명의 목적은 디지탈 영상신호 처리 장치용 수평 및 수직 윤곽 보상 회로의 코어링 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a coring circuit of horizontal and vertical contour compensation circuits for a digital image signal processing apparatus.

이하 본 발명을 첨부한 도면을 참조하여 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

제5도는 디지탈 영상 신호 처리 회로의 수평 윤곽 보정회로 블럭도로서 디지탈 휘도신호(Y)를 입력하여 필터링하는 디지탈 밴드패스 필터(51)와, 상기 필터링 신호를 소정 처리한 후 데드죤 설정 데이타와 비교하여 소정 상태신호를 출력하는 디지탈 코어링 회로(52)와, 상기 코어링 출력을 소정 승수데이타와 곱하여 게인을 조절하는 곱셈기(53)와, 상기 곱셈기(53) 출력과 입력 디지탈 휘도신호(Y)를 더하는 가산기(54)로 구성된다.5 is a block diagram of a horizontal contour correction circuit of a digital image signal processing circuit. The digital bandpass filter 51 inputs and filters the digital luminance signal Y, and compares the deadband setting data after predetermined processing of the filtering signal. A digital coring circuit 52 for outputting a predetermined state signal, a multiplier 53 for adjusting gain by multiplying the coring output with a predetermined multiplier data, the output of the multiplier 53 and an input digital luminance signal Y It consists of an adder 54 that adds.

제6도는 코어링 출력 특성도이고, 제7도는 본 발명의 회로도로서, 휘도신호(Y)를 밴드 패스 필터링한 신호(x)와 코어링 데이타(DC)를 합산하는 가산부(100)와, 상기 밴드 패스 필터링 신호(xi)에 상기 코어링 데이타(DC)를 감산하는 감산부(200)와, 상기 감산출력의 부호 비트 및 상기 가산출력 부호비트의 반전신호가 둘다 "1"일시 "0"를 출력하는 논리수단(300)과, 상기 감산출력이 양수일시 상기 감산출력을 선택하여 출력하고 상기 감산출력이 음수일시 상기 가산출력을 선택하여 출력하는 데이타 선택부(400)와, 상기 논리수단(300) 출력과 상기 데이타 선택부(400) 출력을 논리곱하는 출력부(500)로 구성된다.6 is a diagram illustrating a coring output characteristic, and FIG. 7 is a circuit diagram of the present invention, which includes an adder 100 that sums a signal x and a coring data DC obtained by bandpass filtering the luminance signal Y, A subtraction unit 200 for subtracting the coring data DC to the band pass filtering signal xi, and an inversion signal of the subtraction output bit and the addition output code bit are both " 1 " A logic means 300 for outputting the data, and a data selection unit 400 for selecting and outputting the subtraction output when the subtraction output is positive, and selecting and outputting the addition output when the subtraction output is negative. 300) an output unit 500 for ANDing the output and the data selector 400 output.

상술한 구성에 의거 본 발명을 상세히 설명한다.The present invention will be described in detail based on the above configuration.

제4도에서 디지탈 영상신호 데이타(휘도신호)가 밴드패스 필터(51)를 통과하면 윤곽 신호만이 디텍트(detect) 되는데 이 데이타는 음수일 수도 있다. 여기서 상기 밴드패스 필터(51)를 통과한 데이타를 xi라 가정하고 코어링(dead zone) 데이타를 Dc라 하며, 코어링 회로(52)를 통과한 데이타를 x0라 가정하면, (여기서 코어링 데이타는 사용자에 의해 리모콘이나 키 입력을 통하여 세팅된 마이컴으로부터 발생하는 신호) 코어링회로의 출력특성은 하기한 (1)-(3)식과 같다.(이때 Dc는 양수이다..)In FIG. 4, when the digital image signal data (luminance signal) passes through the band pass filter 51, only the contour signal is detected, which may be negative. Here, assuming that the data passed through the bandpass filter 51 is xi, the dead zone data is called Dc, and the data passing through the coring circuit 52 is assumed to be x0. Is a signal generated from the microcomputer set by the user through the remote control or key input. The output characteristics of the coring circuit are as shown in Equations (1) to (3), where Dc is positive.

xi

Dc ; x0=xi-Dc ............................ (1)xi

Dc; x0 = xi-Dc ......................... (1)

-Dc〈xi〈Dc : x0=0 ........................... (2)-Dc <xi <Dc: x0 = 0 ........................... (2)

xi〈-Dc ; x0=xi+Dc ........................... (3)xi <-Dc; x0 = xi + Dc ........................... (3)

상기 (1)-(3)과 같은 출력결과를 다른 각도에서 판단하면 첫째, x0=xi-Dc가 양수이고, x0=xi+Dc가 양수이면 xi

Dc이므로 최종출력은 x0=xi-Dc이다.Judgment of the output result of (1)-(3) from different angles is as follows. First, if x0 = xi-Dc is positive and x0 = xi + Dc is positive, xi

Since Dc, the final output is x0 = xi-Dc.

두번째로, x0=xi-Dc가 음수이고 x0=xi+Dc가 음수이면 xi〈-Dc이므로 최종출력은 x0=xi+Dc이다.Second, if x0 = xi-Dc is negative and x0 = xi + Dc is negative, then xi <-Dc, so the final output is x0 = xi + Dc.

세번째로, x0=xi-Dc가 음수이고 x0=xi+Dc가 양수이면 -Dc

xi〈Dc이므로 최종출력은 x0=0이다.Third, if x0 = xi-Dc is negative and x0 = xi + Dc is positive, -Dc

Since xi <Dc, the final output is x0 = 0.

네번째로, Dc는 항상 양수이므로 x0=xi-Dc가 양수이고 x0=xi-Dc가 음수인 경우는 없다.Fourth, since Dc is always positive, there is no case where x0 = xi-Dc is positive and x0 = xi-Dc is negative.

그러므로 제6도의 가산부(100)에서는 상기 두 데이타를 합산(xi+Dc)하고, 감산부(200)에서는 상기 코어링 데이타(Dc)를 인버터(INV1)를 통해 반전시켜 "1"상태의 소정 신호(Ci) 및 상기 필터링(xi)입력과 가산(xi+(Dc+1))한다. 디지탈 회로에서 뺄셈기가 없지만 상기와 같이 그의 보수 데이타처리(2`Scomplement Data processing)를 이용하여 감산(xi-Dc)한 것과 같은 결과를 얻을 수 있게 된다. 또한 상기 가산부(100)의 n비트 출력중 부호(sign) 비트를 인터버(INV2)를 거쳐 반전시킨 후 상기 감산부(200)의 n비트 출력중 부호비트와 함께 낸드게이트(G1)로 입력하여 논리조합한다. 이때 상기 논리조합된 결과는 2의 보수데이타 처리방식에 있어서는 MSB(Most Signfiont Bit)가 "0"이면 양수, "I"이면 음수를 나타내므로 상기 감산부(200) 출력이 음수이고 상기 가산부(100) 출력이 양수일시에만 "0"이 된다. 한편 데이타 선택부(400)에서는 상기 감산부(200) 및 가산부(100) "0"일시에는 상기 감산부(200) 출력데이타를 선택하여 출력하며, "1"일시에는 상기 가산부(100) 출력 데이타를 선택하여 출력한다. 이때 출력부(500)에서는 상기 낸드게이트(G1) 출력과 데이타 선택부(400) 출력 n비트 데이타를 각각 논리곱하여 코어링회로 출력(x0)을 발생시킨다.Therefore, the adder 100 of FIG. 6 adds the two data (xi + Dc), and the subtractor 200 inverts the coring data Dc through the inverter INV1, thereby predetermining the " 1 " state. The signal Ci and the filtering (xi) input are added (xi + (Dc + 1)). Although there is no subtraction in the digital circuit, the result obtained by subtracting (xi-Dc) using the 2's complement data processing as described above can be obtained. In addition, the sign bit of the n-bit output of the adder 100 is inverted through the interleaver INV2 and then input to the NAND gate G1 together with the sign bit of the n-bit output of the subtractor 200. Logical combination. In this case, the result of the logical combination indicates a positive number when the MSB (Most Signfiont Bit) is "0" and a negative value when "I" is negative in the two's complement data processing method. Therefore, the output of the subtractor 200 is negative and the adder ( 100) It becomes "0" only when the output is positive. On the other hand, the data selector 400 selects and outputs the subtractor 200 output data when the subtractor 200 and the adder 100 are at " 0 ", and at the time of " 1 " Select and output the output data. At this time, the output unit 500 generates a coring circuit output (x0) by performing an AND operation on the NAND gate G1 output and the n-bit data output of the data selector 400.

상술한 회로동작을 종합적으로 다시 한번 설명하면, 코어링회로(30)로 입력되는 밴드패스 필터링신호(xi)에 대해 xi+Dc, xi-Dc를 상기 가산부(100) 및 감산부(200)를 통해 수행한 후 -Dc≤xi〈Dc인 입력 신호에 대해서는 논리수단(300) 출력이 "0"가 되므로 출력부(500)를 통해 코어링회로 출력(x0)이 "0"이 되도록 하여 작은 신호레벨에 대해서는 보정을 하지 않도록 하며, xi-≥Dc인 입력신호에 대해서는 데이타 선택부(400)에서 xi+Dc, xi-Dc 수행결과 중 xi-Dc 수행결과를 택하여 x0=xi-Dc가 출력되도록 하고, xi〈-Dc인 입력신호에 대해서는 상기 데이타 선택부(400)에서 zxi+Dc, xi-Dc 수행결과를 선택하여 x0=xi+Dc가 출력되도록 하여 제6도와 같은 입출력 특성을 얻어낼 수 있다.The above-described circuit operation will be described once again comprehensively, xi + Dc and xi-Dc are added to the adder 100 and the subtractor 200 with respect to the band pass filtering signal xi input to the coring circuit 30. Since the output of the logic means 300 becomes "0" for the input signal after -Dc≤xi <Dc, the coring circuit output (x0) becomes "0" through the output unit 500 so as to be small. The signal level should not be corrected, and for the input signal with xi-≥Dc, select xi-Dc from the xi + Dc and xi-Dc results from the data selector 400, and x0 = xi-Dc For the input signal of xi < -Dc, the data selector 400 selects zxi + Dc and xi-Dc execution results to output x0 = xi + Dc to obtain the input / output characteristics as shown in FIG. I can make it.

상술한 바와 같이 구성 및 동작토록 하므로써 디지탈 영상신호의 윤곽 보상이 용이해져 샤프한 영상을 얻을 수 있는 잇점이 있다.By configuring and operating as described above, the contour compensation of the digital video signal can be easily performed, and a sharp image can be obtained.

Claims

A coring circuit of a horizontal and vertical contour correcting apparatus of a digital video signal, comprising: an adder 100 that adds a signal xi obtained by bandpass filtering the luminance signal Y and coring data DC, and the band; A subtraction unit 200 which subtracts the coring data DC to a pass filtering signal xi, and an inversion signal of the subtraction output code bit and the addition output code bit output “1” and “0”. And a logic selecting unit 400 for selecting and outputting the subtracting output when the subtracting output is positive, and selecting and outputting the subtracting output when the subtracting output is negative. And an output unit (500) for generating a coring circuit output (x0) by multiplying an output by the output of the data selector (400).