[go: up one dir, main page]

KR910006755B1 - 디지탈 볼륨의 열화방지회로 - Google Patents

디지탈 볼륨의 열화방지회로 Download PDF

Info

Publication number
KR910006755B1
KR910006755B1 KR1019890006718A KR890006718A KR910006755B1 KR 910006755 B1 KR910006755 B1 KR 910006755B1 KR 1019890006718 A KR1019890006718 A KR 1019890006718A KR 890006718 A KR890006718 A KR 890006718A KR 910006755 B1 KR910006755 B1 KR 910006755B1
Authority
KR
South Korea
Prior art keywords
digital
control
data
circuit
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019890006718A
Other languages
English (en)
Other versions
KR900019352A (ko
Inventor
장성철
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019890006718A priority Critical patent/KR910006755B1/ko
Priority to US07/524,914 priority patent/US5263092A/en
Priority to JP2130131A priority patent/JPH0695619B2/ja
Publication of KR900019352A publication Critical patent/KR900019352A/ko
Application granted granted Critical
Publication of KR910006755B1 publication Critical patent/KR910006755B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/002—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

내용 없음.

Description

디지탈 볼륨의 열화방지회로
제1도는 디지털 오디오 데이터의 비트 구성도.
제2도는 본 발명의 블록 구성도.
제3도는 제1도의 각 블록간 상세연결 구성도.
제4도는 제1도중 제1 및 제2제어신호 검출회로의 상세블럭도.
제5도는 제1도중 제1 및 제2이득제어회로의 상세회로도.
제6도는 이득레벨 감쇄시 비트 다운이 일어나는 일예도.
제7도는 디지털 레벨 제어회로에서 출력하는 데이터의 형태도.
제8도는 제어워드의 구성도.
제9도는 각 제어워드에 따른 디지탈 감쇄량의 테이블도.
제10도는 각 제어워드에 따른 제1 및 제2이득제어회로의 동작상태도.
제11도는 본 발명에 따른 디지털 볼륨의 열화방지에 대한 설명도.
* 도면의 주요부분에 대한 부호의 설명
10 : 디지털 신호 처리회로 20 : 디지털 레벨 제어회로
30, 50 : 제1 및 제2제어신호 검출회로
40, 60 : 제1 및 제2디지탈/아나로그변환기
70, 80 : 제1 및 제2이득제어회로 90, 100 : 제1 및 제2저역필터
본 발명은 디지털 오디오 시스템의 디지털 볼륨 제어회로에 관한 것으로, 특히 디지털 볼륨 제어회로에서 발생하는 음질의 열화를 방지할 수 있는 회로에 관한 것이다.
디지털 레벨제어는 입력하는 디지탈 오디오 데이터에 대하여 승산계수(K)로 승산하는 것에 의해 동작이 이루어진다. 일반적으로 디지털 오디오 시스템에서는 제1a도와 같은 좌우측 2채널의 16비트 디지털 오디오 데이타를 취급하게 되는데, 6dB이상의 레벨 감쇄가 이루어지는 경우 (1b)와 같이 "비트 다운"(bit down) 현상이 발생된다. 즉 6dB이상의 레벨이 감쇄될시 16비트의 오디오 데이터를 쉬프트(shift right) 시키게 되므로 LSB측에 위치하는 오디오 데이터 비트들이 제거되는 비트다운 현상이 발생되며, 이로 인하여 다이내믹 렌지(dynamic range)의 감쇠됨으로서 음질의 열화를 초래했던 문제점이 있었다.
따라서 본 발명의 목적은 디지털 방색으로 음량을 제어하는 디지털 볼륨 회로에서 디지털 음량 조절시 디지털 음량 데이터 및 레벨 감쇄에 따른 제어 데이터를 발생한 후 상기 제어 데이타에 의해 음량 데이터의 이득을 제어하여 음질의 열화를 방지할 수 있는 회로를 제공함에 있다.
이하 본 발명을 도면에 참조하여 상세히 설명한다.
제2도는 본 발명의 블록구성도로서 디지털 방식의 오디오 데이터를 출력하는 디지털 신호 처리회로(10)와, 상기 디지털 오디오 데이터의 채널을 분리하고 시스템 제어부의 제어하에 디지털 오디오 데이터에 레벨 감쇄에 따른 제어 데이터를 부가하는 동시에 오디오데이타 및 제어 데이터를 분리하기 위한 워드클럭 및 데이터 출력을 위한 비트클럭을 발생하는 디지털 레벨 제어회로(20)와, 상기 디지털 레벨제어회로(20)의 좌측 채널 데이터를 입력하여 상기 워드클럭의 제어워드 주기동안에 비트클럭에 의해 제어 데이터를 검출하는 제1제어신호 검출회로(30)와, 상기 디지털 레벨 제어회로(20)의 좌측 채널 데이터를 입력하여 워드클럭의 오디오 워드 주기동안에 비트클럭에 의해 오디오 데이타를 수신하여 아나로그변환하는 제1디지탈/아나로그변환기(40)와, 상기 제1디지탈/아나로그변환기(40)의 출력을 상기 제1제어신호 검출회로(30)의 출력에 의해 이득을 제어하는 제1이득제어회로(70)와, 상기 제1이득제어회로(70)의 출력을 저역 여파하여 출력하는 제1저역필터(90)와, 상기 디지털 레벨 제어회로(20)의 우측 채널 데이터를 입력하여 상기 워드클럭의 제어워드 주기동안에 비트클럭에 의해 제어 데이터를 검출하는 제2제어신호 검출회로(50)와, 상기 디지털 레벨제어회로(20)의 우측 채널 데이터를 입력하여 워드클럭의 오디오 워드 주기동안에 비트클럭에 의해 오디오데이타를 수신하여 아나로그변환하는 제2디지탈/아니로그변환기(60)와, 상기 제2디지탈/아나로그변환기(60)의 출력을 상기 제2제어신호 검출회로(40)의 출력에 의해 이득을 제어하는 제2이득제어회로(80)와, 상기 제2이득제어회로(80)의 출력을 저역 여파하여 출력하는 제2저역필터(100)로 구성된다.
제3도는 상기 제1도의 상세 연결 구성도이다.
제4도는 상기 제1도중 제1 및 제2제어신호 검출회로(30,50)의 상세블럭도로서, 디지털 레벨 제어회로(20)에서 발생하는 해당 채널의 데이터중 제어 데이터의 워드클럭 주기동안에 발생하는 제어데이타를 비트클럭에 의해 검출하는 제어 데이터 검출회로(110)와, 직렬의 상기 검출 제어 데이터를 병렬 변환하는 직/병렬 변환기(120)와, 상기 직/병렬 변환기(120)의 출력을 완충하여 각각 제1 또는 제2이득제어회로(70,80)로 출력하는 버퍼(130)로 구성된다.
제5도는 제1도중 제1 및 제2이득제어회로(70,80)의 구체회로도로서, 상기 아나로그 오디오 데이터 출력단에 병렬로 상기 콘트롤 데이터의 비트수에 대응하는 스위치 및 저항을 직렬 연결하여 연산증폭기(OP1)의 반전단자에 접속하고, 비반전단자의 입력을 그라운드 전위로 하는 상기 연산증폭기(OP1)의 출력을 궤환저항을 통해 궤환시켜 아나로그 방식으로 오디오 데이터의 이득을 감쇄시키고 있음을 도시하고 있다.
제6도는 제1워드에 대한 형태도로서, 16비트의 오디오 데이터 워드와 7비트의 제어 데이터 워드를 1워드(23비트)로 한다.
제7도는 제어워드의 비트 구성도이며, 제8도는 제어워드의 각 비트에 따른 디지털 레벨 감쇄량을 도시하고 있다.
제9도는 상기 제어워드의 상태에 따라 제1 및 제2이득제어회로의 스위치가 구동되어 오디오 신호가 아나로그적으로 이득제어되어지는 과정을 도시하고 있다.
제10도는 본 발명에 따라 본래 오디오 데이터를 연산한 후 해당 데이터의 레벨 감쇄에 따른 제어 데이터에 의해 이득을 제어하는 과정으로서, (10A)는 6dB이하의 레벨 제어시 파형도이고 (10B)는 12dB이하의 레벨 제어시 파형도이며 (10C)는 0dB이하의 레벨 제어시 파형도이다.
상술한 구성에 의거 본 발명을 제2-10도를 참조하여 상세히 설명한다.
디지털 신호 처리회로 (digital signal processor)(10)는 테이프 또는 디스크 등에 디지털적으로 기록되어 있는 재생 오디오 데이터를 처리하여 16비트의 순수 디지털 오디오 데이터를 발생한다. 이후 상기 16비트 오디오 데이터가 디지털 레벨 제어회로(20)의 입력단자(DI)에 입력되면, 상기 디지털 레벨 제어회로(20)는 입력 디지털 오디오 데이터를 연산한 후 시스템 제어부로부터 인가되는 레벨 제어 데이터를 단자 MDTA로 수신하여 레벨 감쇄량이 0-36dB에 대해 각각 구분을 두어 오디오 데이터에 제어워드를 부가함으로서 디지털 레벨 제어 동작을 행한다. 즉 상기 디지털 레벨 제어회로(20)는 디지털 오디오 데이터의 좌우 채널을 분리하여, 여기에 레벨 제어를 위한 7비트의 제어 데이터를 부여한 후 L-CH(left-channel)출력단자 DOL 및 R-CH(right-channel) 출력단자 DOR로 해당 채널의 오디오 및 제어 데이터를 출력하는 동시에 상기 데이터를 전송하기 위한 비트클럭 DCK 및 데이타중의 오디오 및 제어 데이타 구분을 위한 워드클럭 WCK을 출력한다. 이때 상기 디지털 레벨 제어회로(20)의 DOR 및 DOL단자를 출력하는 데이터 형태는 제6도와 같은 구성을 갖는데, L-CH 및 R-CH의 각각에 대한 1워드(word)는 총 23비트로서 16비트의 오디오 워드와 7비트의 제어워드(control word)로 구성된다. 이때 상기 오디오워드는 16비트의 순수한 오디오 데이터이고, 콘트롤워드는 상기 오디오워드의 레벨 감쇄에 따른 제어 데이터로서 제어워드값의 상태에 따라 상기 오디오 데이터의 이득이 제어된다. 상기 제어워드의 구성은 제7도에 상세히 도시되어 있는데, 7비트의 제어워드는 각각의 레벨 제어스텝에 대하여 1비트씩 해당된다. 즉, 감쇄되는 레벨에 따라 제어워드의 해당 비트가 세트되는데, 이는 제8도에 상세히 도시되어 있다.
상기와 같은 디지털 레벨 제어회로(20)의 DOL 및 DOR출력은 각각 제1 및 제2제어신호 검출회로(30,50) 및 제1 및 제2디지탈/아나로그변환기(40,60)로 인가되는데, 여기서 L-CH 및 R-CH의 디지털 오디오 데이타에 대한 이득을 제어하는 구성이 동일하므로, L-CH의 오디오 데이터에 대한 이득을 제어하는 과정을 중심으로 설명한다.
상기 제어신호 검출회로(30,50)는 제3도와 같은 구성을 갖는데, 먼저 디지털 데이터 검출회로(110)는 상기 디지털 레벨 제어회로(20)에서 출력하는 데이터중 제어 데이터 주기의 워드클럭에 의해 오디오 데이터를 제외한 제7도와 같은 제어워드만을 검출한다. 그러면 직/병렬 변환기(120)는 상기 검출 제어워드를 병렬 데이터로 변환하여 아나로그 스위치 제어용의 Co-C6신호를 발생하며 버퍼(130)를 통해 제1이득제어회로(70)로 출력한다.
이때 상기 디지털 레벨 제어회로(20)의 DOL 출력은 제1디지탈/아나로그변환기(40)로 인가되는데, 이때 제1디지탈/아나로그변환기(40)는 오디오 데이터 주기의 워드 클럭동안 인에이블되어 비트클럭에 의해 DOL 단자를 출력하는 데이터중 16비트의 오디오 데이터만을 수신하여 아나로그 신호로 변환한다.
따라서 제1디지탈/아나로그변환기(40)는 레벨 감쇄에 관계없이 본래의 16비트 오디오 데이터에 대한 아나로그 신호를 항상 발생하게 된다. 이후 상기 제1디지탈/아나로그변환기(40)의 출력은 제1이득제어회로(70)에서 상기 제1제어신호 검출회로(30)에서 출력하는 제어워드(C0-C6)의 상태에 따라 제어되는데, 제5도에 도시된 바와 같이 상기 제어워드(C0-C6)신호는 각각 아나로그 스위치S0-S6를 제어하게 된다. 상기 제1이득제어회로(70)의 구성에서 저항(R0-R6,RF)과 연산증폭기(OP1)는 반전형 증폭기 구성으로서 상기 제어워드 C0-C6의 상태에 의해 아나로그 스위치 SO-S6가 온/오프되어 이득이 가변된다.
즉 S0가"온"되는 경우에는 상기 연산증폭기(OP1)의 출력 전압은 Vout=-RF/R0·Vin이 되지만, S6가 "온"되는 경우에는 Vout=-RF/R6·Vin이 된다. 따라서 상기 제어워드 C0-C6에 의한 스위치 S0-S6이 제어되고, 상기 스위치 S0-S6에 직렬 연결된 입력 저항 R0-R6의 값을 잘 결정하면, 디지털 오디오 데이터의 레벨 감쇄량을 제어할 수 있다.
상기 제4도에서 R0=RF=R이라 할 때, R1=2R, R2=4R, R3=8R, R4=16R
R5=32R, R6=64R로 정하면
C0=1일 경우
Figure kpo00001
이 되고
C1=1일 경우
Figure kpo00002
이 되며
C2=1일 경우
Figure kpo00003
이 되고
C3=1일 경우
Figure kpo00004
이 되며
C4=1일 경우
Figure kpo00005
이 되고
C5=1일 경우
Figure kpo00006
이 되며
C6=1일 경우
Figure kpo00007
이 되며
제어워드의 상태에 따라 상기와 같이 오디오 신호의 레벨을 제어하는 제1이득제어회로(70)의 동작은 제9도에 상세히 설명되어 있다.
상기와 같이 이들이 조절된 L-CH의 오디오 신호는 제1저역필터(90)를 통해 출력된다. 또한 상기와 같은 L-CH의 동작과 마찬가지로 R-CH도 7비트의 제어워드를 이용하여 16비트 디지털 오디오 데이터에 대한 이득을 제공하는데 제2제어신호 검출회로(40), 제2디지탈 /아나로그변환기(60), 제2이득제어회로(80) 및 제2저역필터(100)의 동작은 각각 제1제어신호 검출회로(30), 제1디지탈/아나로그변환기(50), 제1이득제어회로(70) 및 제1저역필터(90)과 동일하다.
제10도를 참조하여 레벨 감쇄량에 따른 오디오 신호의 이득조절 과정을 설명하면, 시스템 제어부로부터의 레벨 제어 데이터를 입력하는 디지털 레벨 제어회로(20)에서는 소정의 입력 디지털 오디오 데이터에 대한 연산을 수행하여 이를 수행하게 되는데, 이때의 레벨 제어 감쇄량이 0-36dB에 대하여 각각 구분을 주어출력 데이타의 제어워드부에 표시하게 된다. 적, 감쇄량이 0dB--5.9dB까지는 제어워드의 C0가 "1"이 되고, 감쇄량이 -6dB--11.9dB까지는 CONTROL WORD의 C1이 "1"이 된다. 감쇄량이 -6dB이하일 경우에는 전술한 바와 같이 "비트 다운" 현상이 발생하게 되어 음질 열화를 초래하게 되나 이를 방지하기 위하여 아나로그 방식의 이득제어회로와 겸용하여 사용함으로써 음질의 열화를 막을 수 있다. 즉 (10B)와 같이 감쇄량이 -6dB--11.9dB일 경우 디지털 레벨 DAT를 16비트 연산한 상태에서 16비트를 유지하면서 외부에서 아나로그 이득제어회로로 -6dB를 감소시켜 주면 음질 열화를 방지하면서 디지털 레벨 제어기능을 수행할 수 있다.
상기의 원리는 -12dB이하, -18dB이하, -24dB이하, -30dB이하에 대해서도 동일하게 적용된다.
상술한 바와 같이 디지털 오디오 시스템에서 디지털 음량조절시 디지털 오디오 데이터에 연산을 수행하여 이를 실현하는데, 레벨 감쇄량에 따른 제어워드를 부가한 후, 아나로그 이득제어회로에서 연산된 오디오 신호를 제어워드의 상태에 따라 이득을 제어함으로서 음질의 열화를 방지하면서 디지털 레벨 제어기능을 수행할 수 있는 이점이 있다.

Claims (4)

  1. 디지털 오디오 시스템의 디지털 볼륨 제어회로에 있어서, 소정 비트의 디지털 오디오 데이터를 발생하는 데이터 신호 처리회로와, 시스템 제어부로부터 레벨 제어 데이터를 수신하여 상기 디지털 오디오 데이터 및 상기 디지털 오디오 데이터의 레벨 감쇄량에 따른 제어 데이터를 부가하여 출력하는 디지털 레벨 제어회로와, 상기 디지털 레벨 제어회로의 출력에서 제어 데이터만을 검출하는 제어신호 검출회로와, 상기 디지털 레벨 제어회로의 출력에서 오디오 데이터를 추출하여 아나로그변환하는 디지털/아나로그변환회로와, 상기 아나로그 오디오 신호를 수신하여 상기 제어 데이터의 상태에 따라 아니로그 오디오 신호의 이득을 조절하는 이득제어회로로 구성됨을 특징으로 하는 디지털 볼륨 제어회로의 음질 열화 방지회로.
  2. 제1항에 있어서, 제어신호 검출회로. 디지털/아나로그변환회로 및 이득제어회로가 좌우측의 2채널에 대한 오디오 신호의 이득을 제어할 수 있도록 각각 동일구성의 두 개 회로로 구성됨을 특징으로 하는 디지털 볼륨 제어회로의 음질 열화 방지회로.
  3. 제1항에 있어서, 제어신호 검출회로가 상기 디지털 레벨 제어회로에서 제어 데이터의 워드 주기동안에 발생하는 워드클럭에 구동되어 상기 제어 데이터만을 검출하는 디지털 데이터 검출회로와, 상기 디지털 데이터 검출회로의 출력을 병렬 변환하는 직/병렬 변환기와, 상기 병렬 제어 데이터을 완충하는 버퍼로 구성됨을 특징으로 하는 디지털 볼륨 제어회로의 음질 열화 방지회로.
  4. 제3항에 있어서, 이득제어회로가 상기 병렬 제어 데이터의 비트수와 동일한 수의 스위치 및 직렬 연결된 저항들을 각각 상기 아나로그 오디오 신호의 출력단 및 증폭기의 입력단 사이에 병렬 연결하고, 상기 증폭기의 출력을 궤환저항을 통해 입력단으로 연결하여 상기 제어 데이터의 상태에 따라 스위치가 제어되어 상기 아나로그 오디오 신호의 이득을 조절하도록 구성됨을 특징으로 하는 디지털 볼륨 제어회로의 음질 열화 방지회로.
KR1019890006718A 1989-05-19 1989-05-19 디지탈 볼륨의 열화방지회로 Expired KR910006755B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019890006718A KR910006755B1 (ko) 1989-05-19 1989-05-19 디지탈 볼륨의 열화방지회로
US07/524,914 US5263092A (en) 1989-05-19 1990-05-18 Digital volume control circuit
JP2130131A JPH0695619B2 (ja) 1989-05-19 1990-05-18 ディジタルボリュームの劣化防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890006718A KR910006755B1 (ko) 1989-05-19 1989-05-19 디지탈 볼륨의 열화방지회로

Publications (2)

Publication Number Publication Date
KR900019352A KR900019352A (ko) 1990-12-24
KR910006755B1 true KR910006755B1 (ko) 1991-09-02

Family

ID=19286317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006718A Expired KR910006755B1 (ko) 1989-05-19 1989-05-19 디지탈 볼륨의 열화방지회로

Country Status (3)

Country Link
US (1) US5263092A (ko)
JP (1) JPH0695619B2 (ko)
KR (1) KR910006755B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689551A (en) * 1995-10-17 1997-11-18 Thomson Consumer Electronics, Inc. Caller ID system with prescaler
US6088461A (en) * 1997-09-26 2000-07-11 Crystal Semiconductor Corporation Dynamic volume control system
US6738561B1 (en) * 1997-11-21 2004-05-18 Victor Company Of Japan, Ltd. Recording medium and signal processing apparatus
US7675380B2 (en) * 2005-06-14 2010-03-09 National Semiconductor Corporation Integrated digitally controlled linear-in-decibels attenuator
KR100765961B1 (ko) * 2005-11-28 2007-10-11 삼성전자주식회사 영상처리장치 및 영상처리방법
US8920917B2 (en) * 2007-04-24 2014-12-30 Sekisui Techno Molding Co., Ltd. Polypropylene resin composition, expansion-molded article using the resin composition, and process for production of the expansion-molded article
WO2017039429A1 (en) 2015-08-28 2017-03-09 Motorola Solutions, Inc. Attenuator circuit for an electronic device having a battery and method for controlling the electronic device
US10082488B2 (en) 2015-12-02 2018-09-25 Butterfly Network, Inc. Time gain compensation circuit and related apparatus and methods
US10231713B2 (en) 2016-09-13 2019-03-19 Butterfly Network, Inc. Analog-to-digital drive circuitry having built-in time gain compensation functionality for ultrasound applications
US10263415B1 (en) 2018-07-30 2019-04-16 Motorola Solutions, Inc. Method and apparatus for rapidly and dynamically adjusting current limiting in a portable communication device
US10285081B1 (en) 2018-07-30 2019-05-07 Motorola Solutions, Inc. Method and apparatus for rapidly and dynamically adjusting current limiting in a portable communication device
US10816603B1 (en) 2019-04-15 2020-10-27 Motorola Solutions, Inc. Determining available battery current in a portable electronic device
US10901479B1 (en) 2019-04-23 2021-01-26 Motorola Solutions, Inc. Method and apparatus for managing power-up of a portable communication device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6090408A (ja) * 1983-10-24 1985-05-21 Toshiba Corp 自動レベル制御回路
JPH07118840B2 (ja) * 1986-09-30 1995-12-18 ヤマハ株式会社 再生特性制御回路
JPS6386908A (ja) * 1986-09-30 1988-04-18 Yamaha Corp 利得調整回路

Also Published As

Publication number Publication date
KR900019352A (ko) 1990-12-24
JPH0310411A (ja) 1991-01-18
US5263092A (en) 1993-11-16
JPH0695619B2 (ja) 1994-11-24

Similar Documents

Publication Publication Date Title
US4914439A (en) Analog to digital conversion system utilizing dither
KR910006755B1 (ko) 디지탈 볼륨의 열화방지회로
KR100197776B1 (ko) 진폭 압축 신장 회로
JP3272438B2 (ja) 信号処理システムおよび処理方法
NL8300618A (nl) Versterkingsregelinrichting ten behoeve van door omzetting van digitale signalen gevormde, analoge signalen.
US4818996A (en) Digital-to-analog converting circuit
US5157396A (en) D/a conversion apparatus
JPH0824254B2 (ja) 信号選択回路
JPS62287717A (ja) デイジタル・アナログ変換回路
JPS6386908A (ja) 利得調整回路
JP3103908B2 (ja) デジタル／アナログ変換回路
JPH08107359A (ja) デジタル信号処理装置
JP3119677B2 (ja) 信号処理回路
JPS61203719A (ja) 信号処理回路
JPH11150477A (ja) Ｄ／ａ変換器
JPS58221510A (ja) デイジタルオ−デイオ信号処理装置
JP3204403B2 (ja) デイジタル信号処理回路
CA2110031A1 (en) Digital Sound Level Control Apparatus
JP3325472B2 (ja) デジタルアッテネータ
JP3169667B2 (ja) 音声信号選択回路
JPH0654395A (ja) デジタルオーディオ信号変換装置
JPH0286328A (ja) オーディオ信号処理装置
JP3018595B2 (ja) 音響再生用ディジタル信号処理装置
JPS634718A (ja) オ−デイオ信号復調回路
JPH02285813A (ja) デジタル／アナログ変換器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20000903

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20000903

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000