KR900009195B1

KR900009195B1 - 광 파이버 데이터 링크 시스템

Info

Publication number: KR900009195B1
Application number: KR1019860003852A
Authority: KR
Inventors: 마또또 요꼬야마
Original assignee: 가와무라 덴기 상교 가부시기가이샤; 가와무라 미유끼
Priority date: 1985-05-17
Filing date: 1986-05-17
Publication date: 1990-12-24
Also published as: KR860009563A; JPS61264835A; EP0202602A3; US4742572A; EP0202602A2; CA1239666A

Abstract

내용 없음.

Description

광 파이버 데이터 링크 시스템

제1도는 본 발명에 의한 광 파이버 데이터 시스템 기본 구성도.

제2도 및 제3도는 제1도의 각각 다른 2개의 기본적 작동 모드를 나타낸 도.

제4도는 제1도의 데이터 링크 시스템에 의한 데이터의 직렬 전송시의 펄스 블럭의 일예를 나타낸 도.

제5도는 본 발명의 일 실시예에 따른 광 파이버 데이터 링크 시스템을 나타낸 도.

제6도는 제5도의 데이터 링크 시스템에서 아날로그 데이터를 입력시키기 위한 방법을 나타낸 도.

제7도는 제5도의 아날로그 데이터를 출력시키기 위한 방법을 나타낸 도.

제8도는 종래 데이터 링크 시스템의 구성도이다.

본 발명은 계측부 혹은 센서부 등으로부더 데이터를 수신하고, 이를 출력부에 전송하는 시스템에 관한 것이다.

종래 데이터를 출력부에 전송하기 위해서는, 입력부와 출력부를 1대 1로한 전송로로 접속하였다. 복수의 입력부와 복수의 출력부를 대응시키는 경우에는 각각에 전송로로 접속하는 것이 보통이었다. 예를 들면, 일정한 시간 마다 데이터를 입력하고, 일정한 시간마다 출력하는 등, 입출력을 제어하기 위해서는 제어부를 설치할 필요가 있다. 이 경우 복수의 데이터 입출력부를 제어하기 위해서는 제8도에 나타낸 바와 같이 복수개의 전송로를 병렬로 해당 입출력부를 접속하는 것이 보통이었다. 이 경우, 입출력 단자의 적당한 선택, 데이터의 전송등에는 비교적 고도의 제어방식이 필요하게 되고, 일반적으로 마이크로 컴퓨터가 고도의 제어를 위하여 이용된다.

마이크로 컴퓨터를 사용할 경우, 입출력 단말에는 마이크로 컴퓨터에 알맞는 인터페이스를 설치할 필요가 있다. 그런 인터페이스를 사용한 경우에는 시스템 전체의 처리능력을 높이기 위하여 마이크로 컴퓨터를 변경하면 그에 따라 모든 인터페이스를 변경하지 않으면 안된다. 또 이 경우 이를 위한 새로운 소프트 웨어도 개발하지 않으면 안된다. 또한 예를 들면 마이크로 컴퓨터와 데이타 전송 시스템이 빌딩의 공조시스템등에 이용하는 경우, 마이크로 컴퓨터와 각 방을 개별적으로 접속해야만 하기 때문에 긴 전송로가 필요하게 된다.

그러므로 본 발명의 목적은 필요한 전송로를 짧게하고 또한 제어부의 변경이 있더라도 각 입출력 단자는 변경할 필요가 없고 시스템 전체의 데이터 전송 능력의 향상을 도모할 수 있는 데이터 링크 시스템을 제공하는데 있다.

본 발명의 또 다른 목적은 내 잡음성의 향상을 도모하고, 오동작을 최소화하는 데이터 링크 시스템을 제공하는데 있다.

본 발명의 기타 목적은 이하의 설명에 의하여 명백해 질 것이다.

본 발명의 기본 구성을 제1도에 나타내고 이하 도면에 의거하여 설명한다.

본 발명에 따른 광 파이버 데이터 링크 시스템은 하나의 제어기와 하나 이상의 스테이션을 포함하고 그것은 일련의 광 파이버에 의하여 서로 접속되어 연결된다. 각 스테이션에는 소정수의 데이터 입력 모듈 및/또는 데이터 출력 모듈이 접속된다. 즉, 스테이션에는 하나 이상의 입력 모듈만이 접속되어도 좋고, 또는 하나 이상의 출력 모듈과 함께 혼재하여 접속되어도 좋다. 각 모듈에는 고유의 어드레스가 사전에 주어진다. 이들 어드레스는 적당한 방법으로 모듈에 할당된다. 모듈은 그를 위한 어드레스를 설정하도록 딥스위치를 구비하고 있으며, 혹은 동일 목적을 위해 모듈에 ROM을 내장하기도 한다.

제어기는 적어도 수광소자와, 어드레스/데이터 판별 신호 발생회로와, 어드레스 설정 회로와, 발광소자를 갖는다. 모든 스테이션은 관련된 상호간에 동일한 구성이고, 각각은 적어도 하나의 수광소자와, 어드레스/데이터 판별회로와 발광소자로 구성된다. 각각의 데이터 입력 모듈은 어드레스 데코우더와, 비교회로와, 스위치 회로와, 데이터 래치회로와, 하나 이상의 입력 단자를 가진다. 데이터 입력 모듈의 데이터 래치회로는 데이터 입력 모듈의 각 입력단자 예를 들면 고(H)과 저(L), 혹은 회로의 개(opening), 폐(closing)로 나타내는 2진수를 래치한다. 각 데이터 출력 모듈은 어드레스 데코우더와, 비교회로와, 스위치회로와, 데이터래치회로와, 하나 이상의 출력 단자를 가진다. 각 데이터 출력 모듈의 출력단자에는 예를 들면 고(H)와 저(L) 혹은 회로의 개, 폐등의 어떤 상태를 나타내는 출력이 데이터 출력 모듈의 데이터 래치회로의 데이터에 대응하여 발생된다.

또한 하나 이상의 데이터 입력 모듈에 동일한 어드레스가 할당되어서는 안되지만, 데이터 출력 모듈은 동일한 어드레스에 하나 이상의 모듈이 할당되어도 된다. 이 경우 동일한 어드레스의 데이터 출력 모듈은 동일한 작동을 한다.

모듈의 어드레스는 스테이션에 대하여 접속 순서와 관계없이 설정하여도 되고 즉, 가장 작은수가 제1도의 상위 모듈에 할당되지 않아도 된다. 또한 모듈의 어드레스가 반드시 일련 번호일 필요는 없다. 원칙적으로 하나의 데이터 입력 모듈과 하나의 데이터 출력 모듈에는 동일 어드레스가 할당된다.

이상이 본 발명의 광 파이버 데이터 링크 시스템의 기본 구성이다. 특히 본 시스템의 이용방법에 따라서는 제어기에 입력 또는 출력중 어느 한 모드를 지정하기 위한 모드 지정신호 발생회로 또는 어드레스와 데이터의 기억회로를 부가하여 구성되는 경우도 있다.

이하 본 데이터 링크 시스템의 작용을 제2도, 제3도에 의거하여 설명한다.

여기서 제2도, 제3도는 본 발명 시스템의 두 종류의 기본적 작동 모드를 나타낸 도면이다. 먼저 제2도에 도시한 바와 같은 작동모드를 설명한다. 이 모드에서 어드레스 설정, 데이터 입력, 출력은 상술한 순서대로 실행되고, 이러한 작동의 전체 회수는 여러번 반복된다. 제어기에는 입, 출력모드 지정신호 발생회로 어드레스와 데이터의 기억회로가 부가되어서 구성된다.

본 데이터 링크 시스템이 기동되면 제어기에서는 먼저 초기데이터가 설정된다. 초기 데이터는 그 자체로는 무의미하며 임의의 데이터, 예를 들면 「0」이라도 좋다. 이어서 어드레스/데이터 표시 신호가 발생된다. 기동 직후 이 신호는 어드레스를 나타내도록 "온"상태로 설정된다. 따라서 이 시스템은 어드레스 작동상태로 설정된다. 다음에 어드레스는 특정 데이터 입출력 모듈을 지정하도록 설정된다. 어드레스는 본 시스템의 외부로부터 입력되도록 하여도 좋다. 예를 들면 제어기에 딥 스위치를 설치하고, 그 스위치로 어드레스를 지정하여도 좋고, 또는 마이크로 컴퓨터로 어드레스를 지정하여도 좋다. 또한 제어기에 어드레스 카운터를 내장시켜서 순차적으로 어드레스 값을 가산하고 차례로 모듈을 지정하도록 하여도 좋다.

이상과 같이 시스템이 세트업되면, 제어기는 광 펄스신호를 발생하고, 신호를 스테이션에 전송한다. 제1도에 명백히 나타낸 바와 같이, 최종 주구성요소와 최초 주구성요소 뿐만 아니라 시스템의 주구성요소(즉 제어기와 스테이션 또는 스테이션들)중 인접한 장치가 단일 광 파이버에 의해 서로 접속된다면, 신호는 일련의 형태로 다른 주구성요소에 전송된다. 또한 이 신호는 2진수 포맷, 즉 "go-on" 상태이거나 "go-off" 상태로 전송된다. 발생된 신호는 기동펄스(1비트 "오프"펄스), 어드레스표시 펄스, 모드 필스, 어드레스 펄스와 정지 펄스(2비트 "온"펄스)이고, 상술한 순서데로 스테이션에 전송된다. 이들 펄스는 펄스블록 또는 열을 형성한다. 시스템이 어드레스 작동 상태일때 모드 펄스는 작동에 대하여 어떠한 의미도 갖지 않으므로, 이 모드 펄스는 입출력의 어느 한 모드 펄스이어야 한다. 어드레스는 펄스는 일(1)비트 이상으로 구성고 비트수가 많을수록 입출력 모듈을 여러 스테이션에 접할 수가 있다. 가능하다면 패리티 체크 비트가 제4도(신호의 직렬전송을 위하여 사용되는 펄스 블럭의 실예를 나타냄)에 도시와 같이 펄스 블럭내에 포함한다. 제4도의 실시예에서 6개 비트가 어드레스 펄스용으로 사용되어 2₆개의 입력 모듈을 스테이션들에 접속되게 한다.

펄스 신호는 스데이션(A)에서 수광소자를 사용하여 수신되고, 전기적 병렬신호로 변환된다. 신호는 어드레스 표시 펄스에 의하여, 스테이션에 의해 수신된 어드레스 블럭을 결정하는 어드레스/데이타 판별회로에 제공된다. 시스템이 시작된 후 즉시, 시스템이 이드레스 작동상태이면, 어드레스 블럭에 의해 표시된 어드레스는 스테이션(A)에 접속된 모든 입, 출력 모듈의 어드레스 데코우더에 전송된다.

여기서 각 모듈은 고유의 어드레스와 동일한지의 여부를 판단하고, 동일할때에는 모듈의 스위치 회로를 폐쇄(close)상태로 하고 동일하지 않으면 개방(open) 상태로 한다. 이후 스테이션(A)은 제어기로부터 수신한 것과 동일한 광 펄스열을 다음에 접속된 스테이션(B)에 공급한다. 스테이션(B)에서는 스테이션(A)과 동일한 작동을 하게 되고, 스테이션(B)에서는 각 모듈(스테이션(B)에 접속된)이 스테이션(B)로부터 수신된 어드레스가 자신의 어드레스와 동일한가를 판단하는 것을 포함하여 스위치 회로를 폐쇄하거나 개방한다.

그 다음 다른 스테이션이 제공되면 스테이션(B)은 그에 의하여 수신된 동일 펄스열을 다음 스테이션에 공급한다. 따라서 동일 작동이 모든 스테이션에 걸쳐 수행되며, 마지막에는 제어기에서의 수광소자에 광 펄스열이 되돌아 온다.

이 단계에서 지정된 어드레스를 갖는 하나의 데이터 입력 모듈의 스위치 회로와 하나 이상의 데이터 출력 모듈의 스위치 회로가 폐쇄되고 그 이의의 모든 모듈이 개방된다. 이것으로 어드레스 설정단계가 종료된다.

어드레스 표시 펄스(펄스열)가 제어기에서 되돌아오면, 이 제어기는 이 펄스를 데이터표시 펄스("off"상태로 펄스를 설정)로 변환하고, 동시에 데이터 링크 시스템을 입력 모드로 설정한다. 이 단계에서 다시 제어기는 제4도에 도시와 같이 광 펄스 신호의 펄스열을 발생시킨다. 즉, 기동비트 펄스, 데이터 표시비트펄스, 입력모드펄스, 데이터펄스(초기데이타를 가진다), 패리티 체크 펄스, 정지비트 필스가 순서로 스테이션(A)에 전송된다. 스테이션(A)에 전송된 이 펄스열은 병렬의 전기신호로 변환된다. 어드레스 데이터 판별회로는 데이터 펄스에 의하여 데이터 블럭이 스테이션에 수신되었는가를 판단한다. 이 시스템은 입력 모드로 설정되어 있으므로, 데이터는 전단계에서 폐쇄된 스위치를 가지는 데이터 입력 모듈의 데이터 래치회로로부터 스테이션(A)내로 제공된다. 그에 따라 새로운 데이터는 초기 데이터를 갱신하도록 데이터 펄스내에 기입된다. 스테이션(A)에 데이터 입력 모듈이 접속되어 있지 않으면 초기 데이터는 변환되지 않는다. 이후 스테이션(A)은 데이터 펄스가 새롭거나 재작성된 데이터를 나타내는 것을 제외하고는 제어기로부터 수신된 바와 같은 동일 펄스열을 발생시킨다. 이 펄스열은 스테이션(B)의 수광소자에 전송된다.

스테이션(B)에서는 스테이션(A)와 동일한 처리가 행하여지고 이후 설치되어 있는 각 스테이션 마다 반복되고, 마지막으로 제어기에 되돌아 온다.

이 단계에서는 반드시 초기 데이터는 최초 단계에서 어드레스된 데이터 입력 모듈의 데이터 래치회로로부터의 새로운 데이터로 갱신된다.

입력모드 펄스(펄스열)가 제어기에 되돌아 오면, 이 시스템은 출력 모드로 설정된다. 그리고 제어기는 모드 펄스가 출력모드 펄스이고, 데이터 펄스가 재작성된 데이터인 것을 제외하고 마지막 스테이션으로부터 수신된 바와 같은 동일 펄스열을 발생시킨다. 그러므로 각 스테이션에서는 출력모드 펄스를 수신함으로서그의 접속된 모든 출력 모듈의 데이터 래치 회로에 데이터를 전송하며, 스위치 회로가 이 시점에서 폐쇄된다른 데이터 출력 모듈은 자신의 데이터를 재작성하여 그들의 출력 단자의 상태를 변경되게 한다. 최종적으로 펄스열은 제어기로 되돌아온다.

출력 모드 펄스를 수신한 상태에서, 제어기는 기동직후의 동일 상태로 복귀한다. 다음에 데이터를 입출력해야할 모듈의 어드레스가 상기의 수순으로 지정되고, 이후 어드레스 설정, 데이터 입력, 데이터 출력의 3단계 작동이 반복된다.

이상과 같이 임의의 데이터 입력 모듈로부터 데이터가 입력되고 이 데이터는 데이터 입력 모듈과 동일한 어드레스를 가진 하나 이상의 데이터 출력 모듈의 출력단자에 전송된다.

다음에 본 데이터 링크 시스템의 다른 기본적 처리 작동모드를 제3도에 의거하여 설명한다. 제2도의 작동모드와 다르며, 제1도에 도시한 바와 같은 시스템의 기본구조외에 하등의 부가적 수단을 필요로 하지 않는다. 그러나, 부가수단이 제공되지 않을지라드, 제3도의 작동모드는 데이터 출력 모듈 또는 데이터 입력모듈과 동일한 어드레스를 가진 모듈 보다 수광소자에 더욱 접근한 광 파이버의 위치에서 제어기의 수광소자에 접속되게 하여야 하는 어느 데이터 입력 모듈을 필요로 한다.

제3도의 작동모드의 경우 시스템이 기동직후에 초기 데이터는 설정된다. 초기 데이터는 임의로 하여도 된다. 다음에 어드레스가 설정된다. 설정방법과 어드레스 목적은 제2도의 경우와 동일하다. 따라서 시스템의 세트업(set-up)후에, 제어기는 기동펄스, 어드레스 표시펄스, 어드레스 펄스와 정지펄스로 이루어진 번지지정(addressing) 신호블럭(광 펄스열)을 발생시킨다. 이 펄스열은 입출력 모드 펄스를 포함하지 않는다.이 필스열은 기동펄스, 데이터 표시펄스, 데이터 펄스, 정지펄스로 이루어지는 데이터신호 블럭(광 펄스열)에 의하여 다음을 실행한다. 이후 이 두종류의 신호블럭이 교대로 발생된다. 스테이션(A)에서는 번지지정신호 블럭과 같이 데이터 신호블럭은 전기적 병렬 신호로 변환되고, 이러한 신호들은 스테이션(A)에 접속된 모든 입출력 모듈에 병렬로 전송된다. 각 모듈은 데이터가 어드레스 되었는지를 단별하여, 어드레스 되었다면 자체의 스위치 회로를 폐쇄하거나 그렇지 않으면 개방으로 할 것인지를 단단한다. 어드레스된 데이터 입력 모듈은 데이터의 래치회로를 단독하여서 데이터를 재기입하고, 어드레스 데이터 출력 모듈 또는 모듈(어드레스된 입력 모듈과 동일 어드레스를 가정)은 그에 전송된 데이터를 래치하고, 출력을 변환한다. 모든 스테이션에서는 이러한 일련의 작동이 반복된다.

또한 어느 데이터 입력 모듈이 출력 모듈 또는 데이터 입력 모듈과 동일한 어드레스를 가진 모듈 보다도 근접하게 광 파이버의 위치에서 제어기의 수광소자에 접속되어 있으므로, 반드시 데이터 입력 모듈이 먼저 어드레스되고, 이어서 데이터 출력 모듈 또는 모듈로 실행되어 정상적인 데이터 전송을 효과적으로 실행한다.

이러한 제3도의 작동모드에 의하면, 제어기는 계속하여 어드레싱 블럭과 데이터 블럭을 교대로 전송하게 하므로 전송 사이클을 단축화 한다. 데이터 입력 모듈이 출력 모듈 또는 데이터 입력 모듈과 동일한 어드레스를 가진 모듈 보다도 더 밀게 광 파이버의 위치에서 제어기의 수광소자에 접속되어 있을 경우에는, 제어기에 어드레스 및 데이터를 기억시키는 기억회로를 설치하여 기억회로에 기억된 정보에 따라 데이터 블럭을 제어기에 전송할 필요가 있다. 이런 구성과 더불어, 데이터 출력 모듈 또는 모듈이 데이터 입력 모듈 보다 먼저 어드레스되어도 문제되지 않고, 시스템이 기동된 직후에 기억회로에 저장된 정정 데이타를 제공하기만 하면 된다.

이하 본 발명의 실시예를 제5도에 의거하여 설명한다. 제5도의 데이터 링크 시스템은 병,직렬(P/S) 변환소자, 직,병렬(S/P) 변환소자를 이용하여, 광 신호는 직렬로 전송하고 전기 신호는 병렬로 전송한다. 제어기는 다른 장치에 더하여 데이터 래치회로와, 멀티 플렉서를 포함하고 있다. 데이터 래치회로는 초기 데이터 또는 초기 데이터 직전의 데이터를 기록하는데 사용되고, 패리티 체크등에 의해 착오가 검출되었을때에 데이터를 갱신 정정하는데 이용된다. 제어기는 소정 모듈이 어드레스 되게하는 어드레스 카운터를 포함하고 있다.

데이터신호, 어드레스 신호는 각각 6비트로 구성되어 있다. 따라서 2₆의 입력 모듈과 2₆이상의 출력 모듈이 각 스테이션에 접속될 수 있다. 각 스테이션에는 합계 8대 까지의 모듈이 접속될 수 있도록 되어 있다. 각 스톄이션에는 2대의 레지스터를 설치하고, 데이터와 어드레스의 일시적 기록을 행하게 한다. 데이터입력 모듈에는 6개의 입력단자가 설치되고, 각 입력단자는 2개의 단자로 이루어진다. 두개의 단자 사이가 단락되었는가 개방되었는가에 따라 데이터가 2지수로 입력된다. 또한 데이터 출력 모듈에는 6개의 출력단자가 설치되고 각 출력 단자는 2개의 단자를 갖는데, 이는 데이터 출력 모듈에서 래치된 데이터가 따라 개방 또는 폐쇄 작동을 하여 데이터를 출력하거나 출력하지 않거나 한다. 각 입출력 모듈에는 모듈용 어드레스를 설정하기 위한 6비트의 딥 스위치가 설치된다.

제5도의 데이타 링크 시스템에 있어서, 각 스테이션은 2ms 간격으로 수광과 발광(광 펄스열)하도록 제공된다. 스테이션에 적은 수의 모듈이 접속되었을 경우에는 데이터 전송 시간은 어드레스 카운터의 작동을 비교적 적은 범위로 함으로서 짭게할 수 있다. 예를 들면 입력 모듈이 5대 이하로 접속되면 카운터는 어드레스를 0 내지 3(2비트)의 범위에서 순환되고 9대 이하이면 어드레스를 0 내지 7(3비트)의 범위에서 순환되며, 17대 이하이면 어드레스를 0 내지 15(4비트)의 범위에서 순환된다. 64 모듈의 최대 접속은 모든 8 스테이션이 필요하고 모듈의 초대수가 접속되는 경우에는, 어드레스 카운터는 6비트로 순환한다. 이 때에는 각 모듈에 6개의 단자가 있으므로 최대 384점의 데이터를 입력할 수가 있다. 또한 어드레스 카운터의 순환범위 설정은 제어기에 설치된 딥 스위치를 작동하여 설정할 수 있다.

제6도를 참조하면 본 실시예에서는 데이터 입력 모듈중의 전부 또는 일부에는 아날로그 데이터를 수신하기 위한 A/D 변환소자가 설치된다. 본 실시예에서는 0 내지 5볼트 전압범위를 64단계로 나누고, 아날로그형의 전압은 변환소자에 의하여 6비트 데이타로 변환되게 하여 시스템에서 디지탈 데이타로 설정한다.

제7도를 참조하면 본 실시예에서는 데이터 출력 모듈중의 전부 또는 일부가 아날로그 출력을 할 수 있다. 이를 위해서는 제7도에 나타낸 바와 같이 D/A 변환소자가 사용된다. 본 실시예에서는, 6비트 데이터는 0 내지 5볼트 범위의 전압치로 변환되고 변환소자에 의하여 출력된다. 필요에 따라서 연산증폭기는 출력되는 아날로그 데이타를 증폭하도록 변환소자와 함께 사용된다.

본 데이타 링크 시스템에 의하여 상이한 단자수에 대응하여 상이한 데이타 또는 측정치(온도등)를 전송하기 위한 메카니즘을 쉽게 얻을 수 있다. 또 이 시스템에서는 작동 모드를 바꾸고 혹은 제어기의 능력을 증가시키더라도, 각 입, 출력 단자는 변경을 필요로 하지 않는다. 따라서 용이하게 시스템을 변경시킬 수 있다.

또 광파이버를 이용하고 있기 때문에 잡음에 강한 데이터 링크 시스템을 제공할 수 있다.

또한 아날로그와 디지탈 데이타 모듈(입, 출력 모듈)을 동시에 함께 사용할 수 있으므로 이용범위가 매우 넓어진다, 데이터의 전송로수는 최소한으로 감소할 수가 있다.

본 발명의 많은 변화들은 이 기술분야에 숙련된 사람들에게는 명확하게 이해될 것이다. 따라서, 본 발명은 첨부된 청구범위로 진술한 것 뿐만 아니라 여기에 설명된 명확한 실시예로도 제한할 의도가 없다.

Claims

제어기와, 모두 함께 링크하는 동안에 실질적인 단일 루우프로 되는 일련의 광 파이버에 의하여 서로 접속된 적어도 하나 이상의 스테이션을 구비한 광 파이버 데이터 링크 시스템에 있어서, 상기 제어기가 적어도 수광소자와, 직병렬 변환기와, 두가지 신호, 즉 어드레스신호와 데이터 신호중 어느 신호가 수신되었는가를 상기 스테이션으로 하여금 판정하도록 하는 신호를 발생시키는 회로와, 어드레스 설정회로와, 병-직렬 변환기와, 발광소자를 구비하고, 싱기 스테이션이 적어도 수광소자와, 직병렬 변환기와, 두가지신호, 즉 어드레스 신호와 데이터 신호중 어느 신호가 스테이션에 의하여 수신되었는가를 판정하는 회로와, 병-직렬 변환기와 발광 소자를 구비하고, 적어도 하나 이상의 데이터 모듈이 상기 스테이션에 접속되고, 자체 어드레스를 가진 상기 데이터 모듈이 작동중에 그에 할당되는 광 파이버 데이터 링크 시스템.
제1항에 있어서, 상기 데이터 모듈이 데이터 입력 모듈인 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제1항에 있어서, 상기 데이터 모듈이 데이터 출력 모듈인 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제1항에 있어서, 상기 데이터 모듈이 한대 이상이며, 이를 장치가 적어도 하나 이상의 데이터 입력모듈과 적어도 하나 이상의 데이터 출력 모듈인 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제2항 또는 제4항에 있어서, 상기 데이터 입력 모듈이 어드레스 데코우더, 비교회로, 스위치 회로, 데이터 래치회로와 적어도 하나 이상의 입력단자를 포함하는 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제3항 또는 제4항에 있어서, 상기 데이터 출력 모듈이 어드레스 데코우더, 비교회로, 스위치 회로, 데이터 레치회로와 적어도 하나 이상의 출력단자를 포함하는 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제4항에 있어서, 상기 데이터 입력 모듈이 자신의 어드레스를 상기 제어기에 의하여 설정할 경우 시스템내에서 데이터를 입력시키도록 구성되고, 반면에 상기 데이터 출력 모듈이 자신의 어드레스를 상기 데이터 입력 모듈의 어드레스와 같게한 경우 상기 데이터 입력 모듈로부터 상기 데이터를 수신하도록 구성되는 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제1항, 제2항 또는 제3항에 있어서, 상기 데이터 모듈이 그에 어드레스를 할당하는 n-비트 딥스위치와 각기 2개의 단자 수단으로 이루어진 m-비트 단자를 구비하고, 상기 n 및 m이 정수인 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제4항 또는 제7항에 있어서, 각각의 상기 데이터 입력 모듈과 상기 데이터 출력 모듈이 그에 어드레스를 할당하는 n비트 딥스위치와 각기 2개의 단자 수단으로 이루어진 m비트 단자를 구비하고, 상기 n 및 m이 정수인 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제9항에 있어서, 상기 데이터 입력 모듈이 그의 m-비트 단자 수단을 서로 접촉시킬 때 m-비트 데이터를 입력시키도록 구성되고, 반면에 상기 데이터 출력 모듈이 그의 m-비트 단자의 단자수단을 서로 접촉시킬때 m-비트 데이터를 출력시키도록 구성되는 것을 특징으로 하는 광 파이버 데이터 링크 시스템.
제2항, 제4항, 제5항, 제7항, 제9항 또는 제10항에 있어서, 상기 데이터 입력 모듈이 아날로그 데이터를 m-비트 디지틀 신호로 변환시키는 수단을 가진 아날로그 데이터 입력 모듈로 구성되고, m이 정수인 것을 특징으로 하는 광 파이버 데이터 링크시스템.
제3항, 제4항, 제6항, 제7항, 제9항 또는 제10항에 있어서, 상기 데이터 출력 모듈이 m-비트 데이터를 아날로그 데이터로 변환시키는 수단과 상기의 변환된 데이터의 값에 비례하는 전압이나 전류를 공급하는 회로를 가진 아날로그 데이터 출력 모듈로 구성되고 상기 m이 정수인 것을 특징으로 하는 광 파이버 데이터 링크 시스템.