[go: up one dir, main page]

KR900008268B1 - Attribute control circuit - Google Patents

Attribute control circuit Download PDF

Info

Publication number
KR900008268B1
KR900008268B1 KR1019870014120A KR870014120A KR900008268B1 KR 900008268 B1 KR900008268 B1 KR 900008268B1 KR 1019870014120 A KR1019870014120 A KR 1019870014120A KR 870014120 A KR870014120 A KR 870014120A KR 900008268 B1 KR900008268 B1 KR 900008268B1
Authority
KR
South Korea
Prior art keywords
data
attribute
control circuit
output
significant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019870014120A
Other languages
Korean (ko)
Other versions
KR890010663A (en
Inventor
조두금
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870014120A priority Critical patent/KR900008268B1/en
Publication of KR890010663A publication Critical patent/KR890010663A/en
Application granted granted Critical
Publication of KR900008268B1 publication Critical patent/KR900008268B1/en
Expired legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.No content.

Description

어트리뷰트 제어회로Attribute control circuit

제1도는 종래의 CRT 터미널에 적용되는 어트리뷰트 제어회로의 블록도.1 is a block diagram of an attribute control circuit applied to a conventional CRT terminal.

제2도는 본 발명 어트리뷰트 제어회로의 블록도.2 is a block diagram of an attribute control circuit of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 10 : 비데오램 2 : 어트리뷰트램1, 10: Video RAM 2: Attribute Tram

3, 11 : 문자발생기 4 : 래치회로3, 11: Character generator 4: Latch circuit

5, 13 : 병렬 직렬 컨버터 12 : 데코오더회로5, 13: parallel series converter 12: decoder circuit

14 : 모니터14: monitor

본 발명은 CRT 터미널에서의 어트리뷰트 제어회로에 관한 것으로, 특히 CRT 상에 나타나는 문자의 어트리뷰트를 비데오램을 통한 문자발생기를 제어할 수 있도록 한 어트리뷰트 제어회로에 관한 것이다. 일반적으로 어트리뷰트 제어란 CRT 터미널상에 디스플레이되는 문자 이외에 블랭크, 언더라인, 리버스, 블랭킹등의 상태를 나타나게끔 제어하는 것을 의미하는 바, 상기와 같이 어트리뷰트를 제어함에 있어서 종래에는 제1도에 도시한 바와같이 CRT 콘트롤러(CRTC)로 부터 출력되는 주사 어드레스 신호가 일시 기억되는 비데오램(1)과, 블랭킹, 언더라인, 리버스, 블랭크의 데이타 신호가 기억된 어트리뷰트램(2)에 어드레스버스를 통해 각각 입력되게 하고, 상기 비데오램(2)에서는 상기 CRT 콘트롤러(CRTC)로 부터 입력된 주사어드레스 신호에 따라 그에 해당하는 데이타 신호로 문자발생기(3)를 제어하여 문자발생기(3)으로 하여금 8비트 병렬문자 데이타를 발생시켜 병렬-직렬 컨버터(5)로 출력시켜서 이 병렬 직렬 컨버터(5)에서 상기 8비트 병렬 문자데이타를 8비트 직렬문자 데이타로 변환시켜 모니터(6)에 입력시키는 한편, 상기 어트리뷰트램(2) 역시 CRT 콘트롤러(CRTC)로 부터 입력된 주사 어드레스신호에 따라 그에 해당하는 블랭킹, 언더라인, 리버스, 블랭크의 어트리뷰트 데이타가 제어 선택되고 래치회로(4)를 통해서 출력된다.The present invention relates to an attribute control circuit in a CRT terminal, and more particularly, to an attribute control circuit that enables the character generator to control a character generator through a video. In general, attribute control means controlling the display of blanks, underlines, reverses, blanking, etc. in addition to the characters displayed on the CRT terminal. In controlling the attributes as described above, conventionally shown in FIG. As described above, the video RAM 1 temporarily storing the scan address signal output from the CRT controller CRTC and the attribute RAM 2 of the blanking, underline, reverse and blank data signals are stored through the address bus. In the video RAM 2, the character generator 3 is controlled by the data signal corresponding to the scanning address signal input from the CRT controller CRTC, thereby causing the character generator 3 to perform 8-bit parallelism. Character data is generated and output to the parallel-to-serial converter 5 so that the 8-bit parallel character data is 8 in this parallel-serial converter 5. While converting the bit serial character data into the monitor 6, the attribute RAM 2 also corresponds to the blanking, underline, reverse, and blank attributes according to the scanning address signal input from the CRT controller CRTC. Data is control selected and output via the latch circuit 4.

상기 모니터(6)에 입력된 문자데이타는 CRT 콘트롤러(CRTC)로 부터의 수평, 수직 동기신호 및 어트리뷰트 제어선택 신호에 따라 모니터(6)상에 어트리뷰트 제어된 표시문자가 디스플레이되게 되는 것이다.The character data input to the monitor 6 is such that attribute controlled display characters are displayed on the monitor 6 according to the horizontal and vertical synchronization signals and the attribute control selection signal from the CRT controller CRTC.

이와같이 종래의 어트리뷰트 제어회로에서는 문자이외에 블랭킹, 언더라인, 리버스 블랭크 등의 어트리뷰트를 제어하기 위하여 별도의 어트리뷰트램(2)을 사용해 왔던 관계로 이를 제어하기 위한 소프트웨어는 물론 하드웨어상에 복잡함을 피할 수 없을 뿐만 아니라 별도의 어트리뷰트램을 사용함으로 해서 기기의 원가를 상승시켜 주게되는 문제점을 가지고 있었다.Thus, in the conventional attribute control circuit, since a separate attribute ram (2) has been used to control attributes such as blanking, underline, and reverse blank, in addition to the characters, the software for controlling them cannot be avoided as well as the complexity in hardware. In addition, there was a problem that the cost of the device increases by using a separate attribute.

본 발명의 목적은 어트리뷰트램을 사용하지 않고도 어트리뷰트 제어가 가능한 어트리뷰트 제어회로를 제공하는데 있으며, 상기의 목적을 달성하기 위하여 CRT 콘트롤러로 부터 주사 어드레스 데이타를 받아 비데오램을 통해 문자발생기의 문자발생 데이타 번지를 지정하여 문자데이타를 출력시키되 출력되는 데이타중 최상위 2비트는 어트리뷰트를 선택하여 디코오더 회로를 통하여 어트리뷰트 데이타를 선택 제어케하고 상기 출력되는 데이타중 나머지 비트는 병렬 직렬 컨버터를 통해 직렬 데이타를 변환시켜 상기 CRT 콘트롤로 부터 출력되는 수직 수평동기 신호에 의해 모니터에 데이타를 디스플레이 되도록 구성한 것을 특징으로 한다. 이하, 첨부된 도면에 의거 본 발명을 상세히 설명하면 다음과 같다. 제2도에 도시한 바와같이, CRT 콘트롤러(CRTC)로 부터 주사 어드레스 데이타를 받아 어트리뷰트를 제어하도록 된 어트리뷰트 제어회로에 있어서, 상기 CRT 콘트롤러(CRTC)로 부터 출력되는 주사 어드레스 데이타(A0-A7) 모두를 받아 일시 기억되게 하는 비데오램(10)과, 상기 비데오램(10)으로 부터 어드레스 입력 데이타를 받아 최상위 2비트는 어트리뷰트 데이타를, 나머지 비트는 각종기호, 부호, 문자 데이타를 출력시키는 문자발생기(11)와, 상기 문자발생기(11)로 부터 출력되는 최상위 데이타단자(D7-D6)를 해독하여 그에 해당하는 블랙킹, 언더라인, 리버스, 블랭크 신호의 어트리뷰트를 제어 선택시키게 되는 데코오더회로(l2)를 차례로 접속하며 상기 문자발생기(11)로 부터 출력되는 최상위 데이타(D7-D6)를 제외한 데이타단자(D5-D0)는 직렬 병렬 컨버터(13)을 통해서 CRT 콘트롤러(CRTC)의 수직 수평 동기신호와 상기 모니터(14)에 접속되도록 한 것이다.An object of the present invention is to provide an attribute control circuit capable of controlling an attribute without using an attribute ram. In order to achieve the above object, a character generating data address of a character generator is received through a video by receiving scan address data from a CRT controller. Character data is outputted, but the most significant two bits of the output data are selected by the attribute to control the attribute data through the decoder circuit, and the remaining bits of the output data are converted by serial data through a parallel serial converter. And display data on the monitor by the vertical horizontal synchronization signal output from the CRT control. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. As shown in FIG. 2, in an attribute control circuit configured to receive scan address data from a CRT controller CRTC to control an attribute, scan address data A 0 -A output from the CRT controller CRTC. 7 ) A video RAM 10 for receiving all of the data and storing the temporary data, and receiving the address input data from the video RAM 10, the most significant two bits output attribute data, and the remaining bits output various symbols, codes, and character data. The character generator 11 and the uppermost data terminals D 7 -D 6 outputted from the character generator 11 are decoded to control and select the corresponding blacking, underline, reverse, and blank signal attributes. A serial parallel converter is connected to the decoder circuit l2 in sequence and the data terminals D 5 -D 0 except for the most significant data D 7 -D 6 output from the character generator 11 are connected. It is connected to the monitor 14 and the vertical horizontal synchronization signal of the CRT controller (CRTC) through the rotor (13).

상기와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다. 먼저 CRT 콘트롤러(CRTC)로 부터 주사 어드레스 데이타가 입력되면 상기 주사어드레스 데이타는 비데오램(10)에 모두 입력됨과 동시에 비데오램(10)에서는 입력된 어드레스 데이타 중 최상위 2비트와 나머지 비트를 분리하여 각종문자, 부호, 기호데이타를 발생시키는 문자발생기(11)의 출력데이타(D7-D0)를 지정하되, 비데오램(10)의 최상위 2비트는문자발생기(l1)의 출력데이타 중(D7-D0) 어트리뷰트 제어를 위한 출력데이타(D7-D6)을 지정하여 출력토록 하고 나머지 비트(D5-D0)는 문자 데이타를 출력하게 한다.Referring to the effects of the present invention configured as described above are as follows. First, when scan address data is input from a CRT controller (CRTC), the scan address data is input to the video RAM 10, and at the same time, the video RAM 10 separates the most significant 2 bits and the remaining bits from the input address data and various types thereof. Specify the output data (D 7 -D 0 ) of the character generator 11 that generates character, sign, and symbol data, and the most significant two bits of the video generator 10 are the output data of the character generator l1 (D 7). -D 0 ) Specifies the output data (D 7 -D 6 ) for attribute control and outputs the remaining bits (D 5 -D 0 ) to output the character data.

상기 문자발생기(11)로 부터 출력된 최상위 2비트는 2 to 4 데코오더(12)에 입력되고 이를 통해 해독되어 어트리뷰트 신호를 선택 제어하게 되는데 이 제어하는 과정은 (표 1)The most significant two bits output from the character generator 11 are inputted to the 2 to 4 decoder 12 and decoded to thereby select and control the attribute signal.

[표 1]TABLE 1

Figure kpo00002
Figure kpo00002

과 같이 문자발생기의 출력 데이타(D7)(D6)의 상태에 따라 어트리뷰트가 제어 선택되게 된다.As described above, the attribute is controlled and selected according to the state of the output data D 7 and D 6 of the character generator.

한편 문자발생기(11)로 부터 출력되는 나머지 출력데이타단자(D5-D0)는 병렬+직렬 컨버터(l3)에 입력되고, 이를 통해서 문자발생기(11)로 부터 출력된 병렬 데이타를 직렬 데이타로 변환되어 데이타를 디스플레이 하는 모니터(14)에 디스플레이 시키게 된다.Meanwhile, the remaining output data terminals D 5 -D 0 output from the character generator 11 are input to the parallel + serial converter l3, through which the parallel data output from the character generator 11 is converted into serial data. It is converted and displayed on the monitor 14 displaying the data.

이때 모니터(14)에서는 상기 CRT 콘트롤러(CRTC)로 부터 입력되는 수직, 수평 동기신호에 의하여 병렬 직렬 컨버터(13)로 부터 입력되는 데이타를 화면에 디스플레이시켜 주게되는 것이다.In this case, the monitor 14 displays data input from the parallel serial converter 13 on the screen by vertical and horizontal synchronization signals input from the CRT controller CRTC.

이상에서 설명한 바와같이 본 발명은 CRT 터미널에서 문자 어트리뷰트를 제어함에 있어, CRT 콘트롤러로 부터 입력되는 주사 어드레스 데이타를 비데오램을 통한 문자발생기로 제어토록 하되 제어되는 출력 데이타 중 최상위 2비트는 어트리뷰트 신호를 위한 출력 데이타가 되게 하여 이를 데코오더를 통해 어트리뷰트가 선택되도록 제어함으로써 어트리뷰트 제어를 위하여 별도의 어트리뷰트램을 사용하지 않아도 되므로그만큼 원가절감은 물론 어트리뷰트램을 제어하기 위한 소프트웨어는 물론 하드웨어상에 복잡한 문제점을 해소할 수 있는 장점을 제공하게 되는 것이다.As described above, in the present invention, in controlling the character attribute at the CRT terminal, the scan address data input from the CRT controller is controlled by the character generator through the video, but the most significant two bits of the controlled output data are the attribute signals. It can be used as output data for controlling the attribute to be selected through the decoder so that there is no need to use a separate attribute for controlling the attribute. It will provide an advantage that can be solved.

Claims (1)

CRT 콘트롤러(CRTC)로 부터 주사 어드레스 데이타를 받아 어트리뷰트를 제어하도록 된 어트리뷰트 제어회로에 있어서, 상기 CRT 콘트롤러(CRTC)로 부터 출력되는 주사 어드레스 데이타(A0-A7)를 모두 받아 일시기억하고 그 중 최상위 2비트 데이타가 어트리뷰트 데이타가 되게 지정하는 비데오램(10)과 상기비데오램(10)으로 부터 어드레스 입력 데이타를 받아 그 중 최상위 2비트는 어트리뷰트를 위한 데이타가 선택되고 나머지 비트는 각종 문자, 기호, 부호 데이타를 제어케 하는 문자발생기(11)와, 상기 문자발생기(11)로 부터의 제어된 최상위 2비트는 받아 해독하여 그에 해당하는 어트리뷰트인 블랭킹, 언더라인, 리버스, 블랭킹 신호를 선택하는 데코오드회로(12)로 구성하여서 된 것을 특징으로 하는 CRT 터미널의 어트리뷰터 제어회로.In an attribute control circuit configured to receive scan address data from a CRT controller (CRTC) and control attributes, the scan address data (A 0- A 7 ) output from the CRT controller (CRTC) are all received and temporarily stored. Receives the address input data from the video RAM 10 and the video RAM 10 that designate the most significant 2 bit data as attribute data, and the most significant 2 bits of the data are selected for the attribute, and the remaining bits are various characters, A character generator 11 for controlling symbol and sign data, and the most significant two bits controlled from the character generator 11 are received and decoded to select blanking, underline, reverse, and blanking signals corresponding to the corresponding attributes. An attribute control circuit for a CRT terminal, characterized by comprising a decor circuit (12).
KR1019870014120A 1987-12-10 1987-12-10 Attribute control circuit Expired KR900008268B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870014120A KR900008268B1 (en) 1987-12-10 1987-12-10 Attribute control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870014120A KR900008268B1 (en) 1987-12-10 1987-12-10 Attribute control circuit

Publications (2)

Publication Number Publication Date
KR890010663A KR890010663A (en) 1989-08-10
KR900008268B1 true KR900008268B1 (en) 1990-11-10

Family

ID=19266837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870014120A Expired KR900008268B1 (en) 1987-12-10 1987-12-10 Attribute control circuit

Country Status (1)

Country Link
KR (1) KR900008268B1 (en)

Also Published As

Publication number Publication date
KR890010663A (en) 1989-08-10

Similar Documents

Publication Publication Date Title
KR930000455B1 (en) Plasma display control system
US4203107A (en) Microcomputer terminal system having a list mode operation for the video refresh circuit
US6683585B1 (en) Picture display control system, image signal generating device, and picture display device
KR900005276A (en) Display control device that converts CRT resolution to PDP resolution in hardware
US6630913B2 (en) Video signal processing system for driving multiple monitors
US5107255A (en) Control device for a display apparatus
KR900008268B1 (en) Attribute control circuit
US4818982A (en) Brightness control for an electro-luminescent display
KR900006290B1 (en) Crt display control device
EP0175342A2 (en) Mixing of line drawings and text in a CRT display system
KR970072961A (en) Scanning line inverter
JPH0331993Y2 (en)
KR820001854B1 (en) Display character shaping circuit of CRT terminal equipment
KR100265703B1 (en) Lcd monitor with a display centering function
KR940004736B1 (en) Operating apparatus of flat display unit and processing method therefor
KR0176207B1 (en) Character generator for simple event display
EP0163177B1 (en) Window borderline generating circuit for crt display
KR100207453B1 (en) On-screen display device that overlays OSD text
KR890006505Y1 (en) Moniter mode conversion circuits in graphic
KR940007499B1 (en) Data operating method in display panel of flat type
JPS5830791A (en) Color control for cathode ray tube
EP0159589A2 (en) Display system for a measuring instrument
KR910004527B1 (en) Display expansion circuit
JP2905485B2 (en) Image processing device
KR900010667Y1 (en) Attribute character control circuit

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20021031

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20031111

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20031111

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000