KR900001508B1

KR900001508B1 - Barcode decoder

Info

Publication number: KR900001508B1
Application number: KR1019870005598A
Authority: KR
Inventors: 김명구
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-06-03
Filing date: 1987-06-03
Publication date: 1990-03-12
Also published as: KR890001298A

Abstract

내용 없음.No content.

Description

Barcode decoder

제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.

제2도는 제1도의 주요 부분에 대한 출력 파형도이다.2 is an output waveform diagram for the main part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 초기치 검출부 2 : 에지 검출부1: Initial value detector 2: Edge detector

3 : 카운터 인에이블루 5 : 카운터 선택제어부3: counter in blue 5: counter selection control unit

6 : 카운터 선택부 7 : 문자 비교부6: counter selection unit 7: character comparison unit

8 : 지연회로부 9 : 어드레스 발생부8: delay circuit 9: address generator

11 : 프로그램 저장부 12 : 병렬 입출력부11: program storage unit 12: parallel input / output unit

13 : 침선택부 14 : 마이크로 프로세서13: needle selector 14: microprocessor

41-44 : 카운터 101, 102 : 데이터 저장부41-44: counter 101, 102: data storage

본 발명은 바코드(Bar code) 디코더(Decoder)에 관한 것으로서, 특히 정치식 바코드 스캐너(Scanner)에 있어 읽혀진 바코드 신호를 인식하는 회로에 관한 것이다.The present invention relates to a bar code decoder, and more particularly to a circuit for recognizing a bar code signal read in a stationary bar code scanner.

종래의 바코드 디코더회로는 문자를 알기 위하여 입력 바코드 신호의 에지(edge-to-edge)를 검출하여 카운팅을 하는데 그 방식은 제2도에 도시한 바와 같이, 길이(t1), (t2), (t3)를 측정한 후 바코드 디코딩을 한다. 그러므로, 상기 길이를 측정하기 위해서는 3개의 카운터가 필요하며, 또한 에지 투 에지(Edge to Egde)카운터를 사용하는 경우에는 에지마다 동기를 시켜주어야 하는데 이러한 동기부의 구성이 복잡하다. 또한, 데이터의 길이 측정시 에러가 발생하면 회로를 리세트시켜야 하므로 이러한 리세트회로가 부가적으로 필요하게 된다. 이로 인하여 동기부 및 레세트회로부가 첨가되어 회로가 복잡해지고, 제품의 단가가 상승하게 되는 문제점이 있었다.The conventional barcode decoder circuit detects and counts the edge-to-edge of the input barcode signal in order to know the characters. The schemes include the lengths t1, t2, ( Measure t3) and decode the barcode. Therefore, three counters are required to measure the length, and when the edge to edge counter is used, synchronization is required for each edge. In addition, if an error occurs in measuring the length of data, the reset circuit is additionally required because the circuit must be reset. As a result, the synchronization unit and the reset circuit unit are added, resulting in a complicated circuit and a problem in that the unit cost of the product increases.

본 발명은 상기 결점을 해결하기 위해 인출한 것으로서, 카운터와 비교기만으로 입력데이터에 대한 문자를 검출하여 마이크로 컴퓨터(이하 MPU라 칭함)에 인터럽트신호를 인가하고, 이 인터럽트신호를 이용하여 병렬 입출력회로가 회로의 제어와 리세트 및 동기를 시키며, 바 또는 스페이스만을 카운팅하여 하드웨어적으로 회로구성을 간단하게 구성하는 바코드 디코더를 제공하는데 목적이 있다.In order to solve the above-mentioned drawbacks, the present invention draws out a character for input data using only a counter and a comparator, and applies an interrupt signal to a microcomputer (hereinafter referred to as an MPU). It is an object of the present invention to provide a barcode decoder that controls, resets, and synchronizes circuits, and counts only bars or spaces to easily configure circuit configuration in hardware.

이하, 첨부된 도면에 따라 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention according to the accompanying drawings will be described in detail.

제1도는 본 발명의 회로도로서, 바코드신호(IN)를 인가하여 가드 바신호(G1)와 문자 신호의 상승 또는 사강에지일 때 펄스를 발생하는 에지 감지부(2)와, 바코드신호(IN)중 가드 바신호(G1)와 가드 바신호이전의 스페이스신호(S)를 입력하여 S≥3 G1일 때를 체크하여 초기치를 검출하는 초기치 감지부(1)와, 상기 바코드신호(IN)와 초기치 감지신호 및 문자의 에지 감지신호를 인가하여 인에이블 신호를 출력하는 카운터 인에이블부(3)와, 상기 인에이블 신호중 서로 반전된 두 인에이블 신호에 따라 각각 계수동작을 하여 바코드 신호의 바와 스페이스 간격을 측정하는 카운터(41, 42)와, 상기 인에이블 신호중 서로 반전된 다른 두 인에이블 신호에 따라 계수동작을 하여 문자비교 신호를 출력하는 카운터(43, 44)와, 상기 에지 감지부(2)에서 출력되는 에지감지신호를 입력하여 카운터 선택제어신호를 출력하는 카운터 선택제어부(5)와, 상기 카운터 선택제어신호에 따라 상기 카운터(41, 42)의 출력신호를 선택하여 출력시키는 카운터 선택부(6)와, 상기 카운터(43, 44)의 두 출력신호를 비교하여 일치하면 클리어신호를 발생하여 카운터(43, 44)를 클리어시키고, 일치하지 않으면 인터럽트 신호를 발생시키는 문자비교부(7)와, 상기 선택제어신호를 인가하여 제어와 어드레스 신호 및 인터럽트신호를 발생시키는 어드레스 발생부(9)와, 상기 어드레스 및 제어신호를 인가하여 카운터 선택부(6)를 통하여 출력되는 데이터를 저장하는 데이터 저장부(101, 102)와, 문자비교부(7)에서 인터럽트 신호 인가시 전체회로를 리세트시키고, 어드레스 발생부(9)에서 인터럽트신호 인가시 데이터 저장부(101, 102)의 데이터를 독출하여 디코딩함과 동시에 병령입출력부(12)를 통해서 데이터 저장부(101, 102)의 데이터 저장을 못하게 제어신호를 발생해서 카운터 선택제어부(5)에 인가되어 회로를 제어하는 마이크로 프로세서(14)로 이루어졌다.FIG. 1 is a circuit diagram of the present invention, which includes a bar code signal IN and an edge detector 2 for generating a pulse when a guard bar signal G1 and a rising or dead edge of a text signal are generated, and a bar code signal IN. An initial value detector 1 for inputting a guard bar signal G1 and a space signal S before the guard bar signal and checking when S≥3 G1 to detect an initial value, and the barcode signal IN and an initial value The counter enable unit 3 outputs an enable signal by applying a detection signal and an edge detection signal of a character, and counts according to two enable signals which are inverted from each other of the enable signals. Counters 41 and 42 for measuring a signal, counters 43 and 44 for outputting a character comparison signal by counting operation according to two other enable signals inverted from the enable signal, and the edge detector 2 Edge detection signal output from A counter selection controller 5 for inputting and outputting a counter selection control signal, a counter selection unit 6 for selecting and outputting an output signal of the counters 41 and 42 according to the counter selection control signal, and the counter ( Comparing and comparing the two output signals of 43, 44, a clear signal is generated to clear the counters 43, 44, and if they do not match, a character comparator 7 for generating an interrupt signal and the selection control signal are applied. An address generator 9 for generating a control and an address signal and an interrupt signal; a data storage unit 101 and 102 for storing data output through the counter selector 6 by applying the address and control signal; When the interrupt signal is applied by the character comparator 7, the entire circuit is reset, and when the interrupt signal is applied by the address generator 9, the data of the data storages 101 and 102 is read and decoded. At the same time it has been made to byeongryeong microprocessor 14 to let it generate a control signal is applied to the counter selection control section 5 controls the circuit of the data storage through the input unit 12, data storage unit (101, 102).

상기와 같은 구성을 갖는 본 발명의 동작을 설명한다.The operation of the present invention having the above configuration will be described.

광검출기에서 스캐닝되어 읽혀진 바코드신호(IN)는 초기치 감지부(1),에지 감지부(2) 및 카운터 인에이블부(3)에 인가되고, 에지 감지부(2)에서 제2도(a)와 같은 펄스를 발생함으로써 바코드의 에지가 검출되었음을 알린다.The barcode signal IN scanned and read by the photodetector is applied to the initial value detector 1, the edge detector 2, and the counter enable portion 3, and the edge detector 2 receives the second figure (a). By generating a pulse such as to indicate that the edge of the barcode is detected.

초기치 감지부(1)에서는 에지 감지부(2)의 출력신호를 입력하여 초기치를 감지하는데, 제2도에 나타낸 바와 같이 가드 바(G1)를 검출하여 초기치를 감지하는 것은 다음과 같다. 에지 감지부(2)에서 제2도의 바코드신호(IN)의 상승 또는 하강에지일 때 제2도(a)의 펄스를 발생하여 초기치 감지부(1)에 출력하면, 초기치 감지부(1)는 바코드신호(IN)중 스페이스 신호(S)가 가드 바신호(G1)보다 3배일 때를 체크하여 초기치를 감지하게 된다. 이를 수식으로 나타내면 다음과 같다.The initial value detector 1 detects an initial value by inputting an output signal of the edge detector 2. As shown in FIG. 2, the initial value detector 1 detects the initial value by detecting the guard bar G1. When the edge detector 2 generates the pulse of FIG. 2 a when the edge of the barcode signal IN of FIG. 2 rises or falls, and outputs the pulse of FIG. 2 a to the initial value detector 1, the initial value detector 1 The initial value is detected by checking when the space signal S of the barcode signal IN is three times larger than the guard bar signal G1. This is expressed as a formula as follows.

이때, 상기 초기치 감지부(1)는 초기치를 감지하여 제2도(b)와 같은 응답신호를 발생시키고, 에지 감지부(2)는 가드 바신호(G1)다음에 인가되는 신호(C1, C2)의 상승 또는 하강에지일 때 제2도(c)와 같은 감지펄스를 발생한다.At this time, the initial value detector 1 detects an initial value and generates a response signal as shown in FIG. 2 (b), and the edge detector 2 receives signals C1 and C2 which are applied after the guard bar signal G1. When the rising edge or falling edge of) generates a sensing pulse as shown in FIG.

카운터 인에이블부(3)는 상기 초기치 감지부(1)에서 출력된 제2도(b)의 초기치 검출에 대한 응답펄스와 에지검출부(2)에서 출력된 제2도(c)이 펄스를 입력하여 제2도의 (d), (e), (f), (g)와 같은 카운터 인에이블신호를 카운터(41-44)에 출력하는데, 이때(D)와 (E)는 각각의 바나 스페이스의 간격을 측정하는 카운터 인에이블신호로서 스페이스(로우상태)일때는 카운터 인에이블부(3)에서 제3도(d)의 인에이블신호를 출력시키고 바(하이상태)일때는 카운터 인에이블부(3)에서 제3도(e)의 인에이블신호를 출력시키게 되는 것이며, (f)와 (g)는 문자비교를 위한 카운터 인에이블 신호로서, 문자의 에러를 검출하기 위하여 1문자단위로 제3도(f)와 (g)를 교대로 출력한다.The counter enable unit 3 inputs the pulse of the response pulse for the initial value detection of the second value (b) output from the initial value detection unit 1 and the second level (c) output from the edge detector 2. Counter enable signals such as (d), (e), (f), and (g) of FIG. 2 are output to the counters 41-44, where (D) and (E) correspond to respective bars or spaces. The counter enable unit 3 outputs the enable signal of FIG. 3 (d) in the space (low state) as a counter enable signal for measuring the interval, and the counter enable unit 3 in the bar (high state). (E) outputs the enable signal of FIG. 3 (e), and (f) and (g) are counter enable signals for character comparison, and FIG. Outputs (f) and (g) alternately.

이때, 1문자는 제2도의 바코드 입력신호에서 보는 바와 같이, 표준 바코드의 구성 규칙상 2개의 스페이스와 하나의 바로 구성되어져 있다.At this time, one character is composed of two spaces and one bar according to the configuration rules of the standard barcode as shown in the barcode input signal of FIG.

따라서, 제2도(l)의 클럭신호(CLK)에 동기되는 카운터(41, 42)는 서로 반전된 인에이블신호(제2도(d)와 (e))에 의해 교대로 계수동작을 하여 바코드신호(IN)의 바(bar)나, 스페이스(space)의 간격을 검출하고, 또한 클럭신호(CLK)에 의해 동기되는 카운터(43, 44)도 서로 반전된 인에이블신호(제2도(f)와(g))에 의해 교대로 계수동작을 하여 문자비교 신호를 발생한다.Accordingly, the counters 41 and 42 synchronized with the clock signal CLK in FIG. 1 are alternately counted by the enable signals inverted from each other (FIGS. 2 and 3). Bars of the bar code signal IN and the space interval are detected, and the counters 43 and 44 synchronized with the clock signal CLK are also inverted from each other. Counting operation is alternately performed by f) and (g)) to generate a character comparison signal.

상기와 같은 동작을 하는 동안, 에지 감지부(2)에서 출력된 제2도(c)의 신호를 입력하는 카운터 선택제어부(5)는 카운터 선택부(6)에 제2도(h)와 같은 카운터 선택신호를 출력하고, 또한 어드레스 발생부(9)에 제2도(i)와 같은 신호를 출력하여 어드레스 및 제어신호를 발생시키도록 한다.During the operation as described above, the counter selection controller 5 for inputting the signal of FIG. 2 (c) output from the edge detector 2 is connected to the counter selector 6 as shown in FIG. A counter selection signal is output, and a signal as shown in FIG. 2 (i) is output to the address generator 9 so as to generate an address and a control signal.

따라서, 카운터 선택제어부(5)의 출력신호에 따라 카운터 선택부(6)가 카운터(41, 42)를 선택하면, 카운터(41, 42)는 카운터한 값을 -10에서 1의 데이터로 출력시키고, 이 데이터는 데이터 저장부(101)에 인가되어 어드레스 발생부(9)에 의해 발생된 신호에 따라 저장된다.Therefore, when the counter selection unit 6 selects the counters 41 and 42 according to the output signal of the counter selection control unit 5, the counters 41 and 42 output the counter value as -10 to 1 data. This data is applied to the data storage unit 101 and stored in accordance with the signal generated by the address generator 9.

데이터 저장부(101)에 데이터가 모두 저장되면, 어드레스 발생부(9)에서는 인터럽트신호를 발생하여 오아게이트(G1)를 통하여 MPU(14)에 인가한다.When all data is stored in the data storage unit 101, the address generator 9 generates an interrupt signal and applies it to the MPU 14 through the orifice G1.

MPU(14)는 인터럽트 신호를 감지하여 데이터 저장부(101)의 데이터를 데이터 저장부(102)로 페치시켜 디코딩한 후 처리된 데이터를 호스트 컴퓨터로 전송하고, 한편 카운터(41, 42)로부터 데이터 저장부(101)에 데이터가 저장되지 못하도록 병렬 입출력부(12)를 통하여 카운터 선택제어부(5)에 제어신호를 출력한다.The MPU 14 detects the interrupt signal, fetches the data from the data storage unit 101 to the data storage unit 102, decodes the data, and transmits the processed data to the host computer, while the data from the counters 41 and 42 are used. The control signal is output to the counter selection controller 5 through the parallel input / output unit 12 so that data is not stored in the storage unit 101.

한편, 고정형(fixed type)바코드 스캐너인 경우에는 스캐닝 속도가 일정하여 2개의 문자를 짝으로 비교한다. 문자 비교부(7)는 카운터(43, 44)에서 출력된 두 신호를 입력하여 비교하는데, 두 신호를 비교하여 옳으면 오아게이트(G2)를 통하여 제2도(k)와 같은 신호를 상기 카운터(43, 44)에 출력하여 클리어 시키고, 두 신호가 틀리면 회로를 리세트시키기 위해 제2도(j)와 같은 인터럽트신호를 발생시켜 오아게이트(G1)를 통하여 MPU(14)에 인가한다.On the other hand, in the case of a fixed type barcode scanner, the scanning speed is constant to compare two characters in pairs. The character comparator 7 inputs and compares two signals output from the counters 43 and 44. When the two signals are compared and correct, the character comparator 7 transmits a signal such as the second degree k through the oragate G2. Output to (43, 44) to clear, and if the two signals are incorrect, generates an interrupt signal as shown in Fig. 2 (j) to apply to the MPU 14 through the oragate (G1) to reset the circuit.

바코드 스캐닝시 에러가 발생되면, MPU(14)는 병렬입출력부(12)를 통하여 전체회로를 리세트시킨다.If an error occurs during barcode scanning, the MPU 14 resets the entire circuit via the parallel input / output unit 12.

상기한 바와 같이, 본 발명에 의하면 회로 구성르 간략화하여 회로의 동기를 정확하게 하고, 바코드의 스캐닝시 에러발생을 감지하여 소프트웨어로 회로를 리세트시킴으로써 회로 구성의 간략화에 따른 비용의 절감을 꾀할 수 있다.As described above, according to the present invention, it is possible to reduce the cost of simplifying the circuit configuration by simplifying the circuit configuration to accurately synchronize the circuit, detecting an error when scanning a barcode, and resetting the circuit by software. .

Claims

The edge detection unit 2 generates a pulse when the guard bar signal G1 and the text signal are rising or falling edges by applying a barcode signal, and the guard bar signal G1 and the guard bar signal transfer among the barcode signals IN. Input the space signal S and check the time when S≥3G1 to enable the initial value detection unit 1 and the barcode signal IN, the initial value detection signal and the edge detection signal of the character to enable A counter enable unit (3) for outputting a signal, counters (41, 42) for measuring bar and bar spacing of barcode signals by counting operations according to two enable signals inverted from each other of the enable signals; Counter counters 43 and 44 for counting and outputting a character comparison signal according to two other inverted enable signals of the enable signal, and an edge detection signal output from the edge detection unit 2 to output a counter selection control signal. Ha A counter selection controller 5, a counter selection unit 6 for selecting and outputting the output signals of the counters 41 and 42 according to the counter selection control signal, and two output signals of the counters 43 and 44 Compare and match the character comparison unit 7 to generate a clear signal to clear the counters 43 and 44 and to generate an interrupt signal if not matched with the selection control signal to control and address signals and interrupt signals. An address generator 9 for generating the data, data storage units 101 and 102 for storing data output through the counter selector 6 by applying the address and control signal, and an interrupt in the character comparator 7 When the signal is applied, the entire circuit is reset, and the address generator 9 reads and decodes the interrupt signal from the data of the operator data storage 101 and 102, and simultaneously through the parallel input / output unit 12. A bar code decoder, characterized in that the data storage unit consisting of a microprocessor 14 for controlling the circuit to be applied to counter-selection control unit (5) to generate a control signal preventing the data storage (101, 102).