[go: up one dir, main page]

KR890004720B1 - 디지탈 위상차 검출회로 - Google Patents

디지탈 위상차 검출회로 Download PDF

Info

Publication number
KR890004720B1
KR890004720B1 KR1019850008579A KR850008579A KR890004720B1 KR 890004720 B1 KR890004720 B1 KR 890004720B1 KR 1019850008579 A KR1019850008579 A KR 1019850008579A KR 850008579 A KR850008579 A KR 850008579A KR 890004720 B1 KR890004720 B1 KR 890004720B1
Authority
KR
South Korea
Prior art keywords
phase
signal
phase difference
rom
output signal
Prior art date
Application number
KR1019850008579A
Other languages
English (en)
Other versions
KR860005227A (ko
Inventor
히데또시 오자끼
가오루 고바야시
Original Assignee
니뽕 빅터 가부시끼 가이샤
이노우에 도시야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽕 빅터 가부시끼 가이샤, 이노우에 도시야 filed Critical 니뽕 빅터 가부시끼 가이샤
Publication of KR860005227A publication Critical patent/KR860005227A/ko
Application granted granted Critical
Publication of KR890004720B1 publication Critical patent/KR890004720B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Phase Differences (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

디지탈 위상차 검출회로
제 1 도 및 제 2 도는 각각 본 발명 회로의 제1 및 제 2 실시예의 블럭계통도.
제 3 도 및 제 4 도는 각각 아나로그 처리의 경우 및 본 실시예의 경우에 있어서 ROM의 스토어데이타도.
제 5 도는 ROM의 어드레스 제어신호도.
제 6 도는 본 발명의 회로의 제3 실시예의 블럭 계통도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기준신호입력단자 2 : 입력신호입력단자
3,4 : 90°이상기 5,6 : 제산기
7,8 : tan2 1역삼과 계수 연산기 9 : 감산기
10 : 출력단자 11 : VCO
12 : ROM 13 : 1클럭 지연회로
14 : 데이타 입력단자 15 : 가산기
16 : 표본화 주파수 입력단자 17 : N진 카운터
본 발명은 디지탈 위상차 검출회로에 관한 것으로서 입력신호와 기준신호의 위상차를 고속도로 검출할수 있는 회로에 관한 것이다.
제 1 도에서 90°이상기(4)는 입력신호의 위상을 90°이상하는 이상수단, 제산기(6)는 이상기(4)의 출력신호와 입력신호의 제산을 행하는 제산수단, tan-1역 삼각계수연산기(8)는 제산기(6)의 출력신호에 역삼각계수연산을 행하는 역삼각계수연산수단, 감산기(9)는 역삼각계수연산기(8)의 출력 신호와 기준신호의 위상차를 취하는 감산수단의, 각 실시예이다.
90°이상기(4)에서 입력신호의 위상을 90°이상하고, 제산기(6)에서 이상기(4)의 출력신호와 입력신호를 제산하고, tan-1역삼각 계수연산기(8)에서 제산기 (6)의 출력신호에 역삼각계수연산을 행하며, 감산기(9)에서 역삼각계수연산기(8)의 출력 신호와 기준신호의 위상차를 취한다.
제 1 도는 본 발명 회로의 제 1 실시예의 블럭계통도를 도시한다. 진폭을 A,B, 주파수를 fc, 위상을 θ1,θ2로 한 경우
Figure kpo00001
로 되는 기준신호 a가 단자(1)에, 또
Figure kpo00002
로 되는 입력신호 e가 단자(2)에 각각 입력되게 한다. 신호 a, e는 일정한 표본화 주기로 표본화된 디지탈 신호이다. 신호 a, e는 각각90°이상기(3), (4)에서 각각 90°이상되어 각각
Figure kpo00003
Figure kpo00004
의 신호 b, f로 된다. 제산기(5), (6)에서 각각 a/b, e/f가 행해지면
Figure kpo00005
Figure kpo00006
로 되는 신호 c, g가 얻어진다.
신호 c, g는 각각 tan-1역삼각계수연산기(7), (8)에서 -tan-1을 연산시켜
Figure kpo00007
Figure kpo00008
로 이루어진 신호 d, h로 된다. 연산기(9)에서 신호 d와 신호 h의 차이가 취해지면
Figure kpo00009
로 이루어진 신호 i가 얻어지고 위상차 출력 신호로서 단자(10)로부터 인출된다.
또, 90°이상기(3), (4) 대신 -90°이상기를 사용해도 좋고, 이 경우는 tan-1역삼각계수연산기(7), (8) 대신 -tan-1역삼각계수 연산기를 사용하면된다.
또, 제산기(5), (6)에서 제산을 각각 b/a, f/e로 한 경우, 연산기(7), (8)을 cot-1역산각계수연산기로 하면 같은 결과를 얻을수가 있다.
제 2 도는 본 발명회로의 제 2 실시예의 블럭계통도를 도시하고, 동 도면중 제 1 도와 동일한 구성구분 및 동일한 신호에는 각각 동일 번호 및 동일 부호를 부여한다. 이것은 기준신호원으로서 ROM(12)를 가지는 VCO(11)를 사용한 것이다. ROM(12)에는 아나로그처리의 것이면 제 3 도에 도시된 진폭데이타가 스토어되어 있지만 본 실시예에서는 제 4 도에 도시된 위상데이타가 스토어 되어 있다. 1클럭지연 회로(13)는 신호 e의 표본화 클럭과 같은 클럭을 구동되는 구성으로 되어있다.
단자(14)에 입력된 출력될 기준신호 발진 주파수에 다른 데이타 i는 가산기(15), 1클럭지연회로(13)로 구성되는 회로로 ROM어드레스제어신호 K로 되고, ROM(12)에 공급된다. 이 경우 1클럭지연회로(13)의 출력에서는 데이타 j가 1표본화 주기마다 가산되지만, 가산기(15)는 그 비트 길이는 유한이므로 일정기간마다 오버플로우를 발생하고 ROM어드레스제어신호 K의 데이타 크기는 제 5 도와 같이된다.
ROM(12)에 어드레스제어신호 K가 공급되는데 의해 ROM(12)의 어드레스가 클럭에 응해 순차 갱신되고 ROM(12)으로부터의 0 내지 2π의 위상데이타 즉, 제 1 도에 도시된 tan-1역삼각계수연산기(7)의 출력신호
Figure kpo00010
이 인출된다. 따라서, 상기 제 1 실시예와 같이 감산기(9)로부터의 신호 e와 기준신호의 위상차 (θ1-θ2)가 인출된다.
제 6 도는 본 발명회로의 제 3 실시예의 블럭계통도를 도시하며, 동 도면중 제 1 도 및 제 2 도와 같은 구성부분에는 동일 번호를 부여한다. 이것은 신호주파수 fc와 표본화주파수 fs간에 fs=N.fc로 되는 관계(단, N은 3이상의 정수)인 경우에 적용된다. 단자(16)에 입력된 표본화주파수 fs는 N진 카운터(17)에서 N카운트되어 ROM(12)에 공급되고 이에의해, ROM(12)은 N카운트마다 에드레스를 갱신시켜 이 어드레스에 응한 0 내지 2π의 위상데이타가 인출된다. 이 위상데이타는 감산기(9)에 공급되고, 상기 각 실시예와 같은 위상차 (θ1-θ2)가 인출된다.
또, 신호주파수 fc와 표본화주파수 fs간에 fs=4M.fc로 되는 관계(단, M은 1이상의 정수)인 경우 제 1도, 제 2 도, 제6 도에 도시된 90°이상기(4)로서 입력신호를 M클럭 지연시키는 지연회로를 사용하여도 좋다. 또, 90°이상기(3),4)로서는 힐버트(Hilbert)필터를 사용하면 좋다.
또, 90°이상기(3), (4)제산기(5) (6)감산기(9), tan-1역삼각계수연산기(7), (8), 1클럭지연회로(13)등의 각 회로에는 ROM에 의한 계수테이블을 사용하여도좋다.
이상과 같이 본 발명회로는 일정한 표본화 주기로 표본화된 입력신호의 위상을 90°또는 -90°이상하는 이상기와, 이상기의 출력신호와 입력신호의 제산을 행하는 제산기와, 제산기의 출력신호에 역삼각계수연산을 행하는 역삼각계수 연산기와, 역삼각계수연산기의 출력신호와 기준신호의 위상차를 취하는 감산기로 구성하였기 때문에, 아나로그 신호처리에 의한 것보다도 고속도로 위상차를 검출할수 있고, 더우기, 온도변화나 경시 변화등의 영향을 받지않고 또, 회로를 IC화가 쉬우며, 또, 입력신호의 주파수가 작아도 확실히 위상차를 검출할수 있으며 위상차 출력의 직선성이 양호한 등의 특징을 가진다.

Claims (2)

  1. 일정한 표본화주기로 표본화된 입력신호의 위상을 90°또는 -90°이상하는 이상기와, 그 이상기의 출력신호와 입력신호를 제산을 행하는 제산기와, 그 제산기의 출력신호에 역삼각계수연산을 행하는 역삼각계수 연산기와, 그 역삼각계수연산기의 출력신호와 위상차를 취하는 감산기로 이루어진 것을 특징으로 하는 위상차 검출회로.
  2. 제 1 항에 있어서, 상기 이상기, 제산기, 역삼각계수연산기. 감산기는 ROM에 의한 계수 테이블을 사용하여 이루어진 디지탈 위상차 검출회로.
KR1019850008579A 1984-12-25 1985-11-16 디지탈 위상차 검출회로 KR890004720B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59281703A JPS61151473A (ja) 1984-12-25 1984-12-25 デジタル位相差検出回路
JP281703 1984-12-25

Publications (2)

Publication Number Publication Date
KR860005227A KR860005227A (ko) 1986-07-18
KR890004720B1 true KR890004720B1 (ko) 1989-11-25

Family

ID=17642800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008579A KR890004720B1 (ko) 1984-12-25 1985-11-16 디지탈 위상차 검출회로

Country Status (2)

Country Link
JP (1) JPS61151473A (ko)
KR (1) KR890004720B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185657A (en) * 1989-04-26 1993-02-09 Victor Company Of Japan, Ltd. Color signal processing circuit with residual phase error correction
US5130787A (en) * 1989-04-26 1992-07-14 Victor Company Of Japan, Ltd. Color signal processing circuit with residue phase error correction
JP2009014432A (ja) * 2007-07-03 2009-01-22 Campus Create Co Ltd 振幅・位相検出装置及びこれを用いた計測システム並びに振幅・位相検出方法
CN111443260A (zh) * 2020-04-24 2020-07-24 国网山西省电力公司吕梁供电公司 一种电网相位差检测方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5149230B2 (ko) * 1971-09-27 1976-12-25
FR2510264A1 (fr) * 1981-07-24 1983-01-28 Thomson Csf Dispositif de mesure de l'angle de phase entre un signal sinusoidal et un signal logique periodique de meme frequence

Also Published As

Publication number Publication date
JPS61151473A (ja) 1986-07-10
KR860005227A (ko) 1986-07-18

Similar Documents

Publication Publication Date Title
KR910003726B1 (ko) 디지탈 데이터의 샘플율 변환회로
KR890004720B1 (ko) 디지탈 위상차 검출회로
JPH01151307A (ja) デジタルｆｍ復調装置
JPH0542200B2 (ko)
JPS6393212A (ja) デイジタルフイルタ
KR920702074A (ko) 집적 디지탈 fm 판별기
JPS63187366A (ja) 移動平均演算装置
JPH0319759B2 (ko)
KR100416328B1 (ko) 신호처리기및이신호처리기를구비한수신기
JPH0583311A (ja) 位相同期検出回路
KR830000901B1 (ko) 개선된 변환기(transducer) 신호 장치
JP4012747B2 (ja) ２相発振器の位相ずれ検出方法およびその位相ずれ検出装置
CN102063412B (zh) 一种递推离散傅里叶变换工程处理方法和系统
JPS63288504A (ja) Ｆｍ復調器
JPH01154608A (ja) Ｆｍ復調器
US20070109027A1 (en) Free-running numerically-controlled oscillator using complex multiplication with compensation for amplitude variation due to cumulative round-off errors
JP2002519705A (ja) 正弦波信号の周波数測定方法
JPS63100824A (ja) 速度変換器
JP3865926B2 (ja) 直交検波器
SU1206801A1 (ru) Устройство дл трехточечного быстрого преобразовани Фурье
JPS63169104A (ja) Ｆｍ復調器
JPH0467156B2 (ko)
Karlin VLSI building blocks for digital signal processing
JPS6388905A (ja) Ｆｍ信号復調装置
JPS63294003A (ja) Ｆｍ復調器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19851116

PA0201 Request for examination
PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19891026

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19900220

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19900226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19900226

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19921001

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19930830

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19940909

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19950913

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19960918

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 19971031

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 19971031

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee