[go: up one dir, main page]

KR880006600A - 캐시 메모리를 갖는 마이크로 프로세서 - Google Patents

캐시 메모리를 갖는 마이크로 프로세서 Download PDF

Info

Publication number
KR880006600A
KR880006600A KR870012732A KR870012732A KR880006600A KR 880006600 A KR880006600 A KR 880006600A KR 870012732 A KR870012732 A KR 870012732A KR 870012732 A KR870012732 A KR 870012732A KR 880006600 A KR880006600 A KR 880006600A
Authority
KR
South Korea
Prior art keywords
cache memory
information
data areas
bits
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR870012732A
Other languages
English (en)
Other versions
KR950006590B1 (ko
Inventor
마꼬도 하나와
마쯔시 하세까와
다따히꼬 니시무까이
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
가모시다 겐이찌
히다찌마이크로컴퓨터엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼, 가모시다 겐이찌, 히다찌마이크로컴퓨터엔지니어링 가부시기가이샤 filed Critical 미다 가쓰시게
Publication of KR880006600A publication Critical patent/KR880006600A/ko
Application granted granted Critical
Publication of KR950006590B1 publication Critical patent/KR950006590B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)

Abstract

내용 없음

Description

캐시 메모리를 갖는 마이크로 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는본 발명의 1실시예의 마이크로 프로세서의 구성도,
제2도는 제1도중의 캐시 메모리의 내부의 개요도,
제3도는 제1도중의 캐시 메모리의 내부 구성도.

Claims (2)

  1. 다음 사항으로 구성되는 마이크로 프로세서, (1) 여러개 비트로되는 태그 어드레스, (2) 상기 태그 어드레스의 소정 비트 정보를 공통으로 이용해서 액세스되는 여러개의 데이타 에리어에 의해서 하나의 로우가 구성되어 상기 어드레스 정보의 적어도 하나의 남은 비트에 따라서 그 여러개의 데이타 에리어의 하나가 선택적으로 지정되어 상기 로우가 칼럼 방향으로 여러겹 쌓여져서 구성된 캐시 메모리, (3) 상기 캐시 메모리 또는 외부 메모리에 격납된 정보에 따라서 명령의 실행을 행하는 명령 실행부, (4) 상기 캐시 메모리의 동작을 제어하는 캐시 메모리 제어회로에 있어서, 상기 캐시 메모리중의 상기 여러개의 데이타 에리어는 그 데이타 에리어에 유효한 데이타가 기억되어 있는가 아닌가를 표시하는 플래그를 각 데이타 에리어마다 가지며, 상기 캐시 메모리 제어회로는 상기 플래그를 리드하는 수단과 그 리드된 플래그의 정보중 적어도 일부를 유지하는 유지수단을 가지며, 상기 연속한 여러개의 데이타 에리어를 순차 엑세스할 때 상기 남은 비트의 신호에 의해서 상기 로우중 최초에 선택적으로 지정되는 데이타 에리어의 검색시에 상기 최초로 지정되는 데이타 에리어 이외의 데이타 에리어의 플래그의 정보를 상기 유지 수단에 유지하고, 상기 남은 비트의 다른 신호에 의해서 그 이후에 선택적으로 지정되는 상기 로우의 데이타 에리어에 대해서는 상기 유지수단으로 유지된 상기 플래그의 정보에 의해서 캐시 메모리의 히트 판정을 행하는 수단을 포함하는 마이크로 프로세서.
  2. 특허청구의 범위 제1항에 있어서, 상기 여러개 비트로 되는 태그 어드레스가 32비트이며, 그중의 상위 29비트의 정보를 공통으로 이용해서 상기 여러개의 데이타 에리어가 엑세스되어 30비트째의 정보를 이용해서 상기 여러개의 데이타 에리어가 선택적으로 지정되는 마이크로 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870012732A 1986-11-14 1987-11-12 캐시 메모리를 갖는 마이크로 프로세서 Expired - Fee Related KR950006590B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-271235 1986-11-14
JP27123586 1986-11-14

Publications (2)

Publication Number Publication Date
KR880006600A true KR880006600A (ko) 1988-07-23
KR950006590B1 KR950006590B1 (ko) 1995-06-19

Family

ID=17497237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012732A Expired - Fee Related KR950006590B1 (ko) 1986-11-14 1987-11-12 캐시 메모리를 갖는 마이크로 프로세서

Country Status (5)

Country Link
US (1) US4942521A (ko)
EP (1) EP0267628B1 (ko)
JP (1) JPS63238646A (ko)
KR (1) KR950006590B1 (ko)
DE (1) DE3750175T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419267B1 (ko) * 1995-06-01 2004-06-12 히다치초엘에스아이 엔지니어링가부시키가이샤 동적으로제어된데이타어레이기동타이밍을갖는캐시메모리및그것을사용한마이크로프로세서

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2200483B (en) * 1987-01-22 1991-10-16 Nat Semiconductor Corp Memory referencing in a high performance microprocessor
US4914573A (en) * 1987-10-05 1990-04-03 Motorola, Inc. Bus master which selectively attempts to fill complete entries in a cache line
US6092153A (en) * 1988-11-14 2000-07-18 Lass; Stanley Edwin Subsettable top level cache
JPH04233642A (ja) * 1990-07-27 1992-08-21 Dell Usa Corp キャッシュアクセスと並列的にメモリアクセスを行なうプロセッサ及びそれに用いられる方法
JP2773471B2 (ja) * 1991-07-24 1998-07-09 日本電気株式会社 情報処理装置
WO1993017386A1 (en) * 1992-02-28 1993-09-02 Oki Electric Industry Co., Ltd. Cache memory apparatus
US5574877A (en) * 1992-09-25 1996-11-12 Silicon Graphics, Inc. TLB with two physical pages per virtual tag
US5553270A (en) * 1993-09-01 1996-09-03 Digital Equipment Corporation Apparatus for providing improved memory access in page mode access systems with pipelined cache access and main memory address replay
US5611073A (en) * 1995-02-09 1997-03-11 Delco Electronics Corp. Method of ensuring parameter coherency in a multi-processor system
JP2710580B2 (ja) * 1995-04-14 1998-02-10 甲府日本電気株式会社 キャッシュメモリ装置
WO2005122177A1 (ja) * 2004-06-09 2005-12-22 Matsushita Electric Industrial Co., Ltd. 半導体集積回路
DE602007012519D1 (de) * 2007-04-05 2011-03-31 St Microelectronics Res & Dev Integrierte Schaltung mit beschränktem Datenzugang
CN104699627B (zh) * 2013-12-06 2019-05-07 上海芯豪微电子有限公司 一种缓存系统和方法
US20230298126A1 (en) * 2022-03-18 2023-09-21 Intel Corporation Node prefetching in a wide bvh traversal with a stack

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445172A (en) * 1980-12-31 1984-04-24 Honeywell Information Systems Inc. Data steering logic for the output of a cache memory having an odd/even bank structure
US4424561A (en) * 1980-12-31 1984-01-03 Honeywell Information Systems Inc. Odd/even bank structure for a cache memory
US4363095A (en) * 1980-12-31 1982-12-07 Honeywell Information Systems Inc. Hit/miss logic for a cache memory
US4670839A (en) * 1982-09-27 1987-06-02 Data General Corporation Encachement apparatus using two caches each responsive to a key for simultaneously accessing and combining data therefrom
US4602368A (en) * 1983-04-15 1986-07-22 Honeywell Information Systems Inc. Dual validity bit arrays
US4724518A (en) * 1983-07-29 1988-02-09 Hewlett-Packard Company Odd/even storage in cache memory
US4586130A (en) * 1983-10-03 1986-04-29 Digital Equipment Corporation Central processing unit for a digital computer
DE3650584T2 (de) * 1985-02-22 1997-06-26 Intergraph Corp Anordnung von Cachespeicherverwaltungseinheiten
JPS61214039A (ja) * 1985-03-20 1986-09-22 Hitachi Ltd キヤツシユメモリ
US4811209A (en) * 1986-07-31 1989-03-07 Hewlett-Packard Company Cache memory with multiple valid bits for each data indication the validity within different contents

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419267B1 (ko) * 1995-06-01 2004-06-12 히다치초엘에스아이 엔지니어링가부시키가이샤 동적으로제어된데이타어레이기동타이밍을갖는캐시메모리및그것을사용한마이크로프로세서

Also Published As

Publication number Publication date
DE3750175D1 (de) 1994-08-11
KR950006590B1 (ko) 1995-06-19
EP0267628A3 (en) 1990-07-04
EP0267628A2 (en) 1988-05-18
EP0267628B1 (en) 1994-07-06
JPS63238646A (ja) 1988-10-04
DE3750175T2 (de) 1994-10-13
US4942521A (en) 1990-07-17

Similar Documents

Publication Publication Date Title
KR880006600A (ko) 캐시 메모리를 갖는 마이크로 프로세서
KR870011614A (ko) 메모리 카트리지
KR900015323A (ko) 반도체 기억장치
KR960029984A (ko) 반도체 디스크 장치
KR890017611A (ko) 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법
KR890004319A (ko) 다중 열 선택모우드를 갖고 있는 해독/기입 메모리
GB1532278A (en) Data processing system and memory module therefor
KR920015370A (ko) 반도체 기억장치
KR940006023A (ko) 내용주소화기억장치 및 그 일치워드(incidence word)의 불능화방법
KR860002049A (ko) 캐쉬 메모리 제어회로
KR840008849A (ko) 버퍼 기억장치 제어 시스템
KR880003328A (ko) 반도체 메모리장치
KR890007169A (ko) 버퍼 메모리 제어장치
KR910001549A (ko) 미스히트에 대한 갱신과 다음 어드레스의 미스 히트의 판정을 동시에 행하는 캐쉬 메모리장치
KR910008725A (ko) 반도체 기억장치 및 그 제어방법
KR870011615A (ko) 부분 서입 제어장치
KR890007170A (ko) 버퍼메모리 제어장치
KR860003551A (ko) 기 억 회 로
GB1533326A (en) Storage arrangements
KR890002773A (ko) 디지탈 비데오 신호의 기억 장치 및 그 방법
ATE92178T1 (de) Elektronischer wegstreckenzaehler.
KR850700079A (ko) 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터
KR970066889A (ko) 다중레벨 분기 예측 방법 및 장치
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
KR890000977A (ko) 어드레스 변환 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20020612

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20030620

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20030620

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000