KR870004066Y1 - 다이리스터 제어장치 - Google Patents

Abstract

내용 없음.

Description

다이리스터 제어장치

제1(a)-1(f)도는 종래의 다이리스터(thyristors)와 관련된 파형도.

제2도는 본 고안의 트리거 제어 회로를 사용한 역률 제어장치를 일부 블럭 형태로 도시한 개략 회로도.

제3(a)-3(m)도는 제 2도의 장치와 관련된 파형도.

[고안의 기술적 배경]

본 고안은 전동기 등의 유도성 부하의 역률 제어장치에 사용되는 다이리스터의 스위칭 회로에 관한 것이다.

미국 특허 제4,052,648호와 제4,266,177호에는 유도 전동기에 특히 유용한 역률 제어장치가 기술되어 있다. 전동기에 흐르는 선 전압 및 전류를 샘플(sample)하는 이들 역률 제어장치는 샘플된 전압과 전류사이의 검출된 위상차에 비례하여 전등기 전력 입력을 제어하는 다이리스터를 포함하고 있어서, 감소하는 전동기 부하에 응답하여 전동기에 더 작은 전력이 공급된다.

본 기술상 잘 알려져 있듯이 다이리스터, 즉 SCR 또는 트라이액은 지속기간이 단지 수 마이크로 초인 전류 펄스가 그 게이트 전극에 공급되면 스위치 온 되어 애노우드 전류가 0레벨로 될때까지 계속 유지될 것이다. 이 다이리스터가 저항성 부하의 정현파 전류를 제어하는데 사용된다면, 전류가 전압과 정확히 동상이 될 것이므로 트리거 펄스는 정현파의 어느 부분중에라도 인가될 수 있다.

그러나, 유도성 부하에서 전류는 전압에 대해 상당히 지연되므로 다이리스터를 트리거하는데 있어서 문제가 야기된다. 특히, 점호 또는 트리거 펄스가, 전류 위상 자연으로 인하여, 잔류가 전반부 반 사이클로부터 흐를때 발생된다면 그때 트라이액은 이미턴 온되어 있을 것이다. 더구나 전류가 0으로 되고 트라이액이 오프될 때, 트라이 액은 반 사이클 전체동안 오프로 유지될 것이다. 그렇게 되어 트리거 펄스는 쓸모없게 되는 것이며, 다이리스터 제어장치에 있어서 이와 같은 작동의 결점은 명백한 것이다.

상술한 형태의 역률제어 장치에 있어서, 이러한 문제는 트리거 펄스보다 오히려 고정 레벨 신호를 사용하여 다이리스터 게이트 전류를 공급하므로써 해결된다. 그러나, 고정 레벨 신호의 공급은 트리거 펄스를 공급하는 것보다 상당히 많은 전력을 소모하게 된다. 더우기, 게이트 전력이 선전압으로 부터 직접 유도되는 트라이액을 사용한 어떠한 역률 제어장치에 있어서는, 주 전력 트라이액을 턴온하기 위하여 민간함 게이트 파일럿트(pilot) 트라이액을 사용하는 것이 필요함이 밝혀졌다.

[고안의 개요]

본 고안에 의하면, 다이리스터를 점호하기 위하여 트리거펄스 이용하며, 전류가 전반부 반 사이클로부터 흐르고 있으면, 트리거 펄스의 발생을 억제하는 다이리스터 트리거 회로가 제공된다.

이 회로는 점호펄스를 억제하기 위하여 역률 제어 장치에 기존하는 신호를 이용하기 때문에 역률 제어장치에 사용하기에 특히 적합하다. 따라서 본 고안의 트리거 회로는 상술한 펄스 점호와 관련된 문제점을 해결하는 한편 고정 레벨 점호보다의 장점을 그대로 가지면서 파일럿트 트라이액의 필요성도 없게 된다.

본 고안의 실시예에 의하면, 완전히 저항성이 아닌 부하(즉, 부하 전류 및 전압 파형간에 위상차가 생기는 부하)에 대하여 교류 입력에 관한 다이리스터 제어 장치에 트리거 회로가 제공되는데, 이 트리거회로는 다이리스터를 점호하는 점호 펄스를 발생하는 펄스 발생장치와, 부하 전류 및 전압간의 위상차를 기초로 상기 다이리스터의 제어신호를 유도하는 장치, 그리고 부하전류가 교류 입력의 전반부반 사이클에서 부터 흐르지 않을때까지 점호 펄스의 발생을 억제하기 위하여 제어신호에 응답하는 장치를 포함한다. 펄스 발생 장치는 트랜지스터 등의 전자 스위칭 소자를 포함하고, 점호 펄스 억제 장치는 그 트랜지스터의 “온”시간을 제어하는 것이 바람직하다.

점호 펄스 억제 장치는 위상차 신호를 근거로 트라이액을 트리거하기 위한 기준점을 설정하여, 그 기준점보다 미리 점호 펄스가 발생하는 것을 억제하는 장점이 있다. 다이리스터의 제어 트랜지스터의 베이스는 제1의 신호를 억제 장치로부터, 그리고 제2의 신호를 다이리스터의 제어회로로 부터 받도록 결선되며, 다이리스터는 신호가 부(-)일때만 턴 온 되도록 연결된다. 제2신호의 점호각이 그 기준각 이후에 나타나는 한 트랜지스터의 턴 온 시간을 제어하고, 따라서 다이리스터를 제어하지만, 그러나 점호각이 기준각보다 앞설때는 트랜지스터가 기준각에 이를때까지 턴 온 되지 않는다.

[바람직한 실시예에 대한 설명]

본 고안의 바람직한 실시예에 대한 설명은 하기에 앞서, 선행기술 다이리스터의 작동과 관련된 파형에 대하여 제1(a)-1(f)도를 참고하여 설명하고, 본 고안의 트리거 제어회로를 사용한 역률 제어장치의 회로도(제2도)에서 종래 기술에 해당하는 부분을 먼저 설명하기로 한다.

제1(a)-1(f)도는 종래의 다이리스터의 작동과 관련된 파형을 도시한 것이다. 다이리스터가 교류 압력에 연결되어 트리거“온”되거나 점호될때 출력전류를 공급하고, 입력 전류 및 전압이 제1(a)도에 도시된 바와 같이 되어 다이리스터의 점호 펄스가 제1(b)도에 도시된 시간에 발생한다면, 출력 전류는 제1(c)도에 도시된 것과 같이 될 것이다. 점호 펄스가 시간상 알서서 제1(d)도에 표시된 바와 같이 전류파형의 0교차점과 일치한다면, 지수적인 전류가 흐를 것이다. 즉, 전류는 제1(a)도에 도시된 바와같이 된다. 그러나 점호펄스가 제1(e)도에 표시된 바와 같이 시간상 더욱 앞서 있어서, 전류가 아직 전반부 반사이클에서 흐르고 있을 때 점호 펄스가 발생하고, 다이리스터가 이미 “온”상태이라면, 전류가 0으로 될때 다이리스터는 턴 오프되고, 점호펄스가 이미 종지 되었으므로 다이리스터는 제1(f)도에 도시된 바와같이 다음 반 사이클 전체동안 오프 상태로 유지될 것이다. 본 고안이 해결하고자 하는 문제가 바로 이것이다. 그러나, 본 고안을 더욱 상세히 설명하기전에, 본 고안이 사용되는 제어장치에 대하여 일반적인 구성에 대하여 먼저 설명한다.

제2도는 미국 특허 제4,266,177호에 기술되어 있는 것과 유사한 역률 제어장치에 사용되는 본 고안의 실시예를 도시하고 있다.

제2도에 도시된 장치는 상기 특허에 설명된 것과 유사하므로 본 고안 장치에 사용된 상기 특허의 내용을 참고로 여기에 설명한다.

제2도의 장치는 입력 파형, 대표적으로 제3(a)도에 도시된 바와 같은 교류 115볼트를 받아들이며, 전원 회로(14)와, 전동기(16)의 권선 다이리스터(트라이액;18)및 전류 검출 저항(20)의 직렬 연결 양단에 연결되는 입력단자(10과 12)를 포함한다. 입력 단자(10)은 또한 제3(f)및 제3(g)도에 도시된 반대위상의 전파, 구형 출력 “f”와 “g”를 제각기 발생하는 정 및 부의 전압구형파 성형회로(24와 22)에 연결된다. 제3 (b)도에 대표적인 트라이액(18)의 작동방식을 표시하기 위하여 그리고 제3(c)도에 연속적인 작동 방식 트라이액(18)의 작동방식을 표시하기 위하여 그리고 제3(c)도에 연속적인 작동 방식 트라이액(18)이 항상 온 상태로)을 표시하기 위하여 도시된 신호전압이 전류 검출 저항(20)의 양단에 나타나며, 이 신호는 전파 전류 구형파 성형회로(26과 28)에 인가된다. 구형파 성형회로 (26)은 단자 전류파형의 정의반 사이클에만 응답하고, 제3(b)도에 도시된 신호에 응답하여 제3(h)도에 도시된 구형 출력 파형 “h”를 발생한다. 반대로, 구형파 성형 회로(28)은 전류파형의 부의 반 사이클에만 응답하고 제3(i)도에 도시된 구형 출력파형“i”를 발생한다.

전압 구형파 성형회로(22와 24)의 출력단 “g”와 “f”는 검출기(30)의 출력단에 연결되는 램프 발생회로(32)를 트리거하는데 사용되는 부의 스파이크(spikes)를 발생하는 부(-)로 되는 펄스 검출기(30)에 연결된다. 램프 발생회로(32)의 출력단은 0교차 검출기로서 작용하는 연산 증폭기(34)의 정의(비반전) 입력단으로 연결된다. 하술하는 제어 신호는 연산 증폭기(34)의 부의 (반전) 입력단으로 연결된다.

상기 언급한 제어 신호는

(1) 전동기(16)에 인가되는 전류와 전압간의 위상차를 근거로 한 신호와,

(2) 하술되는 명령 또는 기준 신호의 함수이다.

위상차 신호는 구형파 성형회로(22,24,26 및 28)의 출력의 선정된 조합에 의해 유도된다. 특히, 구형파 성형회로(22와 26)의 출력은 가산회로(36)에서 가산되고, 구형파 성형회로(24와 28)의 출력은 가산회로(38)에서 가산된다. 이와 같이 만들어진 신호는 다이오드(40,42)에 의해 정류되고 점 (43)에서 중합되어 제3(j)도에 도시된 출력 신호 “j”를 공급한다. 제3(j)도에 도시된 펄스는 진폭이 일정하고 폭이 변한다. 이펄스의 폭 또는 지속기간은 입력 전압과 전류간의 위상차에 따른다.

제3(j)도에 도시된 펄스 신호는 저항(44)를 통하여 다른 연산 증폭기(46)와 커패시터(48)에 인가되는데, 이 연산증폭기(46)와 커패시터(48)는 결선되어 적분기 (50)을 형성한다.

상기 언급된 명령 신호는 부하가 걸리지 않은 진동기(16)로 셋트된 전위차개 (52)로부터 유도되고, 미국 특허 제4,266,177호에 설명된 바와 같이 걸려질 부하범위에 대해 전동기가 작동할 최대 역률(전동기 전류-전압간의 최소 위상차)에 의하여 결정되는 전압 전류간의 역률 또는 위상각을 선정한다. 전위차계(52)의 텝은 저항(54)를 통하여 증폭기(46)의 부의 입력단으로 연결된다. 정의 입력단은 저항(56)을 통하여 접지된다.

적분기(50)의 출력이 상기 언급된 제어 신호이며, 연산증폭기(34)의 부의(반전)입력으로 연결된다.

본 고안은 지금까지 설명된 미국 특허 제4,266,177호의 회로에 트리거회로를 연합시킨 다이리스터 제어장치에 관한 것이다.

본 고안에 의하면 또 하나의 연산 증폭기(58)가 구비되는데, 이 연산 증폭기의 정의(비 반전)입력은 가산점(43)에 연결되고 부의(반전) 입력단은 저항(60과 62)에 의하여 형성되는 전압 분할기에 의하여 나타나는 정의 바이어스, 또는 기준 전압을 받도록 연결된다.

증폭기(58)의 출력 전압은 저항(64)를 통하여, 제어 트랜지스터(68)의 베이스에 연결되는 노우드(66)에 연결된다. 연산 증폭기(34)의 출력은 저항(70)을 통하여 노우드(66)와 트랜지스터(86)에 연결된다.

트랜지스터(68)의 에미터는 저항(72)를 통하여 트라이액(18)의 게이트 전극에 연결되는 한편, 트랜지스터(68)의 콜렉터는 저항(74) 및 카패시터(76)에 의하여 형성되는 Rc 시한회로에 연결된다.

제2도의 장치의 작동을 고찰해보면, 점43(제3(j)도에 도시됨)에서의 위상차 신호는 연산 증폭기(58)의 비 반전 입력으로 공급 되므로써 조절된다. 상술한 바와 같이 정의 바이어스 전압이 저항(60 및 62)에 의하여 형성되는 전압 분할기를 통하여 증폭기(58)의 반전 입력에 인가된다. 결과적인 출력 파형 “k”가 제3(k)도에 도시되어 있다. 이 전압이 노우드(66)에서 증폭기(34)의 출력과 가산되는데, 이 증폭기(34)의 출력은 제3(e)도에 도시되었듯이 고정 레벨의 점호 펄스이며 램프출력“d” (제3도 (d)도에 도시됨)와 적분기(50)의 제어신호 출력으로 부터 유도된다. 제3(d)도와 제3 (e)도를 비교하면 알 수 있는 바와 같이, 점호각(θf)는 램프“d”와 적분기(50)의 제어 신호 출력의 교차에 의하여 제어된다. 트랜지스터(68)의 에미터는 근본적으로 접지 전위이므로, 트랜지스터(68)은 그 베이스 구동이 부로될때 턴 온 된다. 따라서, 두 입력 신호 “e”와 “k”는 트랜지스터(68)을 턴 온 하기 위하여 동시에 부로 되어야 한다. 두 입력이 모두 정이면 트랜지스터(68)은 오프이고, 한편 하나는 부이고 다른 하나는 정이라면 두 입력은 제3(e)도 및 3(k)도에 도시된 파형을 비교하여 나타나듯이 가산되어 0이 되고, 따라서 트랜지스터(68)은 다시 오프된다. (0볼트 베이스 구동으로는 베이스 전류가 흐르지 않을 것이다)따라서, 신호 “k”와 “e”는 효과적으로 “AND”되어지며 트랜지스터(68)은 모두가 부일때만 턴 온 될 것이다.

트랜지스터(68)가 턴 온 되면, 트라이액(18)도 역시 턴 온 되고, 게이트 전류는 18a에 표시된 그 접지 단자로부터, 게이트단자(18b), 저항(72), 트랜지스터(68) 및 저항(74)와 커패시터(76)에 의하여 형성되는 RC회로를 통하여 음의 전원으로 흐른다. 대표적으로 50-100밀리 암페아로 되는 전류의 양은 저항(72)의 값에 의하여 결정된다. 이 전류가 흐르는 시간은, 대표적으로 10마이크로초이며, RC시정수에 의하여 결정된다. 이와 같은 점에 있어서, 10마이크로 초간의 100밀리 암페아의 전류의 흐름은 전원 (14)과 결합된 필터 커패시터(도시되지 않음)에 의하여 용이하게 공급될 수 있다. 저항 (74)은 각 반 사이클 동안 커패시터(76)의 방전 통로를 제공한다.

변하는 부하에 응답하여 역률 제어 장치에 의하여 변화되는 제3(e)도에 도시된 점호각(θf)이 제3(k)도에 도시된 기준 각(θR)보다 크다면, 트라이액(18)의 턴 온 시간은 점호각(θf)과 일치할 것이다. 전동기(16)의 부하가 증가함에 따라, 점호각 혹은 점(θF)는 시간 상 진전될 것이다. 즉, 제3(e)도에서 좌측으로 이동하여 점호각(θF)가 기준각(θR)과 같거나, 커질때까지 트랜지스터(68)의 온 시간을 증가시킨다.

이와 같은 상황이 제3(Ⅰ)도에 도시되어 있으며 점호각(θF') 및 제3(e)도의 점선 파형으로 도시된다. 이같은 상황에서, 트랜지스터(68)의 베이스 구동은 제3(m)도에 도시된 신호이다. 베이스구동 전압이 점호각(θF)에서 0이므로 트랜지스터(68)은 그때 턴온 되지 않고, 두 신호 “i”과 “k”모두가 부로되어 트랜지스터(68)가 트라이액 (16)을 점호하기 위하여 턴 온 되는 θR까지 0으로 유지될 것이다.

Claims (6)

1. 부하 전류 및 전압 파형간에 위상차가 생기는 부하를 통하여 흐르는 전류를 제어하는 다이리스터를 포함하고 있는 교류입력에 관한 다이리스터 제어장치에 있어서, 다이리스터를 점호하기 위해 점호 펄스를 발생하는 펄스 발생 장치(68,74,76), 부하 전류 및 전압간의 위상차를 근거로 상기 펄스 발생 장치를 위한 제어신호 유도장치(50) 및 제어신호에 응답하여 전류가 교류입력의 전반부 반 사이클로부터 흐르지 않을 때까지 상기 다이리스터를 점호하는 점호펄스의 발생을 억제하는 억제장치(58)로 구성된 것을 특징으로 하는 다이리스터 제어장치.
2. 제1항에 있어서, 펄스 발생 장치가 전자 스위칭소자(68) 및 상기 전자스위칭 소자의 온(ON) 시간을 제어하기 위한 장치(74,76)로 구성된 것을 특징으로 하는 다이리스터 제어장치.
3. 제1항 또는 제2항에 있어서, 상기 억제장치는 반사이클중에 미리 점호펄스가 발생되는 것을 억제하여 점호펄스가 발생되는 기준점을 설정하도록 상기 제어신호에 응답하는 수단(58)을 포함하는 것을 특징으로 하는 다이리스터 제어장치.
4. 제1항에 있어서, 펄스 발생 장치가 트랜지스터(68)로 포함하며, 억제장치는 상기 트랜지스터의 베이스구동이 부하전류 및 전압간의 위상차에 따른 기준점(θR)시각 이전에 트랜지스터가 턴 온 되는 것을 방지하고 상기 기준점(θR)에서 상기 트랜지스터 (68)를 턴 온 하기 위한 펄스를 공급하는 수단(58)을 포함하는 것을 특징으로 하는 다이리스터 제어장치.
5. 제4항에 있어서, 트랜지스터(68)의 베이스가 억제장치(58)로부터 제1신호를 그리고 점호펄스의 점호각을 결정하는 제어회로(30,32,34)로부터 제2신호를 받도록 연결되어, 상기 트랜지스터가 턴 온 되기 전에 제1 및 제2신호가 모두 동일한 극성이 되는 것을 특징으로 하는 다이리스터 제어장치.
6. 제1항에 있어서, 제어신호 유도장치(50)는 역률제어장치에 기존하는 장치(33 ,36)들에 의해 제공된 위상차신호에 응답하도록 상기 기존장치에 연결된 것을 특징으로 하는 다이리스터 제어장치.