[go: up one dir, main page]

KR860009345A - Communication interface - Google Patents

Communication interface Download PDF

Info

Publication number
KR860009345A
KR860009345A KR1019850003051A KR850003051A KR860009345A KR 860009345 A KR860009345 A KR 860009345A KR 1019850003051 A KR1019850003051 A KR 1019850003051A KR 850003051 A KR850003051 A KR 850003051A KR 860009345 A KR860009345 A KR 860009345A
Authority
KR
South Korea
Prior art keywords
packet
communication interface
output
signal
data
Prior art date
Application number
KR1019850003051A
Other languages
Korean (ko)
Other versions
KR910007749B1 (en
Inventor
데이비드 메이 마이클
마일스 체스니 헨리
Original Assignee
제임스 씨. 시몬스
인모스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 씨. 시몬스, 인모스 리미티드 filed Critical 제임스 씨. 시몬스
Priority to KR1019850003051A priority Critical patent/KR910007749B1/en
Publication of KR860009345A publication Critical patent/KR860009345A/en
Application granted granted Critical
Publication of KR910007749B1 publication Critical patent/KR910007749B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

내용 없음No content

Description

통신 인터페이스Communication interface

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명에 따라 제1도의 마이크로 컴퓨터가 개인작업대와 결합되고, 링크인터페이스가 연결된 장치제어기에 결합된 회로망.2 is a network in which the microcomputer of FIG. 1 is coupled to a personal workbench and to a device controller to which a link interface is connected in accordance with the present invention.

제3도는 본 발명에 따른 링크인터페이스에 의해 전송된 데이터 패킷.3 is a data packet transmitted by a link interface according to the present invention.

제4도는 본 발명에 따른 링크인터페이스에 의해 전송된 회신 패킷.4 is a reply packet transmitted by a link interface according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 집적회로장치(또는 마이크로 컴퓨터) 13, 29 : ROM11: integrated circuit device (or microcomputer) 13, 29: ROM

19 : RAM 12 : CPU19: RAM 12: CPU

26 : 입력핀 27 : 출력핀26: input pin 27: output pin

30 : 키보드 31 : 외부메모리30: keyboard 31: external memory

32 : 디스크 제어기 35 : 스크린 메모리32: disk controller 35: screen memory

34 : 그래픽 제어기 37 : 링크유니트34: graphic controller 37: link unit

70 : 패킷 발생기 71 : 패킷디코더70: packet generator 71: packet decoder

144 : 출력레지스터 145 : 입력레지스터144: output register 145: input register

147 : 출력준비지시기147: Output preparation indicator

Claims (19)

한 개 이상의 마이크로 컴퓨터를 포함하는 회로망내의 장치간에 또는 장치와 마이크로 컴퓨터간의 통신을 가능하게 하면, 데이터를 출력시키기 위한 출력 채널 및 데이터를 수신하기 위한 입력채널로 이루어진 통신인터페이스에 있어서, 상기 출력채널이, 라인을 따라 직렬로 데이터비트를 전송시키기 위해 외부의 단방향 통신라인에 접속된 출력단자와, 데이터가 실리는 제1포멧인 데이터패킷과 데이터 패킷의 수신을 나타내기 위한 제2포멧인 확인패킷으로 이루어진 직렬비트 패킷을 발생하여 출력단자에 공급하도록 배열된 패킷발생기로 이루어진 것을 특징으로 하며, 상기 입력채널이 라인을 따라 직력로 데이터비트를 수신하기 위해 외부의 단방향 통신라인에 접속된 입력단자와 상기 입력단자로부터 직렬비트 패킷을 수신하여 그것이 상기 제1포멧인가 제2포멧인가를 검출하는 패킷 디코딩 수단으로 이루어진 것을 특징으로 하며, 상기 인터페이스가 상기 패킷발생기와 상기 패킷디코딩 수단에 접속되어 출력채널에 의한 패킷의 출력이나 입력채널에 의한 패킷의 수신에 응답하므로써 패킷발생기가 입력채널에 의해 데이터 패킷을 수신항에 응답하여 확인 패킷을 출력시키도록 하며, 데이터 패킷이 출력된 후 입력채널이 확인패킷을 수신할 때까지는 다른 데이터 패킷이 출력되는 것을 방지하도록 제어하는 제어수단을 더 구비하는 것을 특징으로 하는 통신 인터페이스.A communication interface comprising an output channel for outputting data and an input channel for receiving data when communication between devices in a network including one or more microcomputers or between the device and the microcomputer is enabled, The output terminal is connected to an external unidirectional communication line to transmit data bits serially along the line, and the data packet is a first format in which data is carried and a confirmation packet is a second format to indicate reception of a data packet. And a packet generator arranged to generate a serial bit packet and to supply the output terminal to the output terminal, wherein the input channel is connected to an external unidirectional communication line to receive data bits in series along the line. Receive a serial bit packet from an input terminal so that it is the first Packet decoding means for detecting whether a format or a second format is detected, and the interface is connected to the packet generator and the packet decoding means to respond to the output of the packet by the output channel or the reception of the packet by the input channel. This enables the packet generator to output an acknowledgment packet in response to receiving the data packet by the input channel, and to prevent another data packet from being output until the input channel receives the acknowledgment packet after the data packet is output. A communication interface further comprising a control means. 제1항에 따른 통신 인터페이스에 있어서,In the communication interface according to claim 1, 패킷 발성기가 데이터 패킷이 표준수의 데이터비트를 포함하도록 각 패킷의 길이를 제어하는 수단을 더 구비하는 것을 특징으로 하는 통신 인터페이스.And the packet talker further comprises means for controlling the length of each packet such that the data packet contains a standard number of data bits. 제2항에 따른 통신인터페이스에 있어서,In the communication interface according to claim 2, 패킷 발생기가 8비트의 데이터를 포함하는 각 데이터 패킷을 발생시키도록 배열된 것을 특징으로 하는 통신인터페이스.And a packet generator arranged to generate each data packet containing 8 bits of data. 제2항 또는 제3항에 따른 통신 인터페이스에 있어서,In the communication interface according to claim 2 or 3, 패킷 발생기가 패킷내의 출력되는 각 데이터 비트를 카운트하여, 데이터 비트의 수가 표준치에 도달할 때를 지지하는 신호를 제공하므로써, 패킷 발생기가 데이터 패킷의 종료를 지시하기 위해 선정된 신호를 출력시키도록 카운터 수단을 더 구비하는 것을 특징으로 하는 통신인터페이스.The packet generator counts each data bit output in the packet and provides a signal to support when the number of data bits reaches a standard value, so that the packet generator outputs a signal selected to indicate the end of the data packet. A communication interface further comprising means. 제4항에 따른 통신 인터페이스에 있어서,In the communication interface according to claim 4, 패킷 디코더가 인입데이타 패킷으로 수신된 데이터비트의 수를 카운트하는 카운터 수단을 더 구비하며, 데이터비트의 수가 표준치에 도달할 때 신호를 제공하도록 배열되며, 상기 신호는 제어수단에 의해 수신되며 패킷발생기에 의해 확인 패킷을 출력시키도록 하는 것을 특징으로 하는 통신인터페이스.The packet decoder further comprises counter means for counting the number of data bits received in the incoming data packet, the packet decoder being arranged to provide a signal when the number of data bits reaches a standard value, the signal being received by the control means and the packet generator A communication interface for outputting a confirmation packet by means of. 선행의 임의의 항에 따른 통신인터페이스에 있어서,In the communication interface according to any preceding item, 패킷 발생기가 데이터 패킷을 출력시키도록 일련의 데이터비트가 따르는 제1포멧의 비트패턴과 확인패킷을 출력시키도록 데이터비트가 없는 제2포멧의 비트패턴을 발생시키기 위한 수단을 더 구비하는 것을 특징으로 하는 통신인터페이스.And further comprising means for generating a bit pattern of a first format followed by a series of data bits to output a data packet and a packet pattern of a second format without data bits to output a verification packet. Communication interface. 제6항에 따른 통신인터페이스에 있어서,In the communication interface according to claim 6, 상기 제1, 제2포멧의 각 패킷의 개시비트가 2비트로 결정되는 것을 특징으로 하는 통신인터페이스.And a start bit of each packet of the first and second formats is determined to be two bits. 선행의 임의의 항에 따른 통신 인터페이스에 있어서,In the communication interface according to any preceding claim, 출력채널이 패킷 발생기에 의해 출력될 8개의 데이터 비트를 홀딩시키기 위한 단일 바이트 레지스터를 포함하는 것을 특징으로 하는 통신인터페이스.Wherein the output channel comprises a single byte register for holding eight data bits to be output by the packet generator. 제1항 또는 제8에 따른 통신인터페이스에 있어서,In the communication interface according to claim 1 or 8, 입력채널이 입력채널에 의해 수신된 8개의 데이터 비트를 홀딩시키기 위한 단일 바이트 레지스터를 포함하는 것을 특징으로 하는 통신인터페이스.Wherein the input channel comprises a single byte register for holding eight data bits received by the input channel. 선행의 임의의 항에 따른 통신 인터페이스에 있어서,In the communication interface according to any preceding claim, 상기 제어수단이 패킷 발생기에 의해 데이터 패킷의 출력을 허용하도록 출력신호를 제공하는 제1상태와 데이터 패킷의 출력을 금지시키는 제2상태로 세트시킬 수 있는 제1래치 수단을 구비하며, 상기 제1래치 수단은 입력 채널에 의해 확인 패킷을 수신할 때 상기 제1상태로 상기 제1래치수단을 세트시키기 위해 패킷 디코더로부터 신호를 수신하며, 데이터 패킷 출력이 완성되었을 때 상기 제2상태로 상기 제1래치수단을 세트시키기 위해 패킷 발생기로부터 신호를 수신하도록 배열된 것을 특징으로 하는 통신인터페이스.And a first latch means capable of setting the control means to a first state providing an output signal to allow the output of the data packet by the packet generator and a second state to prohibit the output of the data packet. The latch means receives a signal from a packet decoder to set the first latch means to the first state when receiving an acknowledgment packet by an input channel, and the first state to the second state when data packet output is complete. And a communication interface arranged to receive a signal from a packet generator to set the latch means. 제10항에 따른 통신인터페이스에 있어서,In the communication interface according to claim 10, 상기 제어수단이 확인 패킷이 출력되어질 패킷 발생기를 지시하는 신호를 제공하는 제1상태와 어떠한 신호도 제공하지 않는 제2상태로 세트시킬 수 있는 제2래치 수단을 구비하며, 상기 제2래치수단은 데이터 패킷이 입력채널에 의해 수신되었다는 것을 지시하도록 패킷 디코더에 응답하는 입력을 수신하므로써, 확인패킷을 출력시키도록 하는 상기 제1상태로 세트시키도록 배열되며, 상기 제2래치수단은 상기 제2래치수단을 상기 제2상태로 세트시키기 위해 상기 패킷 발생기에 의한 확인 패킷의 출력에 응답하는 입력을 갖는 것을 특징으로 하는 통신인터페이스.And a second latch means capable of setting the control means to a first state for providing a signal indicative of a packet generator to which an acknowledgment packet is to be output and a second state for providing no signal, wherein the second latch means Arranged to set the first state to output an acknowledgment packet by receiving an input responsive to the packet decoder to indicate that a data packet was received by the input channel, wherein the second latch means is arranged to set the second latch means. And an input responsive to the output of an acknowledgment packet by the packet generator to set the means to the second state. 선행의 임의의 항에 따른 통신인터페이스에 있어서,In the communication interface according to any preceding item, 통신인터페이스가 입, 출력 채널내의 신호타이밍을 제어하기 위해 클럭펄스를 제공하도록 배열된 타이밍 수단을 더 구비한 것을 특징으로 하는 통신인터페이스.And a timing means arranged to provide clock pulses for controlling signal timing in input and output channels. 제12항에 따른 통신인터페이스에 있어서,In the communication interface according to claim 12, 출력채널이 선정된 주파수 및 위상에서 신호를 출력시키도록 배열된 타이밍수단을 포함하며, 입력채널이 상기 선정된 주파수와는 동일하는 위상이 다른 인입신호를 동기시키기 위한 신호동기 수단을 포함하며, 상기 동기 수단이 상기 입력 단자에서 상기 선정된 주파수보다 더 높은 주파수로 신호를 샘플링하기 위한 수단을 포항하는 것을 특징으로 하는 통신인터페이스.An output channel comprising timing means arranged to output a signal at a predetermined frequency and phase, the input channel including signal synchronization means for synchronizing an incoming signal having a phase different from that of the predetermined frequency; And the means for synchronizing means for sampling the signal at a frequency higher than the predetermined frequency at the input terminal. 제13항에 따른 통신인터페이스에 있어서,In the communication interface according to claim 13, 상기 동기수단이 패킷의 제1비트의 전연을 검출하며, 인입패킷 신호의 전연을 검출하며, 인입 패킷 신호의 위상과 관계없이 신호 레벨이 인입 패킷내의 비트패턴의 진지시를 제공하도록 상기 전연의 검출로부터 적절한 시간 간격후의 신호 레벨을 상기 패킷 디코더에 공급시키기 위해 인입신호의 비트 주파수보다 더 높은 주파수로 입력단자에서 신호 레벨을 샘플링시키기 위한 수단을 구비한 것을 특징으로 하는 통신인터페이스.The synchronization means detects the leading edge of the first bit of the packet, detects the leading edge of the incoming packet signal, and detects the leading edge such that the signal level provides an indication of the bit pattern in the incoming packet regardless of the phase of the incoming packet signal. And means for sampling the signal level at the input terminal at a frequency higher than the bit frequency of the incoming signal to supply the signal decoder with a signal level after an appropriate time interval from the input signal. 제14항에 따른 통신인터페이스에 있어서,In the communication interface according to claim 14, 상기 동기수단이 패킷의 제1비트의 전연을 검출하기 위한 일련의 샘플링 플립플롭을 구비한 것을 특징으로 하는 통신인터페이스.And the synchronization means comprises a series of sampling flip-flops for detecting the leading edge of the first bit of the packet. 선형의 임의의 항에 따른 통신인터페이스에 있어서,In the communication interface according to any of the linear terms, 상기 통신인터페이스가 통신목적용으로 부착되는 장치에 접속시키기 위한 수단을 구비하며, 상기 접속수단이 입력데이타선로 및 입력제어 신호라인으로 이루어진 입력채널 및 출력데이터 선로 및 출력제어신호 라인으로 이루어진 출력채널로의 접속부를 포함하는 것을 특징으로 하는 통신인터페이스.Means for connecting said communication interface to an apparatus to which said communication interface is attached for communication purposes, said connecting means being an input channel comprising an input data line and an input control signal line and an output channel comprising an output data line and an output control signal line; Communication interface comprising a connection of the. 선행의 임의의 항에 따른 통신인터페이스를 갖는 집적회로 장치.An integrated circuit device having a communication interface according to any preceding claim. 비공유 단방향 신호선로가 제2인터페이스의 입력과 각 인터페이스의 출력단자를 상호 접속시키므로써 제2인터페이스에 접속되는 통신인터페이스와 함께 동작하는 두 개 이상의 회로장치.At least two circuit devices which operate together with a communication interface connected to the second interface by a non-shared one-way signal line interconnecting the input of the second interface and the output terminal of each interface. 제20항에 따른 회로장치에서,In the circuit arrangement according to claim 20, 한 회로내의 여러 가지 장치가 동일주파수의 신호를 제공하도록 배열된 각각의 타이밍 클럭을 갖는 것을 특징으로 하는 통신인터페이스.A communication interface wherein various devices in a circuit have respective timing clocks arranged to provide signals of the same frequency. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019850003051A 1985-05-04 1985-05-04 Communication interface KR910007749B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850003051A KR910007749B1 (en) 1985-05-04 1985-05-04 Communication interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850003051A KR910007749B1 (en) 1985-05-04 1985-05-04 Communication interface

Publications (2)

Publication Number Publication Date
KR860009345A true KR860009345A (en) 1986-12-22
KR910007749B1 KR910007749B1 (en) 1991-09-30

Family

ID=19240786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850003051A KR910007749B1 (en) 1985-05-04 1985-05-04 Communication interface

Country Status (1)

Country Link
KR (1) KR910007749B1 (en)

Also Published As

Publication number Publication date
KR910007749B1 (en) 1991-09-30

Similar Documents

Publication Publication Date Title
KR880001123A (en) Circuit switch information and packet information transmission and reception apparatus and transmission and reception method
KR830008578A (en) 2-wire bus system including clock and data wires for interconnecting multiple stations (relay stations)
JPH01500074A (en) Adaptive speed multiplexer-demultiplexer
KR980007258A (en) I²C communication device using general purpose microcomputer
GB1395645A (en) Asynchronous data buffers
US4535421A (en) Universal real time transparent asynchronous serial/echoplex converter
US4811277A (en) Communication interface
KR860009345A (en) Communication interface
KR950022324A (en) Integrated circuit
KR910008414B1 (en) Data conversion transmission circuit
JPS5671358A (en) Control system for button telephone
JPS5696552A (en) Erastic storage
KR950024427A (en) Programmable Timeout Timer
KR930009265A (en) Static data detection device in wireless communication system
KR970010157B1 (en) Token Ring Control Bus Transmission Matching Device for SDLC / HDLC Data Frame
SU1242973A1 (en) Interface for linking telegraph apparatus with computer
KR930017332A (en) Pulse Width Modulation Asynchronous Data Transceiver
JPH0715419A (en) Controller for device
JP2713009B2 (en) Delay time difference absorption device
KR970056528A (en) Analog Bus / I ^ 2C Bus Protocol Converters
KR900011185A (en) U interface channel device in remote terminal device of small ISDN subscriber concentrator
KR960027396A (en) Alarm generator of high speed transmission system
KR940012158A (en) Serial data communication method between microcomputers
JPS54108504A (en) Data transmission system on start-stop system
KR970055927A (en) Frame number confirmation device of personal communication terminal

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19850504

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19881213

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19850504

Comment text: Patent Application

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910830

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19911211

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920220

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19940819

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19950823

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19960911

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970825

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19980918

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19990916

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20000923

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20000923

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee