[go: up one dir, main page]

KR20250172776A - Micro light emitting device - Google Patents

Micro light emitting device

Info

Publication number
KR20250172776A
KR20250172776A KR1020250178347A KR20250178347A KR20250172776A KR 20250172776 A KR20250172776 A KR 20250172776A KR 1020250178347 A KR1020250178347 A KR 1020250178347A KR 20250178347 A KR20250178347 A KR 20250178347A KR 20250172776 A KR20250172776 A KR 20250172776A
Authority
KR
South Korea
Prior art keywords
light
layer
conductive semiconductor
semiconductor layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020250178347A
Other languages
Korean (ko)
Inventor
김동환
Original Assignee
주식회사 레이아이알
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 레이아이알 filed Critical 주식회사 레이아이알
Publication of KR20250172776A publication Critical patent/KR20250172776A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는, 제1 도전형 반도체층; 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층; 및 상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되는 광학층을 포함하고, 상기 광학층은 가장자리에 형성되는 전류 차단 영역 및 중앙에 형성되는 전류 패스 영역을 포함하는 마이크로 발광소자를 개시한다.The embodiment discloses a micro light-emitting device including a first conductive semiconductor layer; a second conductive semiconductor layer; an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and an optical layer disposed between the second conductive semiconductor layer and the active layer, wherein the optical layer includes a current blocking region formed at an edge and a current pass region formed at a center.

Description

마이크로 발광소자{MICRO LIGHT EMITTING DEVICE}Micro light-emitting device

실시예는 마이크로 발광소자에 관한 것이다.The embodiment relates to a micro light-emitting device.

발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.Light-emitting diodes (LEDs) are light-emitting devices that emit light when current is applied. Because LEDs can emit high-efficiency light at low voltages, they offer significant energy savings. Recently, the brightness of LEDs has been significantly improved, leading to their widespread use in various devices, including backlight units for liquid crystal displays (LCDs), electronic billboards, indicators, and home appliances.

GaN, AlGaN 등의 화합물을 포함하는 발광소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Light-emitting devices containing compounds such as GaN and AlGaN have many advantages, such as having a wide and easily tunable band gap energy, and can be used in various ways, such as light-emitting devices, light-receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light-emitting devices such as light-emitting diodes (LEDs) or laser diodes using semiconductor materials of groups 3-5 or 2-6 can produce various colors such as red, green, blue, and ultraviolet rays through the development of thin film growth technology and device materials, and can also produce efficient white light by using fluorescent materials or combining colors. Compared to existing light sources such as fluorescent lamps and incandescent lamps, they have the advantages of low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness.

최근에는 발광 다이오드의 크기를 마이크로 사이즈로 제작하여 디스플레이의 픽셀로 사용하는 기술에 대한 연구가 진행되고 있다.Recently, research is being conducted on a technology to manufacture light-emitting diodes in micro sizes and use them as pixels in displays.

실시예는 누설 전류를 줄일 수 있는 마이크로 발광소자를 제공할 수 있다.The embodiment can provide a micro light-emitting device capable of reducing leakage current.

실시예는 발광 효율이 개선된 마이크로 발광소자를 제공할 수 있다.The embodiment can provide a micro light-emitting device with improved light-emitting efficiency.

실시예는 광 추출 효율이 개선된 마이크로 발광소자를 제공할 수 있다.The embodiment can provide a micro light-emitting device with improved light extraction efficiency.

실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited to this, and it can be said that the purpose or effect that can be understood from the solution or implementation form of the problem described below is also included.

본 발명의 일 특징에 따른 마이크로 발광소자는, 제1 도전형 반도체층; 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층; 및 상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되는 광학층을 포함하고, 상기 광학층은 가장자리에 형성되는 산화 영역을 포함한다.A micro light-emitting device according to one feature of the present invention comprises: a first conductive semiconductor layer; a second conductive semiconductor layer; an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and an optical layer disposed between the second conductive semiconductor layer and the active layer, wherein the optical layer includes an oxide region formed at an edge.

상기 광학층은 중앙 영역에 형성된 비산화 영역을 포함할 수 있다.The optical layer may include a non-oxidized region formed in a central region.

상기 산화 영역은 발광소자의 외측면으로 노출되고, 상기 발광소자의 폭과 상기 산화 영역의 두께의 비는 1: 0.002 내지 1: 0.98일 수 있다.The above oxidation region is exposed to the outer surface of the light-emitting element, and the ratio of the width of the light-emitting element to the thickness of the oxidation region may be 1:0.002 to 1:0.98.

상기 발광소자에 전류 주입시 발광소자의 측면으로 흐르는 전류량은 발광소자에 주입되는 전체 전류량의 6% 내지 50%일 수 있다.When current is injected into the light-emitting element, the amount of current flowing to the side of the light-emitting element may be 6% to 50% of the total amount of current injected into the light-emitting element.

상기 광학층은 전자 차단층일 수 있다.The above optical layer may be an electron blocking layer.

상기 광학층은 두께 방향으로 알루미늄 조성이 상이할 수 있다.The optical layer may have a different aluminum composition in the thickness direction.

상기 산화 영역은 두께 방향으로 산화도가 상이한 영역을 가질 수 있다.The above oxidation region may have regions with different oxidation degrees in the thickness direction.

상기 산화 영역은 이웃한 제2 반도체층보다 굴절률이 낮을 수 있다.The above oxidation region may have a lower refractive index than the adjacent second semiconductor layer.

상기 제1 도전형 반도체층과 상기 활성층 사이에 배치된 제2 광학층을 더 포함하고, 상기 제2 광학층은 가장자리에 형성되는 산화 영역을 포함할 수 있다.The second optical layer may further include a second optical layer disposed between the first conductive semiconductor layer and the active layer, and the second optical layer may include an oxide region formed at an edge.

상기 제2 광학층의 산화 영역의 폭은 상기 광학층의 산화 영역의 폭과 상이할 수 있다.The width of the oxidation region of the second optical layer may be different from the width of the oxidation region of the optical layer.

본 발명의 다른 특징에 따른 마이크로 발광소자는, 제1 도전형 반도체층; 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층; 및 상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되는 광학층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 발광 구조물의 폭은 100㎛ 이하이고, 상기 발광 구조물에 전류 주입시 상기 발광 구조물의 측면으로 흐르는 전류량은 상기 발광 구조물의 내부로 주입되는 전류량보다 작을 수 있다.According to another feature of the present invention, a micro light-emitting device comprises a light-emitting structure including a first conductive semiconductor layer; a second conductive semiconductor layer; an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and an optical layer disposed between the second conductive semiconductor layer and the active layer; a first electrode electrically connected to the first conductive semiconductor layer; and a second electrode electrically connected to the second conductive semiconductor layer, wherein a width of the light-emitting structure is 100 μm or less, and when current is injected into the light-emitting structure, an amount of current flowing to the side of the light-emitting structure may be less than an amount of current injected into the interior of the light-emitting structure.

상기 제2 도전형 반도체층과 상기 활성층 사이의 영역에 배치되는 광학층을 포함하고, 상기 광학층은 중앙 영역 및 가장자리 영역을 포함하고, 상기 가장자리 영역은 상기 중앙 영역보다 저항이 높고 굴절율은 낮을 수 있다.An optical layer is disposed in a region between the second conductive semiconductor layer and the active layer, wherein the optical layer includes a central region and an edge region, and the edge region may have a higher resistance and a lower refractive index than the central region.

실시예에 따르면, 마이크로 발광소자의 누설전류가 저감되어 발광 효율이 개선될 수 있다. 또한, 광 추출 효율이 개선될 수 있다.According to an embodiment, the leakage current of a micro light-emitting device can be reduced, thereby improving light emission efficiency. In addition, light extraction efficiency can be improved.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various advantageous and beneficial effects of the present invention are not limited to the above-described contents, and will be more easily understood in the course of explaining specific embodiments of the present invention.

도 1은 본 발명의 일 실시예에 따른 마이크로 발광소자의 단면도이다.
도 2는 마이크로 발광소자의 사이즈 변화에 따른 발광 효율 변화를 보여주는 그래프이다.
도 3은 전류 주입시 측면 전류 밀도 및 유효 전류 밀도를 보여주는 시뮬레이션 결과이다.
도 4는 마이크로 발광소자의 사이즈 변화에 따른 측면 누설 전류의 변화를 보여주는 시뮬레이션 결과이다.
도 5는 일반적인 마이크로 발광소자에 전류 주입시 캐리어의 흐름을 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 마이크로 발광소자에 전류 주입시 캐리어의 흐름을 보여주는 도면이다.
도 7a는 산화 영역의 폭 변화에 따른 유효 주입 전류의 변화를 보여주는 시뮬레이션 결과이다.
도 7b는 광학층의 평면도이다.
도 8은 산화 영역의 폭 변화에 따른 측면 누설 전류의 변화를 보여주는 도면이다.
도 9는 산화 영역의 폭 변화에 따른 유효 주입 전류의 변화를 보여주는 도면이다.
도 10은 일반적인 마이크로 발광소자의 광 추출 효율을 보여주는 도면이다.
도 11은 본 발명의 일 실시예에 따른 마이크로 발광소자의 광 추출 효율을 보여주는 도면이다.
도 12는 도 1의 변형예이다.
도 13은 본 발명의 다른 실시예에 따른 마이크로 발광소자의 도면이다.
도 14a 내지 도 14e는 본 발명의 다른 실시예에 따른 마이크로 발광소자를 제조하는 순서를 보여주는 도면이다.
도 15는 본 발명의 또 다른 실시예에 따른 마이크로 발광소자의 도면이다.
도 16a 내지 도 16f는 본 발명의 또 다른 실시예에 따른 마이크로 발광소자를 제조하는 순서를 보여주는 도면이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치의 도면이다.FIG. 1 is a cross-sectional view of a micro light-emitting device according to one embodiment of the present invention.
Figure 2 is a graph showing changes in luminous efficiency according to changes in the size of a micro light-emitting device.
Figure 3 is a simulation result showing the lateral current density and effective current density when current is injected.
Figure 4 is a simulation result showing the change in lateral leakage current according to the change in the size of the micro light-emitting device.
Figure 5 is a drawing showing the flow of carriers when current is injected into a typical micro light-emitting device.
FIG. 6 is a drawing showing the flow of carriers when current is injected into a micro light-emitting device according to one embodiment of the present invention.
Figure 7a is a simulation result showing the change in effective injection current according to the change in the width of the oxidation region.
Figure 7b is a plan view of the optical layer.
Figure 8 is a diagram showing the change in lateral leakage current according to the change in the width of the oxidation region.
Figure 9 is a diagram showing the change in effective injection current according to the change in the width of the oxidation region.
Figure 10 is a diagram showing the light extraction efficiency of a typical micro light-emitting device.
Fig. 11 is a drawing showing the light extraction efficiency of a micro light-emitting device according to one embodiment of the present invention.
Fig. 12 is a modified example of Fig. 1.
FIG. 13 is a drawing of a micro light-emitting device according to another embodiment of the present invention.
FIGS. 14A to 14E are drawings showing a sequence of manufacturing a micro light-emitting device according to another embodiment of the present invention.
FIG. 15 is a drawing of a micro light-emitting device according to another embodiment of the present invention.
FIGS. 16A to 16F are drawings showing a sequence of manufacturing a micro light-emitting device according to another embodiment of the present invention.
Fig. 17 is a drawing of a display device according to one embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is susceptible to various modifications and embodiments. Specific embodiments are illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, but rather to encompass all modifications, equivalents, and alternatives falling within the spirit and technical scope of the present invention.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms including ordinal numbers, such as "second," "first," etc., may be used to describe various components, but the components are not limited by these terms. These terms are used solely to distinguish one component from another. For example, without departing from the scope of the present invention, a second component may be referred to as a "first component," and similarly, a first component may also be referred to as a "second component." The term "and/or" includes a combination of multiple related items described herein or any of multiple related items described herein.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is referred to as being "connected" or "connected" to another component, it should be understood that it may be directly connected or connected to that other component, but that there may be other components intervening. Conversely, when a component is referred to as being "directly connected" or "connected" to another component, it should be understood that there are no other components intervening.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is only used to describe specific embodiments and is not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly indicates otherwise. In this application, it should be understood that the terms "comprise" or "have" indicate the presence of a feature, number, step, operation, component, part, or combination thereof described in the specification, but do not exclude in advance the possibility of the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention pertains. Terms defined in commonly used dictionaries should be interpreted as having a meaning consistent with their meaning in the context of the relevant technology, and will not be interpreted in an idealized or overly formal sense unless explicitly defined herein.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments will be described in detail with reference to the attached drawings. Regardless of the drawing numbers, identical or corresponding components are given the same reference numbers, and redundant descriptions thereof will be omitted.

또한, 본 실시예에 따른 마이크로 발광소자는 마이크로 사이즈 또는 나노 사이즈를 갖는 발광소자일 수 있다. 마이크로 발광소자는 사이즈가 1㎛ 내지 100㎛ 일 수 있으나, 반드시 이에 한정하는 것은 아니다.In addition, the micro light-emitting device according to the present embodiment may be a light-emitting device having a micro size or a nano size. The micro light-emitting device may have a size of 1 μm to 100 μm, but is not necessarily limited thereto.

도 1은 본 발명의 일 실시예에 따른 마이크로 발광소자의 단면도이다.FIG. 1 is a cross-sectional view of a micro light-emitting device according to one embodiment of the present invention.

도 1을 참조하면, 실시예에 따른 마이크로 발광소자는 발광구조물(ES1) 및 전극(71, 72)을 포함할 수 있다. 발광구조물(ES1)은 제1 도전형 반도체층(30), 활성층(40), 제2 도전형 반도체층(60)을 포함할 수 있다.Referring to FIG. 1, a micro light-emitting device according to an embodiment may include a light-emitting structure (ES1) and electrodes (71, 72). The light-emitting structure (ES1) may include a first conductive semiconductor layer (30), an active layer (40), and a second conductive semiconductor layer (60).

발광구조물(ES1)은 제1 도전형 반도체층(30), 활성층(40), 제2 도전형 반도체층(60)이 순서대로 적층된 구조일 수 있다. 또한, 발광구조물(ES1)의 하부에는 기판(10) 및 버퍼층(20)이 형성될 수도 있다.The light-emitting structure (ES1) may have a structure in which a first conductive semiconductor layer (30), an active layer (40), and a second conductive semiconductor layer (60) are sequentially laminated. In addition, a substrate (10) and a buffer layer (20) may be formed at the bottom of the light-emitting structure (ES1).

기판(10)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.The substrate (10) may be formed of a material suitable for semiconductor material growth or a carrier wafer, may be formed of a material with excellent thermal conductivity, and may include a conductive substrate or an insulating substrate. For example, at least one of sapphire (Al 2 O 3 ), SiO 2 , SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 may be used.

버퍼층(20)은 기판(10)과 발광구조물(ES1) 사이에 배치될 수 있다. 기판(10) 상에 발광구조물(ES1)이 배치될 때, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등을 방지할 수 있다. 버퍼층(20)은 InP, GaAs, GaN, AlGaN, AlN 중 적어도 하나일 수 있다.A buffer layer (20) may be disposed between the substrate (10) and the light-emitting structure (ES1). When the light-emitting structure (ES1) is disposed on the substrate (10), dislocations, melt-back, cracks, pits, and surface morphology defects that deteriorate crystallinity may be prevented. The buffer layer (20) may be at least one of InP, GaAs, GaN, AlGaN, and AlN.

발광구조물(ES1)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성할 수 있다.The light-emitting structure (ES1) can be formed using a method such as Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), or Sputtering.

제1 도전형 반도체층(30)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층(30)에 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(30)은 AxByC(1-x-y)DzE(1-z) (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤z≤1)의 조성식을 갖는 반도체 물질일 수 있다. 여기에서 A, B, C는 Al, Ga, In 중 하나이며, D, E는 As, P, N, Sb 중 하나일 수 있다.The first conductive semiconductor layer (30) can be implemented as a compound semiconductor of group III-V, group II-VI, etc., and a first dopant can be doped into the first conductive semiconductor layer (30). The first conductive semiconductor layer (30) can be a semiconductor material having a composition formula of A x B y C (1-xy) D z E (1-z) (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤z≤1). Here, A, B, and C can be one of Al, Ga, and In, and D and E can be one of As, P, N, and Sb.

예시적으로 제1 도전형 반도체층(30)은 GaN, InGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, InGaAsP, InAlGaAs, InAlGaAsP, InGaAsSb 중 어느 하나 이상으로 형성될 수 있으나, 이에 한정하지 않는다. 제1 도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제1 도전형 반도체층(30)은 n형 반도체층일 수 있다.For example, the first conductive semiconductor layer (30) may be formed of one or more of GaN, InGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, InGaAsP, InAlGaAs, InAlGaAsP, and InGaAsSb, but is not limited thereto. When the first dopant is an n-type dopant such as Si, Ge, Sn, Se, or Te, the first conductive semiconductor layer (30) may be an n-type semiconductor layer.

활성층(40)은 제1 도전형 반도체층(30)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(60)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(40)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The active layer (40) is a layer where electrons (or holes) injected through the first conductive semiconductor layer (30) and holes (or electrons) injected through the second conductive semiconductor layer (60) meet. The active layer (40) transitions to a lower energy level as electrons and holes recombine, and can generate light having a corresponding wavelength.

활성층(40)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(40)의 구조는 이에 한정하지 않는다. 예시적으로 활성층(40)은 우물층(41)과 장벽층(42)이 교번 배치된 구조일 수 있다.The active layer (40) may have any one of a single well structure, a multi-well structure, a single quantum well structure, a multi-quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure, and the structure of the active layer (40) is not limited thereto. For example, the active layer (40) may have a structure in which a well layer (41) and a barrier layer (42) are alternately arranged.

활성층(40)은 가시광 파장대의 광을 생성할 수 있다. 예시적으로 활성층(40)은 청색, 녹색, 및 적색 중 어느 하나의 파장대의 광을 출력할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 활성층(40)은 자외선 파장대의 광 또는 적외선 파장대의 광을 생성할 수도 있다.The active layer (40) can generate light in the visible wavelength range. For example, the active layer (40) can output light in any one of the wavelengths of blue, green, and red. However, this is not necessarily limited to this, and the active layer (40) can also generate light in the ultraviolet wavelength range or light in the infrared wavelength range.

제2 도전형 반도체층(60)은 활성층(40) 상에 배치될 수 있다. 제2 도전형 반도체층(60)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(60)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(60)은 AxByC(1-x-y)DzE(1-z) (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤z≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 여기에서 A, B, C는 Al, Ga, In 중 하나이며, D, E는 As, P, N, Sb 중 하나일 수 있다.The second conductive semiconductor layer (60) may be disposed on the active layer (40). The second conductive semiconductor layer (60) may be implemented with a compound semiconductor such as a group III-V or a group II-VI, and a second dopant may be doped into the second conductive semiconductor layer (60). The second conductive semiconductor layer (60) may be formed with a semiconductor material having a composition formula of A x B y C (1-xy) D z E (1-z) (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤z≤1). Here, A, B, and C may be one of Al, Ga, and In, and D and E may be one of As, P, N, and Sb.

예시적으로 제2 도전형 반도체층(60)은 GaN, InGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, InGaAsP, InAlGaAs, InAlGaAsP, InGaAsSb 중 어느 하나 이상으로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(60)은 p형 반도체층일 수 있다.For example, the second conductive semiconductor layer (60) may be formed of one or more of GaN, InGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, InGaAsP, InAlGaAs, InAlGaAsP, and InGaAsSb. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, Ba, etc., the second conductive semiconductor layer (60) doped with the second dopant may be a p-type semiconductor layer.

제2 도전형 반도체층(60)과 활성층(40) 사이에는 광학층(50)이 배치될 수 있다. 광학층(50)은 상대적으로 높은 Al 조성비(Al 조성비 80% 이상)를 갖으면서 AxByC(1-x-y)DzE(1-z) (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤z≤1)의 조성식(여기에서 A, B, C는 Al, Ga, In 중 하나이며, D, E는 As, P, N, Sb 중 하나)을 갖는 반도체 물질일 수 있다. 광학층(50)은 AlGaN, InAlGaN, AlGaAs, AlAsP, AlGaP, AlGaAsP, AlGaInP, InAlGaAs, InAlGaAsP, AlInGaAsSb 중 어느 하나 이상으로 형성될 수 있다. 또한, 광학층(50)은 제2 도전형 반도체층(60)과 동일한 도펀트를 포함할 수 있다.An optical layer (50) may be disposed between the second conductive semiconductor layer (60) and the active layer (40). The optical layer (50) may be a semiconductor material having a relatively high Al composition ratio (Al composition ratio of 80% or more) and a composition formula of A x B y C (1-xy) D z E (1-z) (0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤z≤1) (wherein A, B, and C are one of Al, Ga, and In, and D and E are one of As, P, N, and Sb). The optical layer (50) may be formed of one or more of AlGaN, InAlGaN, AlGaAs, AlAsP, AlGaP, AlGaAsP, AlGaInP, InAlGaAs, InAlGaAsP, and AlInGaAsSb. In addition, the optical layer (50) may include the same dopant as the second conductive semiconductor layer (60).

광학층(50)은 제1 도전형 반도체층(30), 활성층(40) 및 제2 도전형 반도체층(60)에 비해 알루미늄의 조성이 높을 수 있다. 알루미늄의 조성은 80% 내지 100%일 수 있다. 따라서, 수증기와 접촉하면 광학층(50)의 측면부터 산화가 진행될 수 있다.The optical layer (50) may have a higher aluminum composition than the first conductive semiconductor layer (30), the active layer (40), and the second conductive semiconductor layer (60). The aluminum composition may be 80% to 100%. Therefore, upon contact with water vapor, oxidation may occur from the side of the optical layer (50).

실시예에 따르면 광학층(50)의 측면을 수증기에 노출시켜 산화되지 않은 중앙 영역(52) 및 산화된 가장자리 영역(51)을 형성할 수 있다. 가장자리 영역(51)은 산화가 진행되어 중앙 영역(52)에 비해 저항이 높고 굴절률은 낮을 수 있다. 따라서, 가장자리 영역(51)은 전류 차폐 영역으로 기능할 수 있고, 중앙 영역(52)은 전류 패스 영역으로 기능할 수 있다.According to an embodiment, the side surface of the optical layer (50) can be exposed to water vapor to form an unoxidized central region (52) and an oxidized edge region (51). The edge region (51) may have higher resistance and lower refractive index than the central region (52) due to oxidation. Accordingly, the edge region (51) can function as a current shielding region, and the central region (52) can function as a current passing region.

제1 전극(71)은 제1 도전형 반도체층(30)과 전기적으로 연결될 수 있다. 제1 전극(71)은 기판의 하부에 배치되는 것으로 도시되었으나 반드시 이에 한정하는 것은 아니고, 제1 전극(71)은 식각에 의해 노출된 제1 도전형 반도체층(30) 상에 배치될 수도 있다. 이때, 광학층(50)은 제1 도전형 반도체층(30)의 노출면보다 높게 배치될 수 있다.The first electrode (71) can be electrically connected to the first conductive semiconductor layer (30). The first electrode (71) is illustrated as being disposed on the lower portion of the substrate, but is not necessarily limited thereto, and the first electrode (71) may also be disposed on the first conductive semiconductor layer (30) exposed by etching. In this case, the optical layer (50) can be disposed higher than the exposed surface of the first conductive semiconductor layer (30).

제2 전극(72)은 제2 도전형 반도체층(60) 상에 배치되어 제2 도전형 반도체층(60)과 전기적으로 연결될 수 있다.The second electrode (72) is disposed on the second conductive semiconductor layer (60) and can be electrically connected to the second conductive semiconductor layer (60).

제1 전극(71)과 제2 전극(72)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, Ni/AuGe/Au, Ti/Pt/Au 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로 제1 전극(71)과 제2 전극(72)은 Ni/AuGe/Au, Ti/Pt/Au 일 수 있으나 이에 한정하지 않는다.The first electrode (71) and the second electrode (72) can be formed by including at least one of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, Ni/AuGe/Au, and Ti/Pt/Au, but are not limited to these materials. For example, the first electrode (71) and the second electrode (72) may be Ni/AuGe/Au, Ti/Pt/Au, but are not limited thereto.

도 2는 마이크로 발광소자의 사이즈 변화에 따른 발광 효율 변화를 보여주는 그래프이고, 도 3은 전류 주입시 측면 전류 밀도 및 유효 전류 밀도를 보여주는 시뮬레이션 결과이고, 도 4는 마이크로 발광소자의 사이즈 변화에 따른 측면 누설 전류의 변화를 보여주는 시뮬레이션 결과이다.Fig. 2 is a graph showing changes in luminous efficiency according to changes in the size of a micro light-emitting device, Fig. 3 is a simulation result showing lateral current density and effective current density when current is injected, and Fig. 4 is a simulation result showing changes in lateral leakage current according to changes in the size of a micro light-emitting device.

도 2를 참조하면, 한 변의 길이가 262㎛인 마이크로 발광소자의 경우 주입되는 전류밀도가 50A/cm2 이상이 되면 약 5% 발광 효율을 갖는 반면, 한 변의 길이가 32㎛인 마이크로 발광소자의 경우 주입되는 전류밀도가 높아져도 발광 효율이 약 2% 정도인 것을 알 수 있다. 즉, 마이크로 발광소자의 사이즈가 작아질수록 발광효율은 감소하는 것을 알 수 있다.Referring to Fig. 2, in the case of a micro light-emitting device with a side length of 262 μm, the luminous efficiency is approximately 5% when the injected current density is 50 A/cm 2 or higher, whereas in the case of a micro light-emitting device with a side length of 32 μm, the luminous efficiency is approximately 2% even when the injected current density increases. In other words, it can be seen that the luminous efficiency decreases as the size of the micro light-emitting device decreases.

도 3 및 도 4의 시뮬레이션 결과는 하기 반도체 적층 구조를 기초로 시뮬레이션한 결과이다. 이러한 반도체 적층 구조는 적색 발광소자일 수 있으나 청색 발광소자 및 녹색 발광소자도 동일한 결과를 가질 수 있다.The simulation results of Figures 3 and 4 are simulation results based on the semiconductor stack structure below. This semiconductor stack structure can be a red light-emitting device, but blue light-emitting devices and green light-emitting devices can also have the same results.

Layer IDLayer ID 물질substance 두께(㎛)Thickness (㎛) 반복 횟수Number of repetitions p-contact layerp-contact layer p-GaAs p-GaAs 0.020.02 11 p-cladding layerp-cladding layer p-AlGaAsp-AlGaAs 1~101~10 11 10 MQW for 940nm10 MQW for 940nm i-GaAs/i-InGaAs/i-GaAsi-GaAs/i-InGaAs/i-GaAs 0.015/0.008/0.0150.015/0.008/0.015 10/10/1010/10/10 n-cladding layern-cladding layer n-AlGaAsn-AlGaAs 1~101~10 11 n-buffern-buffer n-GaAsn-GaAs 0.30.3 11 n-substraten-substrate n-GaAsn-GaAs 100~500100~500 11

도 3을 참조하면, 한 변의 길이가 30㎛인 마이크로 발광소자에 전류를 주입하였을 때 마이크로 발광소자의 측면으로 누설되는 전류(이하 측면 누설 전류라 함)와 마이크로 발광소자의 내부에 주입되어 발광에 참여하는 전류(이하 유효 주입 전류라 함)가 존재하는 것을 알 수 있다. 측면 누설 전류와 유효 주입 전류의 합은 마이크로 발광소자에 인가된 전류의 총량일 수 있다. 측면 누설 전류란 인가된 전류가 마이크로 발광소자의 내부로 주입되지 않고 마이크로 발광소자의 측면을 따라 흐르게 되어 발광에 참여하지 않는 전류일 수 있다. 따라서, 인가된 전류 중 상당부분이 누설되기 때문에 마이크로 발광소자의 사이즈가 작아질수록 발광효율이 감소할 수 있다.Referring to Fig. 3, when a current is injected into a micro light-emitting device having a side length of 30 μm, it can be seen that there is a current that leaks to the side of the micro light-emitting device (hereinafter referred to as the side leakage current) and a current that is injected into the interior of the micro light-emitting device and participates in light emission (hereinafter referred to as the effective injection current). The sum of the side leakage current and the effective injection current may be the total amount of current applied to the micro light-emitting device. The side leakage current may be a current that does not participate in light emission because the applied current flows along the side of the micro light-emitting device without being injected into the interior of the micro light-emitting device. Therefore, since a significant portion of the applied current leaks out, the light emission efficiency may decrease as the size of the micro light-emitting device decreases.

도 4를 참조하면, 마이크로 발광소자의 사이즈가 작아질수록 인가된 전류 중 측면 누설 전류의 비율이 높아짐을 알 수 있다. 마이크로 발광소자의 사이즈가 200㎛인 경우 측면 누설 전류의 비율은 약 10% 정도에 불과하나 마이크로 발광소자의 사이즈가 100㎛인 경우 측면 누설 전류의 비율은 약 20%로 2배 가까이 증가하는 것을 알 수 있다.Referring to Fig. 4, it can be seen that as the size of the micro light-emitting device decreases, the ratio of the lateral leakage current among the applied current increases. When the size of the micro light-emitting device is 200㎛, the ratio of the lateral leakage current is only about 10%, but when the size of the micro light-emitting device is 100㎛, the ratio of the lateral leakage current increases by nearly two times to about 20%.

더욱이 마이크로 발광소자의 사이즈가 50㎛인 경우 측면 누설 전류의 비율은 약 35%로 증가하고, 마이크로 발광소자의 사이즈가 20㎛인 경우 측면 누설 전류의 비율은 약 85%로 급격히 증가하는 것을 알 수 있다.Moreover, when the size of the micro light-emitting device is 50㎛, the ratio of the lateral leakage current increases to approximately 35%, and when the size of the micro light-emitting device is 20㎛, the ratio of the lateral leakage current increases rapidly to approximately 85%.

표시장치의 해상도를 높이기 위해서는 마이크로 발광소자의 사이즈는 더 작아질 필요가 있다. 마이크로 발광소자를 고해상도 디스플레이의 픽셀 광원으로 사용하기 위해서는 마이크로 발광소자의 사이즈가 50㎛ 이하로 제작하는 것이 유리할 수 있다. 따라서, 마이크로 발광소자의 크기가 작아짐에 따라 발광효율이 저하되는 것을 방지하는 것이 매우 중요하다.To increase display resolution, the size of micro-LEDs needs to decrease. For use as pixel light sources in high-resolution displays, it may be advantageous to manufacture micro-LEDs with a size of 50㎛ or less. Therefore, it is crucial to prevent the reduction in luminous efficiency that occurs with decreasing micro-LED size.

실시예에서는 전술한 바와 같이 마이크로 발광소자의 내부에 광학층을 형성하여 측면 누설 전류를 줄임으로써 마이크로 발광소자의 발광 효율을 효과적으로 개선할 수 있다.In the embodiment, as described above, the light emitting efficiency of the micro light emitting device can be effectively improved by forming an optical layer inside the micro light emitting device to reduce the lateral leakage current.

도 5는 일반적인 마이크로 발광소자에 전류 주입시 캐리어의 흐름을 보여주는 도면이고, 도 6은 본 발명의 일 실시예에 따른 마이크로 발광소자에 전류 주입시 캐리어의 흐름을 보여주는 도면이다.FIG. 5 is a drawing showing the flow of carriers when current is injected into a general micro light-emitting device, and FIG. 6 is a drawing showing the flow of carriers when current is injected into a micro light-emitting device according to one embodiment of the present invention.

도 5를 참조하면, 일반적인 마이크로 발광소자는 전압 인가시 캐리어(전자 또는 정공)의 일부(CL1)가 발광소자의 측면을 따라 이동함으로써 발광에 참여하지 않을 수 있다. 발광소자의 크기가 작아질수록 측면을 따라 이동하는 캐리어의 밀도는 높아질 수 있다. 따라서, 발광소자의 크기가 작아질수록 측면 누설 전류가 증가할 수 있다.Referring to Fig. 5, a typical micro light-emitting device may not participate in light emission when voltage is applied, as some of the carriers (electrons or holes) (CL1) move along the side of the light-emitting device. As the size of the light-emitting device decreases, the density of carriers moving along the side may increase. Therefore, as the size of the light-emitting device decreases, the side leakage current may increase.

도 6을 참조하면, 실시예에 따른 마이크로 발광소자는 제2 도전형 반도체층(60)과 활성층(40) 사이에 광학층(50)이 형성될 수 있다.Referring to FIG. 6, in a micro light-emitting device according to an embodiment, an optical layer (50) may be formed between a second conductive semiconductor layer (60) and an active layer (40).

광학층(50)은 활성층(40) 및 제2 도전형 반도체층(60)에 비해 알루미늄의 조성이 높을 수 있다. 예시적으로 광학층(50)은 높은 Al조성비를 갖는 AlGaN, InAlGaN, AlGaAs, AlGaP, AlAsP, AlGaAsP, AlGaInP, InAlGaAs, InAlGaAsP 또는 AlInGaAsSb 중 어느 하나 이상으로 구성될 수 있다.The optical layer (50) may have a higher aluminum composition than the active layer (40) and the second conductive semiconductor layer (60). For example, the optical layer (50) may be composed of one or more of AlGaN, InAlGaN, AlGaAs, AlGaP, AlAsP, AlGaAsP, AlGaInP, InAlGaAs, InAlGaAsP, or AlInGaAsSb having a high Al composition ratio.

광학층(50)은 알루미늄 조성이 높으므로 발광구조물(ES1) 내에서 에너지 밴드갭이 가장 클 수 있다. 따라서, 제1 도전형 반도체층(30)에서 공급된 전자가 제2 도전형 반도체층(60)으로 빠져나가는 흐름을 차단하여, 활성층(40) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 즉 광학층(50)은 전자 차단층의 역할을 수행할 수 있다.Since the optical layer (50) has a high aluminum composition, it can have the largest energy band gap within the light-emitting structure (ES1). Accordingly, it can block the flow of electrons supplied from the first conductive semiconductor layer (30) to the second conductive semiconductor layer (60), thereby increasing the probability of electrons and holes recombining within the active layer (40). In other words, the optical layer (50) can function as an electron blocking layer.

광학층(50)은 전자 차단층의 기능을 위해 복수 개의 서브층(미도시)으로 구성될 수 있으며, 각 서브층은 알루미늄 조성이 상이할 수 있다. 따라서, 동일한 산화 조건에서도 각 서브층의 산화 정도는 상이할 수도 있다.The optical layer (50) may be composed of multiple sublayers (not shown) to function as an electron blocking layer, and each sublayer may have a different aluminum composition. Therefore, even under the same oxidation conditions, the oxidation degree of each sublayer may be different.

광학층(50)은 산화되지 않은 중앙 영역(52) 및 산화된 가장자리 영역(51)을 포함할 수 있다. 가장자리 영역(51)은 산화가 진행되어 중앙 영역(52)에 비해 저항이 높고 굴절률은 낮을 수 있다. 따라서, 주입된 캐리어(CL1)는 저항이 높은 가장자리 영역에 막혀 발광소자의 측면을 따라 이동하지 못하고 저항이 낮은 중앙 영역(52)으로 휘어질 수 있다. 따라서, 실시예에 다르면 측면으로 누설되는 전류를 줄일 수 있다.The optical layer (50) may include an unoxidized central region (52) and an oxidized edge region (51). The edge region (51) may have higher resistance and lower refractive index than the central region (52) due to oxidation. Therefore, the injected carriers (CL1) may be blocked in the high-resistance edge region and may not move along the side of the light-emitting element, but may be bent toward the low-resistance central region (52). Accordingly, according to an embodiment, the current leaking to the side can be reduced.

산화된 가장자리 영역(51)의 두께는 1㎛ 내지 10㎛일 수 있다. 가장자리 영역(51)의 두께가 1㎛ 보다 작으면 두께가 너무 얇기 때문에 캐리어가 가장자리 영역(51)을 통과하여 발광소자의 측면을 따라 이동할 수 있으며, 가장자리 영역의 두께가 10㎛보다 커지면 산화 시간이 증가하게 되어 다른 반도체층까지 산화될 위험이 있다.The thickness of the oxidized edge region (51) may be 1 µm to 10 µm. If the thickness of the edge region (51) is less than 1 µm, the thickness is too thin, so carriers may pass through the edge region (51) and move along the side of the light-emitting element. If the thickness of the edge region exceeds 10 µm, the oxidation time increases, and there is a risk that other semiconductor layers may also be oxidized.

발광소자의 폭(W2)과 가장자리 영역의 두께의 비는 1: 0.01 내지 1: 0.9일 수 있다. 발광소자의 폭은 1㎛ 내지 100㎛일 수 있다. 발광소자의 폭과 가장자리 영역의 두께의 비가 1: 0.01 내지 1: 0.9를 만족하지 못하면 캐리어가 발광소자의 측면을 따라 이동하여 누설 전류가 커지거나, 산화 시간이 증가하고 발광소자의 두께가 두꺼워지는 문제가 있다.The ratio of the width (W2) of the light-emitting element to the thickness of the edge region may be 1: 0.01 to 1: 0.9. The width of the light-emitting element may be 1 µm to 100 µm. If the ratio of the width of the light-emitting element to the thickness of the edge region does not satisfy 1: 0.01 to 1: 0.9, there is a problem in that carriers move along the side of the light-emitting element, resulting in an increase in leakage current, an increase in oxidation time, and a thickening of the light-emitting element.

실시예에 따르면, 광학층의 가장자리 영역을 산화시킴으로써 저항과 굴절률을 변화시키는 것을 예시하였으나 반드시 이에 한정하는 것은 아니고 중앙 영역과 가장자리 영역의 저항과 굴절률이 달라지도록 제어할 수 있는 방법이 다양하게 적용될 수 있다. 예시적으로 중앙 영역과 가장자리 영역의 조성을 다르게 제어하거나 중앙 영역을 제거하여 개구부를 형성할 수도 있다.In the embodiment, the resistance and refractive index are changed by oxidizing the edge region of the optical layer, but this is not necessarily limited to this, and various methods for controlling the resistance and refractive index of the central region and the edge region to be different can be applied. For example, the composition of the central region and the edge region can be controlled differently, or an opening can be formed by removing the central region.

광학층(50)과 활성층(40) 사이에는 중간층(61)이 배치될 수 있다. 중간층(61)은 광학층(50)의 중앙 영역(52)을 제거하는 경우 활성층(40)이 외부에 노출되는 것을 방지할 수 있다.An intermediate layer (61) may be placed between the optical layer (50) and the active layer (40). The intermediate layer (61) can prevent the active layer (40) from being exposed to the outside when the central region (52) of the optical layer (50) is removed.

도 7a는 산화 영역의 폭 변화에 따른 유효 주입 전류의 변화를 보여주는 시뮬레이션 결과이고, 도 7b는 광학층의 평면도이다. 도 8은 산화 영역의 폭 변화에 따른 측면 누설 전류의 변화를 보여주는 도면이다. 도 9는 산화 영역의 폭 변화에 따른 유효 주입 전류의 변화를 보여주는 도면이다.Figure 7a is a simulation result showing the change in effective injection current according to the change in the width of the oxidation region, and Figure 7b is a plan view of the optical layer. Figure 8 is a diagram showing the change in lateral leakage current according to the change in the width of the oxidation region. Figure 9 is a diagram showing the change in effective injection current according to the change in the width of the oxidation region.

도 7a 및 도 7b를 참조하면, 산화된 가장자리 영역(51)의 폭(W1)이 증가할수록 유효 주입 전류의 밀도는 증가하는 것을 알 수 있다. 산화된 가장자리 영역(51)의 폭이 1㎛인 경우 주입된 전류 밀도는 약 1A/cm2 인 반면, 산화된 가장자리 영역(51)의 폭이 5㎛인 경우 전류 밀도는 약 1.25A/cm2 로 증가하였다. 산화된 가장자리 영역(51)의 폭이 10㎛인 경우 전류 밀도는 약 1.8A/cm2 로 증가하였고, 산화된 가장자리 영역(51)의 폭이 12㎛인 경우 전류 밀도는 약 2.4A/cm2 로 증가한 것을 알 수 있다.Referring to FIGS. 7a and 7b, it can be seen that as the width (W1) of the oxidized edge region (51) increases, the density of the effective injected current increases. When the width of the oxidized edge region (51) is 1 μm, the injected current density is approximately 1 A/cm 2 , whereas when the width of the oxidized edge region (51) is 5 μm, the current density increases to approximately 1.25 A/cm 2 . When the width of the oxidized edge region (51) is 10 μm, the current density increases to approximately 1.8 A/cm 2 , and when the width of the oxidized edge region (51) is 12 μm, the current density increases to approximately 2.4 A/cm 2 .

그러나, 산화된 가장자리 영역(51)의 폭이 12㎛인 경우 광학층(50)의 중앙 영역에 전류가 집중되어 구동 전압이 높아지는 문제가 발생할 수 있다. 따라서, 산화된 가장자리 영역(51)의 폭을 5㎛ 내지 11㎛로 제어하는 경우 광학층(50)의 중앙 영역(52)에서 구동 전압을 과도하게 높이지 않으면서 전류 밀도를 증가시켜 발광 효율을 개선할 수 있다.However, when the width of the oxidized edge region (51) is 12 μm, a problem may arise in which the current is concentrated in the central region of the optical layer (50), thereby increasing the driving voltage. Therefore, when the width of the oxidized edge region (51) is controlled to 5 μm to 11 μm, the current density can be increased without excessively increasing the driving voltage in the central region (52) of the optical layer (50), thereby improving the luminous efficiency.

실시예에 따르면, 광학층(50)의 가장자리 영역(51)의 면적이 중앙 영역(52)의 면적보다 넓을 수 있다. 예시적으로 폭(W2)이 30㎛인 정사각형 형상의 광학층에서 가장자리 영역(51)의 폭(W1)이 모두 5㎛인 경우, 중앙 영역(52)의 폭은 20㎛일 수 있다. 따라서, 광학층(50)의 전체 면적이 900㎛2이고 중앙 영역(52)의 면적은 400㎛2이므로 가장자리 영역(51)의 면적은 500㎛2 일 수 있다. 즉, 측면 누설 전류를 차단하기 위해서 가장자리 영역(51)의 면적이 중앙 영역(52)의 면적보다 넓어질 수 있다.According to an embodiment, the area of the edge region (51) of the optical layer (50) may be wider than the area of the central region (52). For example, in a square-shaped optical layer with a width (W2) of 30 μm, if the width (W1) of the edge region (51) is 5 μm, the width of the central region (52) may be 20 μm. Accordingly, since the total area of the optical layer (50) is 900 μm 2 and the area of the central region (52) is 400 μm 2 , the area of the edge region (51) may be 500 μm 2 . That is, in order to block the lateral leakage current, the area of the edge region (51) may be wider than the area of the central region (52).

예시적으로 중앙 영역(52)의 면적은 광학층 전체 면적의 9% 내지 45%일 수 있고, 가장자리 영역(51)의 면적은 광학층 전체 면적의 55% 내지 91%일 수 있다.For example, the area of the central region (52) may be 9% to 45% of the total area of the optical layer, and the area of the edge region (51) may be 55% to 91% of the total area of the optical layer.

전술한 바와 같이 광학층(50)의 두께는 1㎛ 내지 10㎛일 수 있으므로, 광학층의 가장자리 영역의 두께와 폭의 비(두께:폭)는 1:0.1 내지 1:11일 수 있다. 이 조건을 만족하는 경우 중앙 영역의 전류밀도를 증가시켜 발광 효율을 개선할 수 있다.As described above, the thickness of the optical layer (50) may be 1 µm to 10 µm, and therefore the ratio of the thickness and width (thickness:width) of the edge region of the optical layer may be 1:0.1 to 1:11. When this condition is satisfied, the current density of the central region can be increased, thereby improving the luminous efficiency.

도 8을 참조하면, 가장자리 영역(51)의 길이가 증가할수록 측면 누설 전류와 내부 주입 전류의 비가 점차 작아지는 것을 확인할 수 있다. 전술한 바와 같이 산화된 가장자리 영역(51)의 폭이 5㎛ 내지 11㎛인 경우 측면 누설 전류의 비율은 17.4% 내지 6.4%로 감소하는 것을 알 수 있다.Referring to Fig. 8, it can be confirmed that as the length of the edge region (51) increases, the ratio of the lateral leakage current to the internal injection current gradually decreases. As described above, when the width of the oxidized edge region (51) is 5 μm to 11 μm, the ratio of the lateral leakage current decreases from 17.4% to 6.4%.

예시적으로 측면 누설 전류의 비율이 17.4%인 경우 내부 주입 전류는 82.6%일 수 있고, 측면 누설 전류의 비율이 6.4%인 경우 내부 주입 전류는 93.6%일 수 있다.For example, if the ratio of lateral leakage current is 17.4%, the internal injection current may be 82.6%, and if the ratio of lateral leakage current is 6.4%, the internal injection current may be 93.6%.

따라서, 발광소자에 전류 주입시 발광소자의 측면으로 흐르는 측면 누설 전류는 발광소자에 인가되는 총 전류량의 6% 내지 20%일 수 있다.Therefore, when current is injected into the light-emitting element, the lateral leakage current flowing to the side of the light-emitting element may be 6% to 20% of the total current applied to the light-emitting element.

도 9를 참조하면, 산화된 가장자리 영역이 없는 경우의 발광효율을 100%로 할 때, 가장자리 영역의 폭이 5um일 경우 발광효율은 191.3%로 증가하였고, 가장자리 영역의 폭이 12um일 경우 발광효율은 217%로 증가하였음을 알 수 있다.Referring to Fig. 9, when the luminous efficiency in the case of no oxidized edge region is set to 100%, it can be seen that when the width of the edge region is 5 um, the luminous efficiency increases to 191.3%, and when the width of the edge region is 12 um, the luminous efficiency increases to 217%.

도 10은 일반적인 마이크로 발광소자의 광 추출 효율을 보여주는 도면이고, 도 11은 본 발명의 일 실시예에 따른 마이크로 발광소자의 광 추출 효율을 보여주는 도면이다.Fig. 10 is a drawing showing the light extraction efficiency of a general micro light-emitting device, and Fig. 11 is a drawing showing the light extraction efficiency of a micro light-emitting device according to an embodiment of the present invention.

도 10을 참조하면, 종래 마이크로 발광소자의 경우 각 반도체층이 AlGaAs로 구성되어 굴절률은 약 3.3이고 공기의 굴절률 1이므로 스넬의 법칙에 의해 임계각은 약 17.6도이다. 따라서, 대부분의 광이 임계각보다 크므로 전반사되어 광 추출 효율이 매우 낮은 문제가 있다. 또한, 반도체층이 GaN인 경우에도 굴절률이 2.44이므로 임계각이 24.2도 이므로 광 추출 효율이 상대적으로 낮다.Referring to Fig. 10, in the case of a conventional micro light-emitting device, each semiconductor layer is composed of AlGaAs, so the refractive index is approximately 3.3 and the refractive index of air is 1, so the critical angle is approximately 17.6 degrees according to Snell's law. Therefore, since most of the light is larger than the critical angle, it is totally reflected, resulting in a problem of very low light extraction efficiency. In addition, even if the semiconductor layer is GaN, the refractive index is 2.44, so the critical angle is 24.2 degrees, resulting in relatively low light extraction efficiency.

그러나, 도 11과 같이 실시예에 따르면, 산화된 가장자리 영역(51)은 AlOx의 조성을 가지므로 굴절률이 1.55로 작아지므로 공기와의 임계각은 40.2도로 커지게 된다. 따라서, 활성층(40)에서 출사된 광의 일부(L2)는 가장자리 영역(51)을 통해 외부로 출사될 수 있다. 따라서, 실시예에 따르면 가장자리 영역에 의해 누설 전류를 감소하는 동시에 광 추출 효율이 개선될 수 있다.However, according to the embodiment as shown in Fig. 11, since the oxidized edge region (51) has a composition of AlOx, the refractive index decreases to 1.55, and thus the critical angle with air increases to 40.2 degrees. Accordingly, a portion (L2) of the light emitted from the active layer (40) can be emitted to the outside through the edge region (51). Therefore, according to the embodiment, the leakage current can be reduced by the edge region while improving the light extraction efficiency.

실시예에 따르면 발광 소자의 측면에 요철이 형성될 수 있다. 요철은 반도체 마스크 공정을 이용하여 제작할 수 있다. 따라서, 광학층의 외측면의 러프니스가 증가하여 광 추출 효율이 향상될 수 있다.According to an embodiment, a rough surface may be formed on the side surface of the light-emitting element. The rough surface may be fabricated using a semiconductor mask process. Accordingly, the roughness of the outer surface of the optical layer may be increased, thereby improving light extraction efficiency.

도 12는 도 1의 변형예이다.Fig. 12 is a modified example of Fig. 1.

도 12를 참조하면, 실시예에 따른 마이크로 발광소자는 발광구조물(ES1) 및 전극을 포함할 수 있다. 발광구조물(ES1)은 제1 도전형 반도체층(30), 활성층(40), 제2 도전형 반도체층(60)을 포함할 수 있다.Referring to Fig. 12, a micro light-emitting device according to an embodiment may include a light-emitting structure (ES1) and an electrode. The light-emitting structure (ES1) may include a first conductive semiconductor layer (30), an active layer (40), and a second conductive semiconductor layer (60).

발광구조물(ES1)은 제1 도전형 반도체층(30), 활성층(40), 제2 도전형 반도체층(60)이 순서대로 적층된 구조일 수 있다. 이때, 제1 도전형 반도체층(30)과 활성층(40) 사이에는 제1 광학층(50)이 배치될 수 있고, 제2 도전형 반도체층(60)과 활성층(40) 사이에는 제2 광학층(80)이 배치될 수 있다.The light-emitting structure (ES1) may have a structure in which a first conductive semiconductor layer (30), an active layer (40), and a second conductive semiconductor layer (60) are sequentially stacked. At this time, a first optical layer (50) may be arranged between the first conductive semiconductor layer (30) and the active layer (40), and a second optical layer (80) may be arranged between the second conductive semiconductor layer (60) and the active layer (40).

제1 광학층(50)과 제2 광학층(80)은 전술한 바와 같이 활성층(40) 및 제2 도전형 반도체층(60)에 비해 알루미늄의 조성이 높을 수 있다. 예시적으로 제1 광학층(50)과 제2 광학층(80)은 높은 Al조성비를 갖는 AlGaN, InAlGaN, AlGaAs, AlGaP, AlAsP, AlGaAsP, AlGaInP, InAlGaAs, InAlGaAsP 또는 AlInGaAsSb 중 어느 하나 이상으로 구성될 수 있다. 이때, 알루미늄의 조성은 80% 내지 100%일 수 있다. 따라서, 수증기와 접촉하면 제1 광학층(50)과 제2 광학층(80)은 측면에서부터 산화될 수 있다.As described above, the first optical layer (50) and the second optical layer (80) may have a higher aluminum composition than the active layer (40) and the second conductive semiconductor layer (60). For example, the first optical layer (50) and the second optical layer (80) may be composed of one or more of AlGaN, InAlGaN, AlGaAs, AlGaP, AlAsP, AlGaAsP, AlGaInP, InAlGaAs, InAlGaAsP, or AlInGaAsSb having a high Al composition ratio. At this time, the aluminum composition may be 80% to 100%. Therefore, when in contact with water vapor, the first optical layer (50) and the second optical layer (80) may be oxidized from the side.

제1 광학층(50)과 제2 광학층(80)은 산화되지 않은 중앙 영역(52, 82) 및 산화된 가장자리 영역(51, 81)을 포함할 수 있다. 가장자리 영역(51, 81)은 산화가 진행되어 중앙 영역(52, 82)에 비해 저항이 높고 굴절률은 낮을 수 있다. 따라서, 주입된 캐리어는 상대적으로 저항이 낮은 중앙 영역(52, 82)으로 집중되므로 측면으로 누설되는 전류를 줄일 수 있다.The first optical layer (50) and the second optical layer (80) may include an unoxidized central region (52, 82) and an oxidized edge region (51, 81). The edge region (51, 81) may be oxidized to have a higher resistance and a lower refractive index than the central region (52, 82). Therefore, injected carriers are concentrated in the central region (52, 82) with relatively low resistance, thereby reducing current leakage to the sides.

이때 제1 광학층(50)의 가장자리 영역(51)의 폭과 제2 광학층(80)의 가장자리 영역(81)의 폭은 동일할 수도 있으나 반드시 이에 한정하는 것은 아니고 제2 광학층(80)의 가장자리 영역(81)의 폭이 제1 광학층(50)의 가장자리 영역(51)의 폭보다 작을 수 있다. 이와 같은 구조에서는 제 2 도전형 반도체층(60)으로부터 활성층으로 주입되는 캐리어(정공)의 흐름 뿐 아니라 제1 도전형 반도체층(30)에서 주입되는 캐리어(전자)의 흐름을 중앙 영역으로 집중시킬 수 있어 활성층(40) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.At this time, the width of the edge region (51) of the first optical layer (50) and the width of the edge region (81) of the second optical layer (80) may be the same, but are not necessarily limited thereto, and the width of the edge region (81) of the second optical layer (80) may be smaller than the width of the edge region (51) of the first optical layer (50). In such a structure, not only the flow of carriers (holes) injected into the active layer from the second conductive semiconductor layer (60), but also the flow of carriers (electrons) injected from the first conductive semiconductor layer (30) can be concentrated to the central region, thereby increasing the probability of electrons and holes recombining within the active layer (40).

도 13은 본 발명의 다른 실시예에 따른 마이크로 발광소자의 도면이고, 도 14a 내지 도 14e는 본 발명의 다른 실시예에 따른 마이크로 발광소자를 제조하는 순서를 보여주는 도면이다.FIG. 13 is a drawing of a micro light-emitting device according to another embodiment of the present invention, and FIGS. 14a to 14e are drawings showing a sequence of manufacturing a micro light-emitting device according to another embodiment of the present invention.

도 13을 참조하면, 마이크로 발광소자는 기판(110), 기판(110) 상에 배치되는 제1 도전형 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(160)을 포함하고, 활성층(140)과 제2 도전형 반도체층(160) 사이에는 광학층(182)이 배치될 수 있다.Referring to FIG. 13, the micro light-emitting device includes a substrate (110), a first conductive semiconductor layer (130) disposed on the substrate (110), an active layer (140), and a second conductive semiconductor layer (160), and an optical layer (182) may be disposed between the active layer (140) and the second conductive semiconductor layer (160).

기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.The substrate (110) may be formed of a material suitable for semiconductor material growth or a carrier wafer, may be formed of a material with excellent thermal conductivity, and may include a conductive substrate or an insulating substrate. For example, at least one of sapphire (Al 2 O 3 ), SiO 2 , SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 may be used.

제1 도전형 반도체층(130), 활성층(140), 및 제2 도전형 반도체층(160)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, GaN, InGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, InGaAsP, InAlGaAs, InAlGaAsP, InGaAsSb 중 어느 하나 이상으로 형성될 수 있으나, 이에 한정하지 않는다.The first conductive semiconductor layer (130), the active layer (140), and the second conductive semiconductor layer (160) may be formed of at least one of a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), GaN, InGaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, InGaAsP, InAlGaAs, InAlGaAsP, and InGaAsSb, but are not limited thereto.

활성층(140)은 우물층과 장벽층이 교대로 배치되어 가시광을 출력할 수 있다. 활성층(140)은 청색, 녹색, 적색 파장대의 광을 출사할 수 있으나 반드시 이에 한정하는 것은 아니고 자외선 파장대 또는 적외선 파장대의 광을 출사할 수도 있다.The active layer (140) can output visible light by alternately arranging well layers and barrier layers. The active layer (140) can emit light in the blue, green, and red wavelength ranges, but is not necessarily limited thereto, and can also emit light in the ultraviolet or infrared wavelength ranges.

광학층(182)은 활성층(140)과 제2 도전형 반도체층(160) 사이에 배치될 수 있다. 광학층(182)은 내부에 개구 영역(182a)이 형성될 수 있다. 따라서, 발광 구조물의 가장자리에 배치되는 광학층(182)은 전류 차단 영역으로 기능하고 광학층(182)의 중앙에 형성된 개구 영역(182a)은 전류 패스 영역으로 기능할 수 있다.The optical layer (182) may be disposed between the active layer (140) and the second conductive semiconductor layer (160). An opening region (182a) may be formed within the optical layer (182). Accordingly, the optical layer (182) disposed at the edge of the light-emitting structure may function as a current blocking region, and the opening region (182a) formed at the center of the optical layer (182) may function as a current passing region.

광학층(182)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)을 포함할 수 있으나 반드시 이에 한정하는 것은 아니고 다양한 절연 재질을 포함할 수도 있다. 또한 광학층(182)은 알루미늄을 포함하는 산화 가능한 반도체층(예: AlGaAs)으로 구성되고 중앙에 개구 영역이 형성된 구조일 수도 있다.The optical layer (182) may include, but is not necessarily limited to, silicon oxide (SiOx) or silicon nitride (SiNx) and may include various insulating materials. In addition, the optical layer (182) may be structured to include an oxidizable semiconductor layer (e.g., AlGaAs) containing aluminum and having an opening region formed in the center.

광학층(182)의 두께는 1㎛ 내지 10㎛일 수 있다. 광학층(182)의 두께가 1㎛ 보다 작으면 두께가 너무 얇아 캐리어가 발광소자의 측면을 따라 이동할 수 있으며, 광학층(182)의 두께가 10㎛보다 커지면 광학층(182)에 의해 발광소자의 두께가 증가하고 단차가 커져 광학적 또는 전기적 특성이 저하될 수 있다.The thickness of the optical layer (182) may be 1 µm to 10 µm. If the thickness of the optical layer (182) is less than 1 µm, the thickness is too thin and carriers may move along the side of the light-emitting element, and if the thickness of the optical layer (182) is greater than 10 µm, the thickness of the light-emitting element may increase due to the optical layer (182) and the step may increase, which may deteriorate the optical or electrical characteristics.

광학층(182)의 폭은 5㎛ 내지 11㎛일 수 있다. 광학층(182)의 폭을 5㎛ 내지 11㎛로 제어하는 경우 광학층(182)의 중앙에 배치된 개구 영역에서 구동 전압을 과도하게 높이지 않으면서 전류 밀도를 증가시켜 발광 효율을 개선할 수 있다.The width of the optical layer (182) may be 5 μm to 11 μm. When the width of the optical layer (182) is controlled to 5 μm to 11 μm, the current density can be increased without excessively increasing the driving voltage in the aperture area disposed at the center of the optical layer (182), thereby improving the luminous efficiency.

발광소자의 최대폭과 광학층(182)의 두께의 비는 1: 0.01 내지 1: 0.9일 수 있다. 발광소자의 최대폭은 제1 도전형 반도체층(130)의 최대폭일 수 있다. 발광소자의 최대폭은 1㎛ 내지 100㎛일 수 있다. 발광소자의 폭과 광학층(182)의 두께의 비가 1: 0.01 내지 1: 0.9를 만족하지 못하면 캐리어가 발광소자의 측면을 따라 이동하여 누설 전류가 커지거나, 발광소자의 두께가 두꺼워지는 문제가 있다.The ratio of the maximum width of the light-emitting element to the thickness of the optical layer (182) may be 1: 0.01 to 1: 0.9. The maximum width of the light-emitting element may be the maximum width of the first conductive semiconductor layer (130). The maximum width of the light-emitting element may be 1 μm to 100 μm. If the ratio of the width of the light-emitting element to the thickness of the optical layer (182) does not satisfy 1: 0.01 to 1: 0.9, there is a problem in that the carrier moves along the side of the light-emitting element, resulting in an increase in leakage current or a thickening of the light-emitting element.

활성층(140)과 광학층(182) 사이에는 보호층(181)이 형성될 수 있다. 보호층은 광학층(182)을 형성하는 과정에서 활성층(140)이 노출되는 것을 방지할 수 있다. 보호층은 도핑되지 않은 GaN일 수 있으나 반드시 이에 한정하는 것은 아니고 다시 에피 성장이 가능한 다양한 반도체 조성을 가질 수도 있다.A protective layer (181) may be formed between the active layer (140) and the optical layer (182). The protective layer may prevent the active layer (140) from being exposed during the process of forming the optical layer (182). The protective layer may be undoped GaN, but is not necessarily limited thereto, and may have various semiconductor compositions that allow for epitaxial growth.

전자 차단층(183)은 광학층(182) 상에 배치될 수 있다. 따라서, 전자 차단층(183)은 광학층(182) 상에 배치되는 제1 차단영역(183a) 및 광학층(182)의 개구 영역(182a)의 내부에 배치되는 제2 차단영역(183b)을 포함할 수 있다. 또한, 전자 차단층(183)은 제1 차단영역(183a)과 제2 차단영역(183b) 사이에 형성되는 단차영역(183c)을 포함할 수 있다.The electron blocking layer (183) may be disposed on the optical layer (182). Accordingly, the electron blocking layer (183) may include a first blocking region (183a) disposed on the optical layer (182) and a second blocking region (183b) disposed inside the opening region (182a) of the optical layer (182). In addition, the electron blocking layer (183) may include a step region (183c) formed between the first blocking region (183a) and the second blocking region (183b).

제1 전극(171)은 제1 도전형 반도체층(130)의 노출면(130a) 상에 배치될 수 있고, 제2 전극(172)은 제2 도전형 반도체층(160) 상에 배치될 수 있다.The first electrode (171) may be placed on the exposed surface (130a) of the first conductive semiconductor layer (130), and the second electrode (172) may be placed on the second conductive semiconductor layer (160).

도 14a 내지 도 14c를 참조하면, 기판(110) 상에 핵생성층(121), 버퍼층(122), 제1 도전형 반도체층(130), 활성층(140), 제2 도전형 반도체층(160), 보호층(181) 및 광학층(182)을 순차적으로 형성할 수 있다. 이후, 광학층(182)의 중앙에 개구 영역(182a)을 형성하여 보호층(181)을 일부 노출시킬 수 있다.Referring to FIGS. 14a to 14c, a nucleation layer (121), a buffer layer (122), a first conductive semiconductor layer (130), an active layer (140), a second conductive semiconductor layer (160), a protective layer (181), and an optical layer (182) can be sequentially formed on a substrate (110). Thereafter, an opening region (182a) can be formed in the center of the optical layer (182) to partially expose the protective layer (181).

도 14d를 참조하면, 노출된 보호층(181) 상에 다시 에피를 성장시켜 전자 차단층(183)과 제2 도전형 반도체층(160)을 형성할 수 있다. 전자 차단층(183)은 보호층(181) 상에서 재성장하여 광학층(182)의 상부로 연장 형성될 수 있다. 성장 조건에 따라 광학층(182)의 상면 일부에는 전자 차단층(183)이 형성되지 않을 수도 있다.Referring to FIG. 14d, an epitaxial layer (183) and a second conductive semiconductor layer (160) can be formed by re-growing the epitaxial layer (181) on the exposed protective layer (181). The electron-blocking layer (183) can be re-grown on the protective layer (181) and extended to the upper portion of the optical layer (182). Depending on the growth conditions, the electron-blocking layer (183) may not be formed on a portion of the upper surface of the optical layer (182).

도 14e를 참조하면, 메사 식각을 통해 복수 개의 발광 구조물(ES1, ES2)를 분리할 수 있다. 이후, 제1 도전형 반도체층(130)의 노출면(130a)을 형성하고 제1 전극(171)을 형성할 수 있다. 또한, 제2 도전형 반도체층(160) 상에는 제2 전극(172)을 형성할 수 있다.Referring to FIG. 14e, a plurality of light-emitting structures (ES1, ES2) can be separated through mesa etching. Thereafter, an exposed surface (130a) of a first conductive semiconductor layer (130) can be formed, and a first electrode (171) can be formed. In addition, a second electrode (172) can be formed on a second conductive semiconductor layer (160).

도 15는 본 발명의 또 다른 실시예에 따른 마이크로 발광소자의 도면이고, 도 16a 내지 도 16f는 본 발명의 또 다른 실시예에 따른 마이크로 발광소자를 제조하는 순서를 보여주는 도면이다.FIG. 15 is a drawing of a micro light-emitting device according to another embodiment of the present invention, and FIGS. 16a to 16f are drawings showing a sequence of manufacturing a micro light-emitting device according to another embodiment of the present invention.

도 15를 참조하면, 본 발명의 일 실시예에 따른 발광소자는 활성층(140)의 폭이 광학층(182)의 폭보다 작게 형성되고 활성층(140)의 양단에 광학층(191)이 배치될 수 있다.Referring to FIG. 15, a light-emitting device according to one embodiment of the present invention may be formed such that the width of the active layer (140) is smaller than the width of the optical layer (182), and an optical layer (191) may be arranged at both ends of the active layer (140).

제1 도전형 반도체층(130)은 활성층(140)이 배치되는 돌출부(130b)를 포함하고, 돌출부(130b)의 폭은 활성층(140)의 폭보다 클 수 있다. 또한, 돌출부(130b)의 폭은 전자 차단층(183)의 폭과 동일하거나 더 클 수 있다.The first conductive semiconductor layer (130) includes a protrusion (130b) on which the active layer (140) is arranged, and the width of the protrusion (130b) may be greater than the width of the active layer (140). In addition, the width of the protrusion (130b) may be equal to or greater than the width of the electron blocking layer (183).

실시예에 따르면, 광학층(191)이 활성층(140)을 둘러싸도록 배치되므로 전류 인가시 활성층(140)의 측면으로 누설되는 전류를 억제할 수 있다. 광학층(191)은 발광 구조물을 둘러싸는 절연층(190)의 일부 영역일 수 있다. 절연층(190)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)을 포함할 수 있으나 반드시 이에 한정하는 것은 아니고 다양한 절연 재질을 포함할 수도 있다.According to an embodiment, since the optical layer (191) is arranged to surround the active layer (140), current leaking to the side of the active layer (140) when current is applied can be suppressed. The optical layer (191) may be a portion of an insulating layer (190) surrounding the light-emitting structure. The insulating layer (190) may include silicon oxide (SiOx) or silicon nitride (SiNx), but is not necessarily limited thereto and may include various insulating materials.

도 16a 및 도 16b를 참조하면, 기판(110) 상에 핵생성층(121), 버퍼층(122), 제1 도전형 반도체층(130), 활성층(140), 제2 도전형 반도체층(160)을 순차적으로 형성할 수 있다. 이후 식각을 통해 활성층(140)과 제2 도전형 반도체층(160)을 복수 개의 발광 구조물로 분리할 수 있다.Referring to FIGS. 16a and 16b, a nucleation layer (121), a buffer layer (122), a first conductive semiconductor layer (130), an active layer (140), and a second conductive semiconductor layer (160) can be sequentially formed on a substrate (110). Thereafter, the active layer (140) and the second conductive semiconductor layer (160) can be separated into a plurality of light-emitting structures through etching.

도 16c를 참조하면, 각 발광 구조물의 활성층(140)의 측면을 일부 식각하여 오목부(ET1)를 형성할 수 있다. 활성층(140)의 측면을 식각하는 방법은 특별히 한정하지 않는다. 다양한 포토 마스크 및 반도체 식각 공정을 이용하여 활성층(140)의 측면을 식각할 수 있다. 예시적으로 언더컷 공정을 이용하여 활성층(140)의 측면을 선택적으로 식각할 수 있다. 이 과정에서 활성층(140)의 폭(W31)은 제1 도전형 반도체층(130)의 돌출부(130b) 및/또는 제2 도전형 반도체층(160)의 폭보다 작아질 수 있다.Referring to FIG. 16c, a side surface of the active layer (140) of each light-emitting structure may be partially etched to form a concave portion (ET1). The method of etching the side surface of the active layer (140) is not particularly limited. The side surface of the active layer (140) may be etched using various photomasks and semiconductor etching processes. For example, the side surface of the active layer (140) may be selectively etched using an undercut process. In this process, the width (W31) of the active layer (140) may be smaller than the width of the protrusion (130b) of the first conductive semiconductor layer (130) and/or the second conductive semiconductor layer (160).

도 16d를 참조하면, 발광 구조물에 절연층(190)을 코팅할 수 있다. 이때, 활성층(140)의 측면에 배치되는 절연 영역은 광학층의 기능을 수행할 수 있다.Referring to FIG. 16d, an insulating layer (190) can be coated on the light-emitting structure. At this time, the insulating region arranged on the side of the active layer (140) can perform the function of an optical layer.

도 16e 및 도 16f를 참조하면, 절연층(190)에 제2 도전형 반도체층(160)의 상면을 노출시키는 관통홀 및 제1 도전형 반도체층(130)의 상면을 노출시키는 관통홀을 형성하고, 제1 전극(171)과 제2 전극(172)을 각각 형성할 수 있다.Referring to FIGS. 16e and 16f, a through hole exposing the upper surface of the second conductive semiconductor layer (160) and a through hole exposing the upper surface of the first conductive semiconductor layer (130) are formed in the insulating layer (190), and a first electrode (171) and a second electrode (172) can be formed, respectively.

도 17은 본 발명의 일 실시예에 따른 표시 장치의 도면이다.Fig. 17 is a drawing of a display device according to one embodiment of the present invention.

도 17을 참조하면, 실시예로 발광소자를 포함하는 표시장치는 패널 기판(410), 구동 박막 트랜지스터(T2), 평탄화층(430), 공통전극(CE), 화소전극(AE) 및 마이크로 발광소자(10)를 포함할 수 있다.Referring to FIG. 17, a display device including a light-emitting element as an embodiment may include a panel substrate (410), a driving thin film transistor (T2), a planarization layer (430), a common electrode (CE), a pixel electrode (AE), and a micro light-emitting element (10).

구동 박막 트랜지스터(T2)는 게이트 전극(GE), 반도체층(SCL), 오믹 컨택층(OCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.The driving thin film transistor (T2) may include a gate electrode (GE), a semiconductor layer (SCL), an ohmic contact layer (OCL), a source electrode (SE), and a drain electrode (DE).

구동 박막 트랜지스터(T2)는 구동 소자로, 발광소자와 전기적으로 연결되어 발광소자를 구동할 수 있다.The driving thin film transistor (T2) is a driving element that is electrically connected to the light-emitting element and can drive the light-emitting element.

게이트 전극(GE)은 게이트 라인과 함께 형성될 수 있다. 이러한, 게이트 전극(GE)은 게이트 절연층(440)로 덮일 수 있다.A gate electrode (GE) may be formed together with a gate line. Such a gate electrode (GE) may be covered with a gate insulating layer (440).

게이트 절연층(440)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.The gate insulating layer (440) may be composed of a single layer or multiple layers made of an inorganic material, and may be made of silicon oxide (SiOx), silicon nitride (SiNx), or the like.

반도체층(SCL)은 게이트 전극(GE)과 중첩(overlap)되도록 게이트 절연층(440) 상에 미리 설정된 패턴(또는 섬) 형태로 배치될 수 있다. 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있으나, 이에 한정되지 않는다.The semiconductor layer (SCL) may be arranged in a preset pattern (or island) shape on the gate insulating layer (440) so as to overlap with the gate electrode (GE). The semiconductor layer (SCL) may be composed of a semiconductor material made of any one of amorphous silicon, polycrystalline silicon, oxide, and organic material, but is not limited thereto.

오믹 컨택층(OCL)은 반도체층(SCL) 상에 미리 설정된 패턴(또는 섬) 형태로 배치될 수 있다. 오믹 컨택층(PCL)은 반도체층(SCL)과 소스/드레인 전극(SE, DE) 간의 오믹 컨택을 위한 것일 수 있다.The ohmic contact layer (OCL) may be arranged in a preset pattern (or island) shape on the semiconductor layer (SCL). The ohmic contact layer (PCL) may be for ohmic contact between the semiconductor layer (SCL) and the source/drain electrodes (SE, DE).

소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 오믹 컨택층(OCL)의 타측 상에 형성된다.The source electrode (SE) is formed on the other side of the ohmic contact layer (OCL) so as to overlap with one side of the semiconductor layer (SCL).

드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 오믹 컨택층(OCL)의 타측 상에 형성될 수 있다. 드레인 전극(DE)은 소스 전극(SE)과 함께 형성될 수 있다.The drain electrode (DE) may be formed on the other side of the ohmic contact layer (OCL) so as to overlap with the other side of the semiconductor layer (SCL) and be spaced apart from the source electrode (SE). The drain electrode (DE) may be formed together with the source electrode (SE).

평탄화막은 제2 패널 기판(410) 상에 배치될 수 있다. 평탄화막의 내부에 구동 박막 트랜지스터(T2)가 배치될 수 있다. 일 예에 따른 평탄화막은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질을 포함할 수 있으나, 이에 한정되지 않는다.The planarization film may be disposed on the second panel substrate (410). A driving thin film transistor (T2) may be disposed within the planarization film. In one example, the planarization film may include an organic material such as benzocyclobutene or photo acryl, but is not limited thereto.

그루브(450)는 소정의 발광 영역으로, 발광소자가 배치될 수 있다. 여기서, 발광 영역은 디스플레이 장치에서 회로 영역을 제외한 나머지 영역으로 정의될 수 있다.The groove (450) is a predetermined light-emitting area in which a light-emitting element can be placed. Here, the light-emitting area can be defined as the remaining area excluding the circuit area in the display device.

그루브(450)는 평탄화층(430)에서 오목하게 형성될 수 있다, 다만, 이에 한정되지 않는다.The groove (450) may be formed concavely in the flattening layer (430), but is not limited thereto.

마이크로 발광소자(10)는 그루브(450)에 배치될 수 있다. 마이크로 발광소자(10)의 제 1 전극 및 제 2 전극은 디스플레이 장치의 회로(미도시됨)와 연결될 수 있다.A micro light-emitting element (10) can be placed in a groove (450). The first electrode and the second electrode of the micro light-emitting element (10) can be connected to a circuit (not shown) of a display device.

마이크로 발광소자(10)의 제 2 전극은 화소전극(AE)을 통해 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 전기적으로 연결될 수 있다. 그리고 발광소자의 제1 전극은 공통전극(CE)을 통해 공통 전원 라인(CL)에 연결될 수 있다.The second electrode of the micro light-emitting element (10) can be electrically connected to the source electrode (SE) of the driving thin film transistor (T2) via the pixel electrode (AE). And the first electrode of the light-emitting element can be connected to a common power line (CL) via the common electrode (CE).

화소전극(AE)은 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 발광소자의 제2 전극을 전기적으로 연결할 수 있다.The pixel electrode (AE) can electrically connect the source electrode (SE) of the driving thin film transistor (T2) and the second electrode of the light-emitting element.

공통전극(CE)은 공통 전원 라인(CL)과 발광소자의 제1 전극을 전기적으로 연결할 수 있다.A common electrode (CE) can electrically connect a common power line (CL) and the first electrode of the light-emitting element.

화소전극(AE)과 공통전극(CE)은 각각 투명 도전성 물질을 포함할 수 있다. 투명 도전성 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 물질을 포함할 수 있으나, 이에 한정되지 않는다.The pixel electrode (AE) and the common electrode (CE) may each include a transparent conductive material. The transparent conductive material may include, but is not limited to, a material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).

본 발명의 실시예에 따른 디스플레이 장치는 SD(Standard Definition)급 해상도(760×480), HD(High definition)급 해상도(1180×720), FHD(Full HD)급 해상도(1920×1080), UH(Ultra HD)급 해상도(3480×2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)으로 구현될 수 있다. 이때, 실시 예에 따른 발광소자는 해상도에 맞게 복수로 배열되고 연결될 수 있다.The display device according to an embodiment of the present invention may be implemented with a resolution of SD (Standard Definition) level (760×480), HD (High definition) level (1180×720), FHD (Full HD) level (1920×1080), UH (Ultra HD) level (3480×2160), or a resolution higher than UHD level (e.g., 4K (K=1000), 8K, etc.). In this case, the light-emitting elements according to the embodiment may be arranged and connected in multiple numbers according to the resolution.

또한, 디스플레이 장치는 대각선 크기가 100인치 이상의 전광판이나 TV일 수 있으며, 픽셀을 발광다이오드(LED)로 구현할 수도 있다. 따라서, 전력 소비가 낮아지며 낮은 유지 비용으로 긴 수명으로 제공될 수 있고, 고휘도의 자발광 디스플레이로 제공될 수 있다.Additionally, the display device can be a billboard or TV with a diagonal size of 100 inches or more, and the pixels can be implemented using light-emitting diodes (LEDs). Consequently, power consumption can be reduced, maintenance costs can be reduced, and a long lifespan can be achieved, providing a high-brightness, self-illuminating display.

실시 예에 따른 발광소자는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광소자는 디스플레이 장치, 조명 장치, 지시 장치에 더 적용될 수 있다.The light-emitting element according to the embodiment may further include optical members such as a light guide plate, a prism sheet, and a diffusion sheet, and may function as a backlight unit. In addition, the light-emitting element according to the embodiment may further be applied to a display device, a lighting device, and an indicator device.

이 때, 디스플레이 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.At this time, the display device may include a bottom cover, a reflector, a light-emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light-emitting module, the light guide plate, and the optical sheet may form a backlight unit.

반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.A reflector is placed on the bottom cover, and a light-emitting module emits light. A light guide plate is placed in front of the reflector to guide light emitted from the light-emitting module forward, and an optical sheet, including a prism sheet or the like, is placed in front of the light guide plate. A display panel is placed in front of the optical sheet, an image signal output circuit supplies an image signal to the display panel, and a color filter is placed in front of the display panel.

그리고, 조명 장치는 기판과 실시 예의 발광소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.In addition, the lighting device may include a light source module including a substrate and a light-emitting element of the embodiment, a heat dissipation unit that dissipates heat from the light source module, and a power supply unit that processes or converts an electrical signal provided from the outside and provides the signal to the light source module. Furthermore, the lighting device may include a lamp, a head lamp, or a street lamp.

또한, 이동 단말의 카메라 플래시는 실시 예의 발광소자를 포함하는 광원 모듈을 포함할 수 있다.Additionally, the camera flash of the mobile terminal may include a light source module including the light-emitting element of the embodiment.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on examples, these are merely examples and do not limit the present invention. Those skilled in the art will appreciate that various modifications and applications not exemplified above are possible without departing from the essential characteristics of the present invention. For example, each component specifically shown in the examples can be modified and implemented. In addition, differences related to such modifications and applications should be construed as being included within the scope of the present invention defined in the appended claims.

Claims (5)

제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층, 및 상기 제2 도전형 반도체층과 상기 활성층 사이에 배치되는 광학층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고,
상기 광학층은 가장자리에 형성되는 전류 차단 영역 및 중앙에 형성되는 전류 패스 영역을 포함하고,
상기 광학층의 전체 면적 중에서 상기 전류 차단 영역의 면적은 상기 전류 패스 영역의 면적보다 크고,
상기 제1 도전형 반도체층과 상기 활성층 사이에 배치된 제2 광학층을 포함하고,
상기 제2 광학층은 가장자리에 형성되는 전류 차단 영역을 포함하고,
상기 제2 광학층은 상기 제1 도전형 반도체층에서 주입되는 캐리어의 흐름을 중앙 영역으로 집중시키고,
상기 발광 구조물은 사이즈가 1㎛ 내지 100㎛인, 마이크로 발광소자.A light-emitting structure comprising a first conductive semiconductor layer, a second conductive semiconductor layer, an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer, and an optical layer disposed between the second conductive semiconductor layer and the active layer;
A first electrode electrically connected to the first conductive semiconductor layer; and
A second electrode electrically connected to the second conductive semiconductor layer is included,
The optical layer includes a current blocking region formed at the edge and a current passing region formed at the center,
Among the total area of the optical layer, the area of the current blocking region is larger than the area of the current pass region,
A second optical layer is disposed between the first conductive semiconductor layer and the active layer,
The second optical layer includes a current blocking region formed at the edge,
The second optical layer concentrates the flow of carriers injected from the first conductive semiconductor layer into the central region,
The above light-emitting structure is a micro light-emitting element having a size of 1㎛ to 100㎛. 제1항에 있어서,
상기 전류 차단 영역은 발광소자의 외측면으로 노출되고,
상기 발광소자의 폭과 상기 전류 차단 영역의 두께의 비는 1: 0.01 내지 1: 0.9인 마이크로 발광소자.In the first paragraph,
The above current blocking region is exposed to the outer surface of the light emitting element,
A micro light-emitting element in which the ratio of the width of the light-emitting element to the thickness of the current blocking region is 1:0.01 to 1:0.9. 제1항에 있어서,
상기 발광소자에 전류 주입시 발광소자의 측면으로 흐르는 전류량은 발광소자에 주입되는 전체 전류량의 6% 내지 50%인 마이크로 발광소자.In the first paragraph,
A micro light-emitting element in which the amount of current flowing to the side of the light-emitting element when current is injected into the light-emitting element is 6% to 50% of the total amount of current injected into the light-emitting element. 제1항에 있어서,
상기 제2 광학층은 두께 방향으로 알루미늄 조성이 상이한 마이크로 발광소자.In the first paragraph,
The second optical layer is a micro light-emitting element having a different aluminum composition in the thickness direction. 제1항에 있어서,
상기 전류 차단 영역은 광학층의 알루미늄이 산화된 산화 영역인 마이크로 발광소자.In the first paragraph,
The above current blocking region is a micro light emitting element in which aluminum in the optical layer is oxidized.
KR1020250178347A 2021-03-02 2025-11-21 Micro light emitting device Pending KR20250172776A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210027361 2021-03-02
KR20210027361 2021-03-02
KR1020220077620A KR20220124110A (en) 2021-03-02 2022-06-24 micro light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220077620A Division KR20220124110A (en) 2021-03-02 2022-06-24 micro light emitting device

Publications (1)

Publication Number Publication Date
KR20250172776A true KR20250172776A (en) 2025-12-09

Family

ID=82402478

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020210086946A Active KR102416413B1 (en) 2021-03-02 2021-07-02 Micro light emitting device
KR1020220077620A Ceased KR20220124110A (en) 2021-03-02 2022-06-24 micro light emitting device
KR1020250178347A Pending KR20250172776A (en) 2021-03-02 2025-11-21 Micro light emitting device

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020210086946A Active KR102416413B1 (en) 2021-03-02 2021-07-02 Micro light emitting device
KR1020220077620A Ceased KR20220124110A (en) 2021-03-02 2022-06-24 micro light emitting device

Country Status (1)

Country Link
KR (3) KR102416413B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025121545A1 (en) * 2023-12-07 2025-06-12 주식회사 레이아이알 Micro light-emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222388B1 (en) * 2017-02-13 2017-11-01 富士ゼロックス株式会社 Light emitting component, print head, and image forming apparatus

Also Published As

Publication number Publication date
KR20220124110A (en) 2022-09-13
KR102416413B1 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
US9711682B2 (en) Multiple quantum well light emitting device with multi-layer barrier structure
CN102709417B (en) Luminescent device and its manufacture method
US8716693B2 (en) Light emitting device and light emitting device package for improving a light emission efficiency
US20150287876A1 (en) Light-emitting device
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR101734558B1 (en) Light emitting device
KR20250172776A (en) Micro light emitting device
KR20120111364A (en) Light emitting device and light emitting device package
KR20130019279A (en) Light emitting device
KR20130027302A (en) Light emitting device
US11450788B2 (en) Semiconductor device
KR102373677B1 (en) Light emittng device
KR102107525B1 (en) Light emitting device
KR20120137171A (en) Light emitting device and method for fabricating the same
KR102163961B1 (en) Light emitting device and lighting system
KR102835525B1 (en) Micro light emitting device
KR20130043708A (en) Light emitting device
KR102828129B1 (en) Micro light emitting device
KR102367758B1 (en) Semiconductor device
KR102302320B1 (en) Light emitting device
KR100836132B1 (en) Nitride-based Semiconductor Light-Emitting Diodes
KR20250087404A (en) Micro light emitting device
KR102140274B1 (en) Light emitting device
KR102237113B1 (en) Light emitting device
KR102034709B1 (en) Light emitting device

Legal Events

Date Code Title Description
A16 Divisional, continuation or continuation in part application filed

Free format text: ST27 STATUS EVENT CODE: A-0-1-A10-A16-DIV-PA0107 (AS PROVIDED BY THE NATIONAL OFFICE)

PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

Q12 Application published

Free format text: ST27 STATUS EVENT CODE: A-1-1-Q10-Q12-NAP-PG1501 (AS PROVIDED BY THE NATIONAL OFFICE)