[go: up one dir, main page]

KR20240166026A - 열 식각을 이용한 갭 충전 향상 - Google Patents

열 식각을 이용한 갭 충전 향상 Download PDF

Info

Publication number
KR20240166026A
KR20240166026A KR1020247036490A KR20247036490A KR20240166026A KR 20240166026 A KR20240166026 A KR 20240166026A KR 1020247036490 A KR1020247036490 A KR 1020247036490A KR 20247036490 A KR20247036490 A KR 20247036490A KR 20240166026 A KR20240166026 A KR 20240166026A
Authority
KR
South Korea
Prior art keywords
tungsten
substrate
layer
gas
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020247036490A
Other languages
English (en)
Inventor
카이 우
시 센
디씨옹 왕
양 리
페이치 왕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20240166026A publication Critical patent/KR20240166026A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판 위에 상호연결 구조를 형성하는 방법은, 기판의 표면 위에 핵형성 층을 형성하는 단계를 포함한다. 기판의 표면은 복수의 개구들을 포함하고, 핵형성 층을 형성하는 프로세스는, (a) 복수의 개구들 각각의 표면 위에 텅스텐-함유 층을 형성하기 위해 기판을 텅스텐-함유 전구체 가스에 노출시키는 것, (b) 형성된 텅스텐-함유 층을 식각제 가스에 노출시키는 것 ― 텅스텐-함유 층을 식각제 가스에 노출시키는 것은, 복수의 개구들 각각의 최상부 구역에 배치되는 텅스텐-함유 층의 적어도 일부분을 식각함 ―, 및 (a) 및 (b)를 1회 이상 반복하는 것을 포함한다. 방법은, 형성된 핵형성 층 위에 벌크 층을 형성하는 단계를 더 포함한다.

Description

열 식각을 이용한 갭 충전 향상
본원에서의 실시예들은 전자 디바이스 제조에서 사용되는 방법들에 관한 것으로, 더 상세하게는, 반도체 디바이스에서 텅스텐을 함유하는 전도성 구조들을 형성하는 데 사용되는 방법들에 관한 것이다.
텅스텐(W)은, 비교적 낮은 전기 저항 및 전자이동에 대한 비교적 높은 저항이 요망되는 전도성 피쳐들을 형성하기 위해 집적 회로(IC) 디바이스 제조에서 널리 사용된다. 예컨대, 텅스텐은, 소스 접촉부들, 드레인 접촉부들, 금속 게이트 충전(fill), 게이트 접촉부들, 상호연결부들(예컨대, 유전체 물질 층의 표면에 형성되는 수평 피쳐들), 및 비아들(예컨대, 자신 위 및 자신 아래에 배치된 다른 상호연결 피쳐들을 연결하도록 유전체 물질 층을 통해 형성되는 수직 피쳐들)을 형성하기 위한 금속 충전 물질로서 사용될 수 있다. 텅스텐은 보통, 그의 낮은 비저항 및 높은 용융점으로 인해, 동적 랜덤 액세스 메모리(DRAM) 디바이스의 메모리 셀 어레이에서 개별 메모리 셀들을 어드레싱하는 데 사용되는 비트 라인들 및 워드 라인들을 형성하는 데 또한 사용된다.
차세대의 반도체 디바이스들의 요구들을 충족시키기 위해 회로 밀도들이 증가하고 디바이스 피쳐들이 계속 축소됨에 따라, 텅스텐 피쳐들을 신뢰가능하게 생성하는 것이 점점 더 난제가 되어 왔다. 집적 회로 기술의 발전들은 갭 충전 특성들을 향상시키고 그의 스트레스를 감소시키기 위해, 내화 금속들, 특히 텅스텐을 증착하는 개선된 방법들을 필요로 하게 되었다. 전통적으로, 갭 충전 특성 및 그 스트레스는, 높은 증착 프로세스 처리량을 갖지만 낮은 수준의 스트레스 및 양호한 갭 충전 특성들을 또한 가져야 한다는 경합하는 요구들로 인해 충돌해 왔던 내화 금속 층들의 2개의 특성이다.
이에 따라서, 양호한 갭 충전 특성들을 갖는 구조물들을 형성하기 위한 프로세스들에 대한 필요성이 존재한다.
본 개시내용의 실시예들은, 텅스텐 CVD 증착(또는 휘발성 생성물들을 형성하는 임의의 다른 금속들) 동안 몰리브데넘-기재 식각제(몰리브데넘 할라이드들, 몰리브데넘 옥시-할라이드들)를 유동시키는 것을 포함하며, 갭 구조들의 필드 및 최상부 구역들에서의 성장이 억제되거나 기판의 최소의 손상으로 식각하여 제거될 수 있다.
본 개시내용의 실시예들은, 기판 위에 상호연결 구조를 형성하는 방법을 제공한다. 방법은, 기판의 표면 위에 핵형성 층을 형성하는 단계를 포함한다. 기판의 표면은 복수의 개구들을 포함하고, 핵형성 층을 형성하는 프로세스는, (a) 복수의 개구들 각각의 표면 위에 텅스텐-함유 층을 형성하기 위해 기판을 텅스텐-함유 전구체 가스에 노출시키는 것, (b) 형성된 텅스텐-함유 층을 식각제 가스에 노출시키는 것 ― 텅스텐-함유 층을 식각제 가스에 노출시키는 것은, 복수의 개구들 각각의 최상부 구역에 배치되는 텅스텐-함유 층의 적어도 일부분을 식각함 ―, 및 (a) 및 (b)를 1회 이상 반복하는 것을 포함한다. 방법은, 형성된 핵형성 층 위에 벌크 층을 형성하는 단계를 더 포함한다.
본 개시내용의 실시예들은, 텅스텐-함유 층을 증착하는 방법을 제공한다. 방법은, 처리 챔버에서 핵형성 프로세스를 수행하는 단계를 포함한다. 핵형성 프로세스는, 기판을 제1 텅스텐-함유 전구체 가스에 노출시킴으로써 기판 상에 텅스텐-함유 층을 형성하는 것, 및 몰리브데넘-기재 식각제 가스를 기판에 전달함으로써, 형성된 텅스텐-함유 층을 식각하는 것을 포함한다. 방법은, 처리 챔버에서 증착 프로세스를 수행하는 단계를 더 포함한다. 증착 프로세스는, 제2 텅스텐-함유 전구체 가스를 유동시킴으로써 벌크 층을 형성하는 것을 포함한다.
본 개시내용의 실시예들은 처리 시스템을 제공한다. 처리 시스템은, 처리 챔버, 및 처리 시스템으로 하여금 처리 챔버에서 핵형성 프로세스를 수행하게 하도록 구성되는 시스템 제어기를 포함한다. 핵형성 프로세스는, 기판을 제1 텅스텐-함유 전구체 가스에 노출시킴으로써 기판 상에 텅스텐-함유 층을 형성하는 것, 및 몰리브데넘-기재 식각제 가스를 기판에 전달함으로써, 형성된 텅스텐-함유 층을 식각하는 것을 포함한다. 시스템 제어기는 추가로, 처리 시스템으로 하여금 처리 챔버에서 증착 프로세스를 수행하게 한다. 증착 프로세스는, 제2 텅스텐-함유 전구체 가스를 유동시킴으로써 벌크 층을 형성하는 것을 포함한다.
본 개시내용의 상기 언급된 특징들이 상세하게 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이러한 실시예들 중 일부가 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 유의되어야 한다.
도 1a는 일 실시예에 따른, 텅스텐-함유 층을 갖는 기판의 부분의 개략적인 단면도이다.
도 1b는 기판에 형성된 개구의 최상부 구역을 핀치-오프(pinch-off)시키는 텅스텐-함유 층을 포함하는 기판의 부분의 개략적인 단면도이다.
도 1c는 일 실시예에 따라 도 3에 설명된 텅스텐-함유 층을 형성하는 데 사용되는 프로세스의 상이한 단계들 동안의 기판의 부분의 개략적인 단면도이다.
도 2는 일 실시예에 따른, 본원에 기재된 방법들을 구현하는 데 사용될 수 있는 처리 시스템의 개략적인 측면도이다.
도 3은 일부 실시예들에 따른, 기판 상에 상호연결 구조를 형성하는 데 사용되는 프로세스 흐름을 예시한다.
이해를 용이하게 하기 위해서, 도면들에 공통된 동일한 요소들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 요소들 및 특징들은 추가적인 언급이 없이도 다른 실시예들에 유익하게 포함될 수 있는 것으로 고려된다.
본원에서의 실시예들은 일반적으로 전자 디바이스 제조에 관한 것으로, 더 상세하게는, 반도체 디바이스 제조 방식에서 텅스텐(W)을 포함하는 물질 층을 갖는 구조를 형성하기 위한 시스템들 및 방법들에 관한 것이다.
도 1a는 텅스텐-함유 상호연결 구조를 예시하는 기판(10)의 개략적인 단면도이다. 여기서, 기판(10)은, 고종횡비 개구가 형성되어 있는 유전체 층(12)(텅스텐-함유 층(15)의 부분(15A)으로 충전되어 있는 것으로 도시됨), 개구를 라이닝하기 위해 유전체 층(12) 상에 증착된 장벽 물질 층(14), 및 장벽 물질 층(14) 상에 증착된 텅스텐-함유 층(15)의 부분(15B)을 포함하는 패터닝된 표면(11)을 포함한다.
텅스텐-함유 층(15)은, 부분(15A)으로 개구를 충전하거나, 부분(15B)으로 평면형 표면을 커버하거나, 또는 이들의 조합을 행하기 위해, 패터닝된 표면(11) 상에 텅스텐-함유 층(15)이 형상추종적으로 증착(성장)되는 화학 기상 증착(CVD), 플라즈마 강화 CVD, 또는 원자 층 증착(ALD) 프로세스를 사용하여 형성될 수 있다. 구조는, 개구가 기판(10)의 표면으로부터 유전체 층(12) 내로 연장됨에 따라 실질적으로 균일한 프로파일을 포함한다.
장벽 물질 층(14)은, 장벽 층으로서의 활용에 적합한 물질, 이를테면, 이에 제한되진 않지만, 티타늄 및 탄탈럼, 이들의 합금들, 조합물들, 혼합물들, 및 질화물들을 포함할 수 있다. 일 예에서, 장벽 물질 층(14)은, 개구들을 형상추종적으로 라이닝하고 핵형성 층(13)의 후속 증착을 용이하게 하기 위해 유전체 층(12) 상에 증착된 질화티타늄(TiN) 층일 수 있다. 일부 실시예들에서, 장벽 물질 층(14)은 약 50 옹스트롬(Å) 내지 약 150 Å의 두께로 증착된다.
일부 실시예들에서, 텅스텐-함유 층(15)은 핵형성 층(13) 및 벌크 층(16)을 포함하며, 이들은 아래에서 설명되는 방법들 중 하나 이상을 사용하여 증착될 수 있다. 핵형성 층(13)은 CVD, ALD, 또는 심지어 PVD 프로세스를 사용하여 증착되는 텅스텐을 포함한다. 벌크 층(16)은 텅스텐-함유 층을 포함한다. 일 예에서, 벌크 층(16)은 본질적으로 텅스텐을 포함한다. 일부 실시예들에서, 텅스텐-함유 층(15)의 두께는 약 20 Å 내지 약 1800 Å이다.
이에 따라서, 본원에서의 실시예들은, 처리 챔버들 사이에서 기판을 이송함이 없이 방법들의 개별 양상들의 조합을 수행하도록 구성되는 처리 시스템을 제공하며, 그에 따라, 본원에서 설명된 텅스텐 갭 충전 처리 방식들에 대한 전반적인 기판 처리 처리량 및 용량을 개선한다. 일부 실시예들에서, 본원에 개시된 특정 방법은 기판 표면의 토폴로지에 기반하여 선택된다. 구체적으로, 이를테면 약 10:1 또는 그보다 높은 고종횡비 피쳐를 갖는 기판들에 대해 특정 방법들이 사용될 수 있고, 실질적으로 평면형 표면을 갖거나 또는 저종횡비들을 갖는 피쳐들을 갖는 기판들에 대해 다른 방법이 적합하다.
통상의 CVD 증착 프로세스들은, 작은 임계 치수들(CD < 10 nm)을 갖는 비아 및 고종횡비(AR > 20) 트렌치들을 충전할 때 핵형성 층 단차 피복성(step coverage) 및 두께에 대한 불량한 제어를 갖는다. 핵형성 층을 형성하기 위해 사용되는 통상의 증착 프로세스들은, 특히, 개구들의 최상부 구역이 핵형성 층 증착에 의해 핀치-오프될 때, 갭 충전 구조들에서 큰 이음부(seam)(예컨대, 도 1a에 도시된 이음부(24))의 형성을 초래할 수 있다. 도 1b는, 유전체 층(104) 상에 증착된 핵형성 층(106)이 기판(102) 상에 형성된 고종횡비 피처(105)의 최상부 구역을 "핀치-오프"시키는 구성을 예시한다.
도 2는 본원에서 설명된 처리 방법들을 수행하는 데 사용될 수 있는 처리 시스템(200)을 개략적으로 예시한다. 여기서, 처리 시스템은, 단일 처리 챔버(202) 내에서, 즉, 복수의 처리 챔버들 사이에서 기판을 이송함이 없이 핵형성 프로세스, 선택적 갭 충전 프로세스, 및 표면 증착 프로세스 각각에 대한 처리 조건들을 제공하도록 구성된다. 그러나, 일부 실시예들에서, 기판은, 처리 챔버(202)로부터, 기판 위에 부가적인 층들을 증착하는 데 사용될 수 있는 다른 처리 챔버들로 이송된다.
도 2에 도시된 바와 같이, 처리 시스템(200)은 처리 챔버(202), 처리 챔버(202)에 유체유동 결합(fluidly couple)되는 가스 전달 시스템(204), 및 시스템 제어기(208)를 포함한다. 처리 챔버(202)는 챔버 덮개 조립체(210), 하나 이상의 측벽(212), 및 챔버 베이스(214)를 포함하며, 이들은 집합적으로 처리 용적(215)을 정의한다. 처리 용적(215)은, 처리 용적(215)을 대기압 미만의 조건들로 유지하고 처리 가스들 및 그들로부터의 처리 부산물들을 진공배기(evacuate)하는 데 사용되는 배기부(217), 이를테면 하나 이상의 진공 펌프에 유체유동 결합된다.
챔버 덮개 조립체(210)는 덮개 판(216), 및 덮개 판(216)에 결합되어 그 덮개 판과 함께 가스 분배 용적(219)을 정의하는 샤워헤드(218)를 포함한다. 여기서, 덮개 판(216)은, 그 덮개 판에 열적으로 결합되는 하나 이상의 가열기(229)를 사용하여 요망되는 온도로 유지된다. 샤워헤드(218)는, 처리 용적(215) 내에 배치되는 기판 지지 조립체(220)에 대면한다. 아래에서 논의되는 바와 같이, 기판 지지 조립체(220)는, 기판 지지부(222)를, 그리고 그에 따라, 기판 지지부(222) 상에 배치된 기판(230)을, (도시된 바와 같은) 상승된 기판 처리 위치와 하강된 기판 이송 위치(도시되지 않음) 사이에서 이동시키도록 구성된다. 기판 지지 조립체(220)가 상승된 기판 처리 위치에 있을 때, 샤워헤드(218) 및 기판 지지부(222)는 처리 구역(221)을 정의한다.
가스 전달 시스템(204)은, 덮개 판(216)을 통해 배치되는 가스 유입구를 통해 처리 챔버(202)에 유체유동 결합된다. 가스 전달 시스템(204)의 사용에 의해 전달되는 처리 또는 세정 가스들은 가스 유입구(223)를 통해 가스 분배 용적(219) 내로 유동하고, 샤워헤드(218)를 통해 처리 구역(221) 내로 분배된다. 일부 실시예들에서, 챔버 덮개 조립체(210)는, 가스 유입구(223)와 샤워헤드(218) 사이에 배치되는 천공된 차단 판(blocker plate)(225)을 더 포함한다. 그러한 실시예들에서, 가스 분배 용적(219) 내로 유동되는 가스들은 먼저 차단 판(225)에 의해 확산되어, 샤워헤드(218)와 함께, 처리 구역(221) 내로의 가스 유동의 더 균일하거나 요망되는 분배를 제공한다.
처리 가스들 및 처리 부산물들은, 처리 구역(221)을 둘러싸는 환형 채널(226)을 통해 처리 구역(221)으로부터 반경방향 외측으로 진공배기된다. 환형 채널(226)은, (도시된 바와 같은) 하나 이상의 측벽(212)의 반경방향 내측에 배치되는 제1 환형 라이너(227)에 형성될 수 있거나, 또는 내부 표면들을 보호하는 데 사용되는 하나 이상의 측벽(212)에 형성될 수 있다. 일부 실시예들에서, 처리 챔버(202)는, 부식성 가스들 및/또는 요망되지 않는 물질 증착으로부터의, 챔버 베이스(214) 또는 하나 이상의 측벽(212)의 하나 이상의 제2 라이너(228)를 포함한다.
일부 실시예들에서, 퍼지 가스 소스(237)는, 아르곤(Ar)과 같은 화학적으로 불활성인 퍼지 가스를, 예컨대, 이동가능 지지 샤프트(262)를 둘러싸는 챔버 베이스(214)에 있는 개구를 통해, 기판 지지부(222) 상에 배치된 기판 아래 및/또는 기판의 주변부에 배치된 구역 내로 유동시키는 데 사용될 수 있도록 처리 용적(215)과 유체 연통하는 제1 연결부를 포함한다. 퍼지 가스는, 기판 처리 동안 기판 지지부(222) 상에 배치된 기판 아래에 (처리 구역(221) 내의 압력과 비교할 때) 양의 압력의 구역을 생성하는 데 사용될 수 있다. 일부 구성들에서, 퍼지 가스는 챔버 베이스(214)를 통해 도입되며, 이에 따라, 퍼지 가스는, 그 챔버 베이스로부터 상향으로 그리고 기판 지지부(222)의 에지들 주위로 유동하여, 환형 채널(226)을 통해 처리 용적(215)으로부터 진공배기된다. 이러한 구성에서, 퍼지 가스는, 기판 지지부(222) 아래의 표면들 상에서, 물질 전구체 가스들이 그에 유동되는 것을 감소시키고/거나 방지함으로써, 바람직하지 않은 물질 증착을 감소시킨다.
기판 지지 조립체(220)는, 챔버 베이스(214)를 통해 밀봉식으로 연장되는, 이를테면, 챔버 베이스(214) 아래의 구역에서 벨로우즈(265)에 의해 둘러싸이는 이동가능 지지 샤프트(262), 및 이동가능 지지 샤프트(262) 상에 배치되는 기판 지지부(222)를 포함한다. 기판 지지부(222)로의 그리고 그로부터의 기판 이송을 용이하게 하기 위해, 기판 지지 조립체(220)는, 리프트 핀 후프(268)에 결합되거나 그와 맞물려 배치되는 복수의 리프트 핀들(267)을 포함하는 리프트 핀 조립체(266)를 포함한다. 복수의 리프트 핀들(267)은 기판 지지부(222)를 통해 형성되는 개구들에 이동가능하게 배치된다.
기판(230)은, 도어(271), 예컨대, 하나 이상의 측벽(212) 중 하나에 배치되는 슬릿 밸브를 통해 기판 지지부(222)로 그리고 그로부터 이송된다. 여기서, 도어(271)를 둘러싸는 구역의 하나 이상의 개구, 예컨대, 도어 하우징에 있는 개구들은, 퍼지 가스 소스(237), 예컨대 아르곤(Ar) 가스 소스에 유체유동 결합된다. 퍼지 가스는, 처리 및 세정 가스들이 도어를 둘러싸는 밀봉부와 접촉하는 것 및/또는 그를 열화시키는 것을 방지하는 데 사용되며, 그에 따라, 그의 유효 수명이 연장된다.
기판 지지부(222)는, 이를테면 진공 소스(272)를 이용하여, 기판(230)과 기판 수용 표면 사이의 인터페이스에 진공을 적용함으로써 기판(230)이 기판 지지부(222)에 고정되는 진공 척킹을 위해 구성된다.
일부 실시예들에서, 처리 챔버(202)는 직접 플라즈마 처리를 위해 구성된다. 그러한 실시예들에서, 샤워헤드(218)는, 샤워헤드(218)를 통해 처리 구역(221) 내로 유동되는 처리 가스들을 사용하여 용량성 결합된 플라즈마를 형성 및 유지하도록 전력을 공급하는 제1 전력 공급부(231), 이를테면 RF 전력 공급부에 전기적으로 결합될 수 있다. 일부 실시예들에서, 처리 챔버(202)는 대안적으로, 유도성 결합된 플라즈마 생성기(도시되지 않음)를 포함하며, 처리 챔버(202) 상에 배치된 안테나를 통해 RF 전력을 처리 용적(215) 내에 배치된 처리 가스에 유도성으로 결합함으로써 플라즈마가 형성된다.
처리 시스템(200)은 유리하게, 처리 챔버(202)로부터 기판(230)을 제거함이 없이 텅스텐 핵형성 및 벌크 텅스텐 증착 프로세스들 각각을 수행하도록 구성된다. 개별 프로세스들을 수행하고 처리 챔버의 내부 표면으로부터 잔류물들을 세정하는 데 사용되는 가스들은, 처리 챔버(202)에 유체유동 결합되는 가스 전달 시스템(204)을 사용하여 그 처리 챔버로 전달된다.
일반적으로, 가스 전달 시스템(204)은 하나 이상의 원격 플라즈마 소스, 여기서는 라디칼 생성기(206), 증착 가스 소스(240), 및 챔버 덮개 조립체(210)에 대한 증착 가스 소스(240)를 포함한다. 가스 전달 시스템(204)은, 라디칼 생성기(206)와 덮개 판(216) 사이에 배치되는 격리 밸브(290)를 더 포함하며, 이는, 라디칼 생성기(206)를 처리 챔버(202)로부터 그리고 적용가능한 경우 다른 라디칼 생성기들(도시되지 않음)로부터 유체유동 격리(fluidly isolate)시키기 위해 사용될 수 있다. 증착 가스들, 예컨대 텅스텐-함유 전구체들, 몰리브데넘-함유 전구체들, 및 환원제들이 도관 시스템(294)을 사용하여 증착 가스 소스(240)로부터 처리 챔버(202)로 전달된다. 가스 전달 시스템(204)은, 도관 시스템(294)을 퍼징하기 위해 퍼지 가스 소스(237)를 더 포함한다.
라디칼 생성기(206)는 전력 공급부(293), 이를테면 라디오 주파수(RF) 전력 공급부에 결합된다. 전력 공급부(293)는, 플라즈마 챔버 용적들에 유체유동 결합되는 대응하는 가스 소스(287)로부터 제공되는 가스들을 사용하여, 그 플라즈마 챔버 용적들에 전달되는 플라즈마를 점화 및 유지하는 데 사용된다.
처리 시스템(200)의 동작은 시스템 제어기(208)에 의해 용이해진다. 시스템 제어기(208)는, 메모리(296)(예컨대, 비-휘발성 메모리) 및 지원 회로들(297)과 함께 동작가능한 프로그래밍가능 중앙 처리 유닛, 여기서는 CPU(295)를 포함한다. CPU(295)는, 다양한 챔버 구성요소들 및 서브-프로세서들을 제어하기 위해 산업 현장에서 사용되는 범용 컴퓨터 프로세서, 이를테면 프로그래밍가능 로직 제어기(PLC)의 임의의 형태 중 하나이다. CPU(295)에 결합된 메모리(296)는 처리 챔버의 동작을 용이하게 한다. 지원 회로들(297)은 통상적으로 CPU(295)에 결합되며, 처리 시스템(200)의 다양한 구성요소들에 결합되는 캐시, 클록 회로들, 입력/출력 서브시스템들, 전력 공급부들 등, 및 이들의 조합들을 포함하여, 그들과 함께 기판 처리 동작들의 제어를 용이하게 한다.
메모리(296)에 있는 명령어들은 본 개시내용의 방법들을 구현하는 프로그램과 같은 프로그램 제품의 형태이다. 일 예에서, 본 개시내용은, 컴퓨터 시스템과 함께 사용하기 위해 컴퓨터 판독가능 저장 매체 상에 저장된 프로그램 제품으로서 구현될 수 있다. 프로그램 제품의 프로그램(들)은 (본원에서 설명된 방법들을 비롯한) 실시예들의 기능들을 정의한다. 그에 따라, 컴퓨터 판독가능 저장 매체는, 본원에서 설명된 방법들의 기능들을 지시하는 컴퓨터 판독가능 명령어들을 보유할 때, 본 개시내용의 실시예들이다.
증착 프로세스 예(들)
도 3은, 처리 시스템(200)을 사용하여 적어도 부분적으로 수행될 수 있는 일부 실시예들에 따라 기판 상에 텅스텐-함유 층을 증착하는 데 사용되는 방법(300)의 프로세스 흐름도를 묘사한다. 일부 구현들에서, 처리 시스템(200)은, 상호연결 구조의 적어도 일부분을 형성하기 위해 하나 이상의 프로세스 모드, 이를테면, 펄스형 CVD 모드, 플라즈마 강화 CVD 모드, 및 ALD 모드에서 동작하는 것이 가능하다. 도 1c는 방법(300) 동안 수행되는 다양한 프로세스들 동안의 구조(101)의 개략적인 측단면도들을 예시한다. 도 1c는 규소 함유 기판(예컨대, n-형 Si 기판, p-형 Si 기판) 및 그 기판 상에 형성된 하나 이상의 디바이스 층을 포함할 수 있는 기판(102)을 묘사한다. 유전체 층(104)이 기판(102) 위에 형성된다. 유전체 층(104)은 그 유전체 층에 형성되어 있는 피쳐(105)를 포함한다. 일부 실시예들에서, 피쳐(105)는, > 20의 종횡비 및 < 10 nm의 임계 치수를 갖는 고종횡비 피쳐, 이를테면, 트렌치 또는 비아이다.
방법(300)은, 핵형성 층(106)이 피쳐(105)의 표면(105A) 위에 형성되는 활동(301)을 포함한다. 일부 실시예들에서, 표면(105A)은, 유전체 층(104)의 표면 위에 형성되는 장벽 층 및/또는 라이너 층을 포함할 수 있다. 일 예에서, 표면(105A)은, 위에서 설명된 장벽 물질 층(14)을 포함한다. 일 실시예에서, 활동(301)은, 텅스텐(W) 층 증착 프로세스(302)와 그에 후속되는, 활동(302) 동안 형성된 증착된 텅스텐 층이 식각제 가스에 노출되는 프로세스(즉, 활동(304))를 포함한다.
활동(302) 동안, 일부 실시예들에서, 텅스텐-함유 전구체 가스(예컨대, WF6) 및 수소-함유 가스(예컨대, H2)를 포함하는 가스 혼합물에 기판이 노출되는 ALD 프로세스의 사용에 의해 텅스텐 층이 형성된다. 대안적으로, 핵형성 층은, 화학 기상 증착(CVD) 또는 물리 기상 증착(PVD) 프로세스의 사용에 의해 형성될 수 있다.
활동(304)에서, 활동(302) 동안 형성된 텅스텐 층의 부분을 식각하기 위해, 프로세스 챔버의 처리 구역에 배치된 기판에 식각제 가스가 제공된다. 일 실시예에서, 활동(304) 동안 수행되는 프로세스는, 기판이 20 ℃ 내지 550 ℃의 온도로 유지되는 동안 몰리브데넘-기재 식각제를 전달하는 것을 포함하는 열 기반 식각 프로세스를 포함한다. 몰리브데넘-기재 식각제를 활용하는 열 기반 식각 프로세스는 플라즈마 식각 프로세스에 비해 식각 및 텅스텐 성장 억제 프로세스에 대한 개선된 제어를 제공하는 것으로 여겨진다. 이러한 경우에, 몰리브데넘을 함유하는 식각제 가스에 대한 노출은, 피쳐(105)의 상부 구역에서 후속하여 증착되는 텅스텐 층들을 식각하고/거나 그러한 텅스텐 층들의 성장을 억제하고, 그에 따라, 활동(302) 동안 피쳐(105)에서의 핵형성 층(106)의 형성에 의해 생성되는 피쳐(105)의 상부 부분의 핀치-오프를 제거하거나 그 양을 감소시키는 데 사용된다. 일부 실시예들에서, 식각제 가스는, 몰리브데넘 할라이드 및/또는 몰리브데넘 옥시-할라이드 함유 가스를 포함한다. 일 예에서, 식각제 가스는 육플루오린화몰리브데넘(MoF6)을 포함한다. 다른 예에서, 식각제 가스는 육플루오린화몰리브데넘(MoF6) 및 캐리어 가스(예컨대, Ar)를 포함한다. 다른 예에서, 식각제 가스는 육플루오린화몰리브데넘(MoF6), 캐리어 가스(예컨대, Ar), 및 수소 함유 가스(예컨대, H2)를 포함한다. 또 다른 예에서, 더 양호한 단차 피복성을 갖는 더 얇은 핵형성 층을 달성하기 위해, 텅스텐-함유 가스(예컨대, WF6), 몰리브데넘 기재 식각제 가스(예컨대, 육플루오린화몰리브데넘(MoF6)), 캐리어 가스(예컨대, Ar), 및 수소 함유 가스(예컨대, H2)가 공동-유동된다.
일부 실시예들에서, 활동(304)은, 후속 활동(306)에서의 갭 충전을 개선하기 위해, 기판 상에 형성된 텅스텐 층의 증착 프로파일을 조율하는 방법으로서 사용된다. 일 예에서, 프로파일 조율은, 기판에 형성된 피쳐들의 필드 구역 및 최상부 영역 상에 증착된 텅스텐 층의 부분들의 우선적 제거를 포함할 수 있고, 그에 따라, 상향식(bottom-up)으로의 피쳐들 내에서의 성장을 촉진시키고, 피쳐들에 이음부가 형성되는 것을 감소시키거나 방지할 수 있다.
활동(301) 동안, 활동들(302 및 304)은 요망되는 두께를 갖는 핵형성 층이 형성될 때까지 순환적으로 완료된다. 일 예에서, 핵형성 층은 약 10 Å 내지 30 Å의 두께를 갖는다.
활동(306)에서, 벌크 층(108)은 ALD 또는 CVD 증착 프로세스를 사용하여 피쳐(105) 내에 증착된다. 일 실시예에서, 활동(306) 동안, 텅스텐-함유 전구체 가스는 약 100 sccm 내지 약 1500 sccm의 유량으로 유동된다. 일부 실시예들에서, 수소-함유 가스, 이를테면 H2가 텅스텐-함유 전구체와 공동-유동된다. 수소-함유 가스는 약 3000 sccm 내지 약 15000 sccm의 유량으로 유동된다.
일 실시예에서, 활동(306) 동안, ALD 프로세스를 사용하여 벌크 층(108)이 피쳐(105) 내에 증착된다. 활동(306)에서, 텅스텐-함유 전구체 가스의 펄스량(pulsed amount)이 제공되고, 이어서, 약 1초 내지 약 10초의 지속기간 동안 처리 구역(221) 내에 유지된다. 이어서, 제1 퍼지 가스의 펄스량이 텅스텐 전구체들의 노출들 사이에서 유동된다. 제1 퍼지 가스는 아르곤 함유 가스를 포함한다. 일부 실시예들에서, 이어서, 아르곤 가스의 펄스량이 약 1초 내지 약 5초의 퍼지 시간으로 공급된다. 제1 퍼지 가스는 증착 가스 소스(240)로부터 또는 바이패스 가스 소스로부터 전달될 수 있다. 이어서, 퍼지 가스의 각각의 노출 이후에, 수소-함유 가스, 이를테면 H2의 펄스량이 유동될 수 있다. 수소-함유 가스는 약 1 초 내지 5 초의 퍼지 시간으로 유동된다. 이어서, 수소-함유 가스 이후에 제2 퍼지 가스, 이를테면 아르곤 가스의 펄스량이 유동될 수 있다. 제2 퍼지 가스 조건은 제1 퍼지 가스 조건과 실질적으로 동일할 수 있다. 일부 실시예에서, 제2 퍼지 가스 시간은 약 1초 내지 약 5초이다. 이어서, 벌크 층이 미리 결정된 두께로 증착될 때까지 ALD 프로세스 단계들이 순환적으로 수행된다.
대안적으로, 활동(306)에서, 플라즈마 강화 CVD 증착 프로세스를 사용하여 벌크 층(108)이 피쳐(105) 내에 증착된다. 텅스텐-함유 전구체 가스는 약 100 sccm 내지 약 1500 sccm의 유량으로 유동된다. 프로세스는, 증착된 텅스텐-함유 벌크 층(108)의 부분들을, 하나 이상의 플라즈마 처리 가스를 유동시킴으로써, 이를테면, 수소-함유 가스, 이를테면 H2 및 아르곤-함유 가스를 공동-유동시킴으로써 형성된 플라즈마에 노출시키는 것을 포함할 수 있다. 수소-함유 가스는 약 500 sccm 내지 약 3000 sccm의 유량으로 유동된다. 아르곤-함유 가스는 약 500 sccm 내지 약 3000 sccm의 유량으로 유동된다. 이러한 프로세스 동안, 일정 양의 RF 전력이 전원에 의해 아르곤-함유 가스 및 수소-함유 가스, 이를테면, 원격 플라즈마 소스의 처리 구역에 배치된 가스에, 또는 처리 시스템 상에 또는 처리 시스템 내에 배치된 안테나 또는 전극에 인가된다. 일부 실시예들에서, 약 50 W 내지 약 600 W의 전력이 RF 주파수(예컨대, 13.56 MHz)로 원격 플라즈마 소스의 처리 구역 또는 처리 시스템의 처리 구역에 인가된다. 일부 실시예들에서, 플라즈마는, 화학 기상 증착 프로세스와 관련하여 설명된 증착 가스들의 노출들 사이에서 처리 용적에 주입된다. 플라즈마 노출 시간은 약 0.5초 내지 약 5초일 수 있다. 플라즈마 압력 조건은 처리 시스템의 처리 구역 내에서 약 3 Torr 내지 약 30 Torr이다. 텅스텐-함유 전구체에 대한 노출에 이은 플라즈마에 대한 노출은, 벌크 층이 미리 결정된 두께로 증착될 때까지 순환적으로 수행될 수 있다. 기판은 약 400 ℃ 내지 약 550 ℃로 가열된다.
전술한 내용이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (20)

  1. 기판 위에 상호연결 구조를 형성하는 방법으로서,
    상기 기판의 표면 위에 핵형성 층을 형성하는 단계 ― 상기 기판의 표면은 복수의 개구들을 포함 ―; 및
    형성된 핵형성 층 위에 벌크 층을 형성하는 단계
    를 포함하며,
    상기 핵형성 층을 형성하는 프로세스는,
    (a) 상기 복수의 개구들 각각의 표면 위에 텅스텐-함유 층을 형성하기 위해 상기 기판을 텅스텐-함유 전구체 가스에 노출시키는 것,
    (b) 형성된 텅스텐-함유 층을 식각제 가스에 노출시키는 것 ― 상기 텅스텐-함유 층을 상기 식각제 가스에 노출시키는 것은, 상기 복수의 개구들 각각의 최상부 구역에 배치되는 상기 텅스텐-함유 층의 적어도 일부분을 식각함 ―, 및
    (c) 상기 (a) 및 상기 (b)를 1회 이상 반복하는 것
    을 포함하는, 방법.
  2. 제1항에 있어서,
    상기 텅스텐-함유 전구체 가스는 육플루오린화텅스텐(WF6), 육염화텅스텐(WCl6), 및 이들의 조합물로 이루어진 그룹으로부터 선택되는, 방법.
  3. 제1항에 있어서,
    상기 형성된 텅스텐-함유 층을 식각하기 위해 상기 형성된 텅스텐-함유 층을 상기 식각제 가스에 노출시키는 것은, 20 ℃ 내지 550 ℃의 온도에서 수행되는 열 기반 식각 프로세스인, 방법.
  4. 제3항에 있어서,
    상기 식각제 가스는 몰리브데넘 할라이드 또는 몰리브데넘 옥시-할라이드를 포함하는, 방법.
  5. 제4항에 있어서,
    상기 식각제 가스는 플루오린화몰리브데넘(MoF6)을 포함하는, 방법.
  6. 제5항에 있어서,
    상기 식각제 가스는 아르곤(Ar) 및 수소 함유 가스를 포함하는, 방법.
  7. 제1항에 있어서,
    상기 식각제 가스는 몰리브데넘 할라이드 또는 몰리브데넘 옥시-할라이드를 포함하는, 방법.
  8. 제7항에 있어서,
    상기 식각제 가스는 플루오린화몰리브데넘(MoF6)을 포함하는, 방법.
  9. 제8항에 있어서,
    상기 식각제 가스는 수소 함유 가스를 포함하는, 방법.
  10. 제9항에 있어서,
    상기 식각제 가스는 불활성 가스를 포함하는, 방법.
  11. 텅스텐-함유 층을 증착하는 방법으로서,
    처리 챔버에서 핵형성 프로세스를 수행하는 단계 ― 상기 핵형성 프로세스는,
    기판을 제1 텅스텐-함유 전구체 가스에 노출시킴으로써 상기 기판 상에 텅스텐-함유 층을 형성하는 것, 및
    몰리브데넘-기재 식각제 가스를 상기 기판에 전달함으로써, 형성된 텅스텐-함유 층을 식각하는 것
    을 포함함 ―; 및
    상기 처리 챔버에서 증착 프로세스를 수행하는 단계 ― 상기 증착 프로세스는, 제2 텅스텐-함유 전구체 가스를 유동시킴으로써 벌크 층을 형성하는 것을 포함함 ―
    를 포함하는, 방법.
  12. 제11항에 있어서,
    상기 핵형성 프로세스를 반복하는 단계를 더 포함하는, 방법.
  13. 제11항에 있어서,
    상기 제1 텅스텐-함유 전구체 가스 및 상기 제2 텅스텐-함유 전구체 가스는 각각, 육플루오린화텅스텐(WF6), 육염화텅스텐(WCl6), 및 이들의 조합물로 이루어진 그룹으로부터 선택되는, 방법.
  14. 제11항에 있어서,
    상기 형성된 텅스텐-함유 층의 식각은 20 ℃ 내지 550 ℃의 온도에서 수행되는, 방법.
  15. 제11항에 있어서,
    상기 몰리브데넘-기재 식각제 가스는, 몰리브데넘 할라이드, 몰리브데넘 옥시-할라이드, 및 이들의 조합물로 이루어진 그룹으로부터 선택되는, 방법.
  16. 제14항에 있어서,
    상기 몰리브데넘-기재 식각제 가스는 플루오린화몰리브데넘(MoF6)을 포함하는, 방법.
  17. 처리 시스템으로서,
    처리 챔버; 및
    시스템 제어기
    를 포함하며, 상기 시스템 제어기는, 상기 처리 시스템으로 하여금,
    상기 처리 챔버에서 핵형성 프로세스를 수행하게 하고 ― 상기 핵형성 프로세스는,
    기판을 제1 텅스텐-함유 전구체 가스에 노출시킴으로써 상기 기판 상에 텅스텐-함유 층을 형성하는 것, 및
    몰리브데넘-기재 식각제 가스를 상기 기판에 전달함으로써, 형성된 텅스텐-함유 층을 식각하는 것
    을 포함함 ―, 및
    상기 처리 챔버에서 증착 프로세스를 수행 ― 상기 증착 프로세스는, 제2 텅스텐-함유 전구체 가스를 유동시킴으로써 벌크 층을 형성하는 것을 포함함 ―
    하게 하도록 구성되는, 처리 시스템.
  18. 제17항에 있어서,
    상기 시스템 제어기는, 상기 처리 시스템으로 하여금, 상기 핵형성 프로세스를 반복하게 하도록 추가로 구성되는, 처리 시스템.
  19. 제17항에 있어서,
    상기 제1 텅스텐-함유 전구체 가스 및 상기 제2 텅스텐-함유 전구체 가스는 각각, 육플루오린화텅스텐(WF6), 육염화텅스텐(WCl6), 및 이들의 조합물로 이루어진 그룹으로부터 선택되고,
    상기 몰리브데넘-기재 식각제 가스는, 몰리브데넘 할라이드, 몰리브데넘 옥시-할라이드, 및 이들의 조합물로 이루어진 그룹으로부터 선택되는, 처리 시스템.
  20. 제17항에 있어서,
    상기 형성된 텅스텐-함유 층의 식각은 20 ℃ 내지 550 ℃의 온도에서 수행되는, 처리 시스템.
KR1020247036490A 2022-04-05 2023-03-13 열 식각을 이용한 갭 충전 향상 Pending KR20240166026A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202263327719P 2022-04-05 2022-04-05
US63/327,719 2022-04-05
US17/887,292 2022-08-12
US17/887,292 US20230317458A1 (en) 2022-04-05 2022-08-12 Gap fill enhancement with thermal etch
PCT/US2023/015077 WO2023196085A1 (en) 2022-04-05 2023-03-13 Gap fill enhancement with thermal etch

Publications (1)

Publication Number Publication Date
KR20240166026A true KR20240166026A (ko) 2024-11-25

Family

ID=88193493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247036490A Pending KR20240166026A (ko) 2022-04-05 2023-03-13 열 식각을 이용한 갭 충전 향상

Country Status (5)

Country Link
US (1) US20230317458A1 (ko)
KR (1) KR20240166026A (ko)
CN (1) CN119013776A (ko)
TW (1) TW202407139A (ko)
WO (1) WO2023196085A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202200830A (zh) * 2020-02-26 2022-01-01 美商應用材料股份有限公司 用於ald 處理的循序脈衝和淨化

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4303409B2 (ja) * 2000-09-20 2009-07-29 Ｎｅｃエレクトロニクス株式会社 導電性プラグの堆積方法及び半導体装置の製造方法
KR100613337B1 (ko) * 2003-12-31 2006-08-21 동부일렉트로닉스 주식회사 텅스텐 연결 콘택 형성 방법
US9548228B2 (en) * 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US8993434B2 (en) * 2010-09-21 2015-03-31 Applied Materials, Inc. Methods for forming layers on a substrate
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
WO2020210260A1 (en) * 2019-04-11 2020-10-15 Lam Research Corporation High step coverage tungsten deposition
JP7496725B2 (ja) * 2020-07-20 2024-06-07 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Also Published As

Publication number Publication date
TW202407139A (zh) 2024-02-16
CN119013776A (zh) 2024-11-22
WO2023196085A1 (en) 2023-10-12
US20230317458A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US9748105B2 (en) Tungsten deposition with tungsten hexafluoride (WF6) etchback
KR102609125B1 (ko) 리모트 플라즈마 프로세스를 위한 챔버 컨디셔닝
US6841203B2 (en) Method of forming titanium film by CVD
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
US20090071404A1 (en) Method of forming titanium film by CVD
WO2016153987A1 (en) Methods for etching via atomic layer deposition (ald) cycles
KR100306407B1 (ko) Cvd장치의챔버클리닝방법
KR20240166026A (ko) 열 식각을 이용한 갭 충전 향상
US10950500B2 (en) Methods and apparatus for filling a feature disposed in a substrate
US20240368754A1 (en) Methods for forming low resistivity tungsten features
WO2022232995A1 (en) Processing system and methods for forming void-free and seam-free tungsten features
US20200251340A1 (en) Methods and apparatus for filling a feature disposed in a substrate
US12159804B2 (en) Tungsten molybdenum structures
KR20240003448A (ko) 보이드 및 시임 없는 금속 피처들을 형성하는 방법들
US20160300731A1 (en) Methods of etchback profile tuning
US20240266215A1 (en) Low stress tungsten layer deposition
US20230369113A1 (en) Methods for forming multi-tier tungsten features
US20240047268A1 (en) Methods for forming multi-tier tungsten features
US20240087955A1 (en) Integrated pvd tungsten liner and seamless cvd tungsten fill

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20241031

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application