[go: up one dir, main page]

KR20240161601A - Method for forming high-quality ultrathin film - Google Patents

Method for forming high-quality ultrathin film Download PDF

Info

Publication number
KR20240161601A
KR20240161601A KR1020240058966A KR20240058966A KR20240161601A KR 20240161601 A KR20240161601 A KR 20240161601A KR 1020240058966 A KR1020240058966 A KR 1020240058966A KR 20240058966 A KR20240058966 A KR 20240058966A KR 20240161601 A KR20240161601 A KR 20240161601A
Authority
KR
South Korea
Prior art keywords
thin film
ultra
forming
ruthenium
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020240058966A
Other languages
Korean (ko)
Inventor
한정환
이재현
주은지
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Publication of KR20240161601A publication Critical patent/KR20240161601A/en
Pending legal-status Critical Current

Links

Classifications

    • H10P14/6339—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H10P14/6336—
    • H10P50/242—
    • H10P50/267—
    • H10P50/283—
    • H10P72/0431—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 고품질 극박막의 형성 방법에 관한 것으로서, 일 실시예에 따른 고품질 극박막의 형성 방법은 기판 상에 금속, 산화물 및 질화물 중 적어도 하나에 기초하는 박막층을 형성하는 단계와, 박막층을 기 설정된 온도에서 열처리하는 단계 및 열처리된 박막층을 기 설정된 두께로 식각하여 극박막을 형성하는 단계를 포함한다.The present invention relates to a method for forming a high-quality ultra-thin film. According to one embodiment, the method for forming a high-quality ultra-thin film includes the steps of forming a thin film layer based on at least one of a metal, an oxide, and a nitride on a substrate, the step of heat-treating the thin film layer at a preset temperature, and the step of etching the heat-treated thin film layer to a preset thickness to form an ultra-thin film.

Description

고품질 극박막의 형성 방법{METHOD FOR FORMING HIGH-QUALITY ULTRATHIN FILM}METHOD FOR FORMING HIGH-QUALITY ULTRATHIN FILM

본 발명은 고품질 극박막의 형성 방법에 관한 것으로, 보다 상세하게는 DRAM 및 NAND 플래쉬 메모리 등의 메모리 반도체와 비메모리 반도체에 적용 가능한 금속, 산화물 및 질화물 초극박막의 박막 특성을 향상시키는 기술적 사상에 관한 것이다. The present invention relates to a method for forming a high-quality ultra-thin film, and more specifically, to a technical idea for improving the thin film properties of ultra-thin films of metals, oxides and nitrides applicable to memory semiconductors such as DRAM and NAND flash memory and non-memory semiconductors.

현재, 차세대 로직 소자 및 DRAM과 같은 반도체 소자와 관련한 분야에서는 3차원 구조 트랜지스터의 개발 및 커패시터의 미세화가 핵심 과제로 대두되고 있으며, 이와 관련하여 고집적화 및 미세화에 따른 박막 두께의 감소와 반도체 소자 구동에 필요한 정전용량 및 누설전류 등을 확보하기 위해 high-k 유전막 및 전극막의 적용이 필수 불가결한 상황이다. Currently, in the field of semiconductor devices such as next-generation logic devices and DRAMs, the development of three-dimensional structure transistors and miniaturization of capacitors are emerging as key tasks. In relation to this, the application of high-k dielectric films and electrode films is essential to reduce the thickness of thin films due to high integration and miniaturization and to secure the electrostatic capacitance and leakage current required to operate semiconductor devices.

DRAM 커패시터 전극 및 로직 소자용 게이트 메탈 물질로는 내산화성이 우수하며, 유전재료와 반응이 적고 누설 전류가 적은 전극 재료의 개발이 필요하며 국내외적으로 타이타늄 질화물(TiN), 탄탈럼 질화물(TaN) 등의 전이금속 질화물이나 루테늄(Ru) 등의 귀금속 재료의 적용이 유망하다.As a gate metal material for DRAM capacitor electrodes and logic elements, there is a need to develop electrode materials that have excellent oxidation resistance, little reaction with dielectric materials, and low leakage current. Transition metal nitrides such as titanium nitride (TiN) and tantalum nitride (TaN) and precious metal materials such as ruthenium (Ru) are promising for application both domestically and internationally.

반도체 소자의 미세화와 더불어 반도체 배선 물질의 두께(thickness) 감소도 필수적인 요인으로 대두되고 있으나, 현재 배선 소재로 활용되고 있는 구리(Cu) 배선 및 질화물층의 경우 두께 감소에 따른 비저항의 증가가 RC 지연(delay)의 증가 원인이 되고 있어, 두께 감소에 따라 물성이 유지가 되는 금속막 및 질화물막의 개발이 요구되고 있는 실정이다. As semiconductor devices become more miniaturized, a reduction in the thickness of semiconductor wiring materials is also emerging as an essential factor. However, in the case of copper (Cu) wiring and nitride layers currently used as wiring materials, the increase in resistivity due to a decrease in thickness is the cause of an increase in RC delay. Therefore, the development of metal films and nitride films that maintain their properties as the thickness decreases is required.

구체적으로, 기존 저저항 물질로 주로 사용되던 텅스텐(W) 및 구리(Cu) 등의 금속은 선폭이 감소함에 따라 전자의 계면 산란, 박막의 비정질화, 결정립 경계 비율의 증가 등으로 인해 수십 내지 수백 배로 비저항 증가하는 문제를 야기하고 있으며, 이는 반도체 전력 소비량의 증가 및 속도 지연 등의 문제로 인한 소자 성능 열화의 원인으로 작용하고 있다. Specifically, metals such as tungsten (W) and copper (Cu), which were mainly used as conventional low-resistance materials, are causing problems in which the resistivity increases tens to hundreds of times as the line width decreases due to interfacial scattering of electrons, amorphization of the thin film, and an increase in the ratio of crystal grain boundaries, which is acting as a cause of deterioration in device performance due to problems such as increased semiconductor power consumption and speed delay.

또한, 타이타늄 질화물(TiN) 및 유망한 전극 물질 중 하나인 루테늄(Ru) 역시 두께가 얇아질수록 충분히 낮은 저항을 갖지 못하는 문제가 발생하고, 이로 인한 쇼트키 베리어의 감소 효과 역시 알려져 있으며, 이에 따라 박막의 두께가 감소할 때 비저항 증가 문제를 해결할 수 있는 기술이 필요한 실정이다.In addition, titanium nitride (TiN) and ruthenium (Ru), one of the promising electrode materials, also have a problem in that they do not have sufficiently low resistance as the thickness becomes thinner, and the effect of reducing the Schottky barrier due to this is also known. Accordingly, a technology that can solve the problem of increased resistivity when the thickness of the thin film decreases is needed.

한편, 차세대 트랜지스터 및 DRAM 커패시터 유전막 물질로는 유전율이 높고 적절한 밴드갭을 가져 누설전류 특성이 우수한 하프늄 산화물(HfO2) 또는 지르코늄 산화물(ZrO2) / 알루미늄 산화물(Al2O3) / 지르코늄 산화물(ZrO2) 기반의 유전막이 적용되고 있으며, 타이타늄 산화물(TiO2) 기반의 유전막에 대한 관심도 높아지고 있다.Meanwhile, dielectric films based on hafnium oxide (HfO 2 ) or zirconium oxide (ZrO 2 ) / aluminum oxide (Al 2 O 3 ) / zirconium oxide (ZrO 2 ) that have high permittivity, appropriate band gap, and excellent leakage current characteristics are being applied as dielectric films for next-generation transistors and DRAM capacitors, and interest in dielectric films based on titanium oxide (TiO 2 ) is also increasing.

그러나, 소자 미세화에 따른 소재의 초극박막화로 인해 유전율, 누설전류 등 유전막의 물성 열화가 보고 되고 있으며, 이에 따라 지속적인 반도체 소자 스케일링 및 개발을 위해서는 두께 감소에 따른 유전막 물성 유지 기술의 적용이 필수적이다. However, due to the ultra-thin film thickness resulting from the miniaturization of devices, the deterioration of dielectric film properties such as permittivity and leakage current has been reported. Accordingly, for the continuous scaling and development of semiconductor devices, the application of technology to maintain dielectric film properties as the thickness is reduced is essential.

구체적으로, 기존 유전막으로 사용되던 지르코늄 산화물(ZrO2) 및 차세대 유전막으로 각광받고 있는 타이타늄 산화물(TiO2) 및 스트론튬 타이타늄 산화물(SrTiO3) 등은 박막의 두께가 얇아 짐에 따라 동일 동작전압에서 전계의 증가로 누설전류가 증가하는 문제가 있다.Specifically, zirconium oxide (ZrO 2 ), which has been used as a conventional dielectric film, and titanium oxide (TiO 2 ) and strontium titanium oxide (SrTiO 3 ), which are attracting attention as next-generation dielectric films, have a problem in that as the thickness of the film decreases, the leakage current increases due to an increase in the electric field at the same operating voltage.

뿐만 아니라, 유전막의 두께 감소는 결정성 저하, 계면에 접해 있는 저분극 쌍극자의 비율 증가, 저유전율 계면층 비율 증가 등의 이유로 인해 박막 유전율이 현저히 낮아지는 문제가 있음. 따라서 목표 정전용량을 확보하기 위해 보다 얇은 두께의 유전막이 필요해지는 악순환이 반복되고 있다. In addition, a decrease in the thickness of the dielectric film significantly lowers the dielectric constant of the thin film due to reasons such as a decrease in crystallinity, an increase in the proportion of low-polarization dipoles in contact with the interface, and an increase in the proportion of low-k interfacial layers. Therefore, a vicious cycle is repeated in which a thinner dielectric film is needed to secure the target capacitance.

정리하면, 차세대 반도체 소자의 개발을 위해서는 금속, 산화물 및 질화물 등의 박막의 두께 감소는 불가피하나, 두께 감소에 따른 물성 열화의 최소화 및 물성 유지 기술은 지속적인 반도체 소자 개발에 있어 핵심 난제로, 이를 해결하기 위한 기술의 개발이 필요한 실정이다. In summary, in order to develop next-generation semiconductor devices, a reduction in the thickness of thin films such as metals, oxides, and nitrides is inevitable; however, minimizing the deterioration of physical properties due to thickness reduction and maintaining physical properties are key challenges in the continued development of semiconductor devices, and the development of technologies to solve these problems is necessary.

한국공개특허 제10-2016-0118968호, "ALD 및 ALE에 의해 컨포멀한 막들의 증착"Korean Patent Publication No. 10-2016-0118968, “Deposition of conformal films by ALD and ALE”

본 발명은 결정성이 유지된 초극박막을 형성하는 고품질 극박막의 형성 방법을 제공하고자 한다. The present invention aims to provide a method for forming a high-quality ultra-thin film that forms an ultra-thin film with maintained crystallinity.

또한, 본 발명은 비저항 특성 및 유전율 특성과 같은 박막 특성이 개선된 초극박막을 형성하는 고품질 극박막의 형성 방법을 제공하고자 한다.In addition, the present invention seeks to provide a method for forming a high-quality ultra-thin film by forming an ultra-thin film with improved thin film properties such as resistivity characteristics and dielectric constant characteristics.

본 발명의 일 실시예에 따른 고품질 극박막의 형성 방법은 기판 상에 금속, 산화물 및 질화물 중 적어도 하나에 기초하는 박막층을 형성하는 단계와, 박막층을 기 설정된 온도에서 열처리하는 단계 및 열처리된 박막층을 기 설정된 두께로 식각하여 극박막을 형성하는 단계를 포함할 수 있다. A method for forming a high-quality ultra-thin film according to one embodiment of the present invention may include a step of forming a thin film layer based on at least one of a metal, an oxide, and a nitride on a substrate, a step of heat-treating the thin film layer at a preset temperature, and a step of etching the heat-treated thin film layer to a preset thickness to form an ultra-thin film.

일측에 따르면, 박막층을 형성하는 단계는 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 박막층을 형성할 수 있다. According to one side, the step of forming a thin film layer can form the thin film layer through atomic layer deposition (ALD).

일측에 따르면, 극박막을 형성하는 단계는 원자층 식각법(Atomic Layer Etching; ALE)을 통해, 박막층을 기 설정된 두께로 식각할 수 있다.According to one side, the step of forming an ultra-thin film can be done by etching the thin film layer to a preset thickness through atomic layer etching (ALE).

일측에 따르면, 박막층은 지르코늄 산화물(ZrO2), 타이타늄 산화물(TiO2), 스트론튬 타이타늄 산화물(SrTiO3), 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 타이타늄 질화물(TiN), 탄탈럼 질화물(TaN), 루테늄(Ru), 몰리브데넘(Mo), 텅스텐(W) 및 구리(Cu) 중 적어도 하나의 물질을 포함할 수 있다.According to one side, the thin film layer may include at least one material among zirconium oxide (ZrO 2 ), titanium oxide (TiO 2 ), strontium titanium oxide (SrTiO 3 ), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), titanium nitride (TiN), tantalum nitride (TaN), ruthenium (Ru), molybdenum (Mo), tungsten (W), and copper (Cu).

일 측에 따르면, 열처리하는 단계는 박막층을 기 설정된 온도에서 열처리하여 박막층의 결정립을 조대화시킬 수 있다.According to one aspect, the heat treatment step can coarsen the grains of the thin film layer by heat treating the thin film layer at a preset temperature.

일 실시예에 따르면, 본 발명은 결정성이 유지된 초극박막을 형성할 수 있다. According to one embodiment, the present invention can form an ultra-thin film with maintained crystallinity.

일 실시예에 따르면, 본 발명은 비저항 특성 및 유전율 특성과 같은 박막 특성이 개선된 초극박막을 형성할 수 있다.According to one embodiment, the present invention can form an ultra-thin film having improved thin film properties such as resistivity characteristics and dielectric constant characteristics.

도 1은 일 실시예에 따른 고품질 극박막의 형성 방법을 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 고품질 극박막의 형성 방법을 보다 구체적으로 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 고품질 극박막의 형성 방법을 통해 형성된 초극박막의 박막 특성을 설명하기 위한 도면이다.
도 4a 내지 도 4c는 일 실시예에 따른 고품질 극박막의 형성 방법을 통해 박막층의 결정립을 조대화시키는 방법을 보다 구체적으로 설명하기 위한 도면이다.
도 5는 루테늄 극박막(530) 형성을 위한 원자층 식각(ALE) 공정을 나타내는 도면이다.
도 6은 본 발명의 극박막 형성 방법과 종래기술의 증착 공정만을 적용해 형성된 루테늄 극박막의 비저항 변화 비교 결과를 나타내는 도면이다.
도 7은 실시예의 루테늄층(510)에 대한 원자층 식각 윈도우를 나타내는 그래프이다.
도 8은 반응물 주입에 따른 루테늄층(510)에 대한 원자층 식각의 자기 제한 특성(self-limiting properties)을 나타내는 그래프이다.
도 9는 실시예의 루테늄층(510)의 원자층 식각 온도에 따른 비저항 변화를 나타내는 그래프이다.
도 10은 원자층 증착-원자층 식각에 의해 형성된 루테늄 극박막(ALD-ALE)과 원자층 증착만이 적용되어 형성된 루테늄 극박막(only ALD)의 두께(thickness) 감소에 따른 비저항(Resistivity) 변화를 나타내는 그래프이다.
도 11은 루테늄층(510)과 원자층 식각 후의 루테늄 극박막(530)의 표면 모폴로지(morphology)를 나타내는 도면이다.
도 12는 실시예의 루테늄 극박막의 열처리에 온도에 따른 비저항 변화를 나타내는 그래프이다.
도 13은 실시예의 루테늄 극박막의 열처리에 온도에 따른 결정 조대화를 나타내는 TEM 이미지이다.
도 14는 실시예의 원자층 증착(ALD)-열처리-원자층 식각(ALE) 공정에 의해 형성된 루테늄 극박막(530)과 원자층 증착(ALD)-원자층 식각(ALE) 공정에 의해 형성된 루테늄 극박막(540)의 두께(Thickness) 감소 시의 산란(scattering) 특성에 따른 비저항 변화를 나타내는 도면이다.
도 15은 열처리된 루테늄층(510)의 공정 온도에 따른 원자층 식각률(ALE Etch rate)의 변화를 나타내는 그래프이다.FIG. 1 is a drawing for explaining a method for forming a high-quality ultra-thin film according to one embodiment.
FIG. 2 is a drawing for more specifically explaining a method for forming a high-quality ultra-thin film according to one embodiment.
FIG. 3 is a drawing for explaining the thin film characteristics of an ultra-thin film formed through a method for forming a high-quality ultra-thin film according to one embodiment.
FIGS. 4A to 4C are drawings for more specifically explaining a method of coarsening grains in a thin film layer through a method of forming a high-quality ultra-thin film according to one embodiment.
Figure 5 is a drawing showing an atomic layer etching (ALE) process for forming a ruthenium ultra-thin film (530).
Figure 6 is a drawing showing the results of comparing the change in resistivity of an ultra-thin film of ruthenium formed by applying only the ultra-thin film forming method of the present invention and the deposition process of the prior art.
FIG. 7 is a graph showing an atomic layer etching window for a ruthenium layer (510) of the embodiment.
Figure 8 is a graph showing the self-limiting properties of atomic layer etching of a ruthenium layer (510) according to reactant injection.
Figure 9 is a graph showing the change in resistivity according to the atomic layer etching temperature of the ruthenium layer (510) of the embodiment.
Figure 10 is a graph showing the change in resistivity according to a decrease in the thickness of a ruthenium ultra-thin film formed by atomic layer deposition-atomic layer etching (ALD-ALE) and a ruthenium ultra-thin film formed by applying only atomic layer deposition (only ALD).
Figure 11 is a drawing showing the surface morphology of a ruthenium layer (510) and a ruthenium ultra-thin film (530) after atomic layer etching.
Figure 12 is a graph showing the change in resistivity according to temperature during heat treatment of an ultra-thin ruthenium film of an example.
Figure 13 is a TEM image showing the crystal coarsening according to temperature during heat treatment of the ruthenium ultra-thin film of the example.
FIG. 14 is a diagram showing the change in resistivity according to the scattering characteristics when the thickness of a ruthenium ultra-thin film (530) formed by an atomic layer deposition (ALD)-heat treatment-atomic layer etching (ALE) process of an embodiment and a ruthenium ultra-thin film (540) formed by an atomic layer deposition (ALD)-atomic layer etching (ALE) process decreases.
Figure 15 is a graph showing the change in atomic layer etching rate (ALE etch rate) according to the process temperature of a heat-treated ruthenium layer (510).

이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.Below, various embodiments of this document are described with reference to the attached drawings.

실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.It should be understood that the examples and terms used herein are not intended to limit the technology described in this document to a particular embodiment, but rather to encompass various modifications, equivalents, and/or alternatives of the embodiments.

하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.In the following description of various embodiments, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the invention, the detailed description will be omitted.

그리고 후술되는 용어들은 다양한 실시예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.And the terms described below are terms defined in consideration of functions in various embodiments, and may vary depending on the intention or custom of the user or operator. Therefore, the definitions should be made based on the contents throughout this specification.

도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.In connection with the description of the drawings, similar reference numerals may be used for similar components.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.A singular expression may include a plural expression unless the context clearly indicates otherwise.

본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.In this document, expressions such as "A or B" or "at least one of A and/or B" may include all possible combinations of the items listed together.

"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.Expressions such as "first," "second," "firstly," or "secondly," may be used to describe the components without regard to order or importance, and are only used to distinguish one component from another and do not limit the components.

어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.When it is said that a certain (e.g., a first) component is "(functionally or communicatively) connected" or "connected" to another (e.g., a second) component, that component may be directly connected to the other component, or may be connected through another component (e.g., a third component).

본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.In this specification, the phrase “configured to” may be used interchangeably with, for example, “suitable for,” “having the ability to,” “modified to,” “made to,” “capable of,” or “designed to,” in terms of hardware or software, depending on the context.

어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.In some contexts, the expression "a device configured to" may mean that the device is "capable of" doing something in conjunction with other devices or components.

예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.For example, the phrase "a processor configured (or set) to perform A, B, and C" can mean a dedicated processor (e.g., an embedded processor) to perform those operations, or a general-purpose processor (e.g., a CPU or application processor) that can perform those operations by executing one or more software programs stored in a memory device.

또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.Also, the term 'or' implies an inclusive or rather than an exclusive or.

즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.That is, unless otherwise stated or clear from the context, the expression 'x utilizes a or b' means any one of the natural inclusive permutations.

상술한 구체적인 실시예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.In the specific embodiments described above, the components included in the invention are expressed in singular or plural form depending on the specific embodiment presented.

그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.However, the singular or plural expressions are selected to suit the situations presented for convenience of explanation, and the above-described embodiments are not limited to singular or plural components, and even components expressed in the plural may be composed of singular elements, or even components expressed in the singular may be composed of plural elements.

한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.Meanwhile, although the description of the invention has described specific embodiments, it is obvious that various modifications are possible within the scope that does not depart from the scope of the technical ideas contained in the various embodiments.

그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims described below but also by equivalents of the claims.

도 1은 일 실시예에 따른 고품질 극박막의 형성 방법을 설명하기 위한 도면이다.FIG. 1 is a drawing for explaining a method for forming a high-quality ultra-thin film according to one embodiment.

도 1을 참조하면, 일 실시예에 따른 고품질 극박막의 형성 방법은 결정성이 유지된 초극박막을 형성할 수 있다.Referring to FIG. 1, a method for forming a high-quality ultra-thin film according to one embodiment can form an ultra-thin film with maintained crystallinity.

또한, 일 실시예에 따른 고품질 극박막의 형성 방법은 비저항 특성 및 유전율 특성과 같은 박막 특성이 개선된 초극박막을 형성 할 수 있다. In addition, the method for forming a high-quality ultra-thin film according to one embodiment can form an ultra-thin film with improved film properties such as resistivity characteristics and dielectric constant characteristics.

이를 위해, 고품질 극박막의 형성 방법은 110 단계 내지 130 단계를 통해 수행될 수 있다. For this purpose, the method for forming a high-quality ultra-thin film can be performed through 110 to 130 steps.

110 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 기판 상에 금속, 산화물 및 질화물 중 적어도 하나에 기초하는 박막층을 형성할 수 있다. A method for forming a high-quality ultra-thin film according to an embodiment of the present invention in step 110 can form a thin film layer based on at least one of a metal, an oxide and a nitride on a substrate.

일측에 따르면, 110 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 원자층 증착법(Atomic Layer Deposition; ALD)을 통해 박막층을 형성할 수 있다. According to one aspect, the method of forming a high-quality ultra-thin film according to one embodiment in step 110 can form a thin film layer through atomic layer deposition (ALD).

예를 들면, 기판은 실리콘(Si), 실리콘 산화물(Silicon Oxide; SiO2), 알루미늄 산화물(Aluminium Oxide; Al2O3), 마그네슘 산화물(Magnesium Oxide; MgO), 실리콘 탄화물(Silicon Carbide; SiC), 실리콘 질화물(Silicon Nitride; SiN), 유리(Glass), 석영(Quartz), 사파이어(Sapphire), 그래파이트(Graphite), 그래핀(Graphene), 폴리이미드(polyimide; PI), 폴리에스테르(polyester; PE) 폴리에틸렌 나프탈레이트(Poly(2,6-ethylenenaphthalate); PEN), 폴리메틸 메타크릴레이트(Polymethyl methacrylate; PMMA), 폴리우레탄(Polyurethane; PU), 플루오르폴리머(Fluoropolymers; FEP) 및 폴리에틸렌 테레프탈레이트(Polyethyleneterephthalate, PET) 중 적어도 하나를 포함할 수 있다. For example, the substrate may include at least one of silicon (Si), silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), silicon carbide (SiC), silicon nitride (SiN), glass, quartz, sapphire, graphite, graphene, polyimide (PI), polyester (PE), poly(2,6-ethylenenaphthalate; PEN), polymethyl methacrylate (PMMA), polyurethane (PU), fluoropolymers (FEP), and polyethyleneterephthalate (PET).

또한, 박막층은 지르코늄 산화물(ZrO2), 타이타늄 산화물(TiO2), 스트론튬 타이타늄 산화물(SrTiO3), 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 타이타늄 질화물(TiN), 탄탈럼 질화물(TaN), 루테늄(Ru), 몰리브데넘(Mo), 텅스텐(W) 및 구리(Cu) 중 적어도 하나의 물질을 포함할 수 있으나, 일 실시예에 따른 박막층을 구성하는 물질은 이에 한정되지 않고 반도체 소자 및 반도체 배선 물질에 적용 가능한 모든 금속, 산화물 및 질화물을 포함할 수 있다.In addition, the thin film layer may include at least one material from among zirconium oxide (ZrO 2 ), titanium oxide (TiO 2 ), strontium titanium oxide (SrTiO 3 ), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), titanium nitride (TiN), tantalum nitride (TaN), ruthenium (Ru), molybdenum (Mo), tungsten (W), and copper (Cu), but the material constituting the thin film layer according to one embodiment is not limited thereto and may include all metals, oxides, and nitrides applicable to semiconductor devices and semiconductor wiring materials.

상술한 박막층 형성 단계(S110)에서 원자층 증착만을 수행하여 형성된 박막은 7nm 이상의 두께를 가지는 경우 높은 밀도의 고품질 박막을 형성하나, 7nm 미만의 두께를 가지는 경우에는 크게 열화된다.In the above-described thin film layer formation step (S110), a thin film formed by performing only atomic layer deposition forms a high-density, high-quality thin film when it has a thickness of 7 nm or more, but is significantly deteriorated when it has a thickness of less than 7 nm.

다음으로, 120 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 박막층을 기 설정된 온도에서 열처리할 수 있다. Next, in step 120, a method for forming a high-quality ultra-thin film according to an embodiment can heat-treat a thin film layer at a preset temperature.

일측에 따르면, 120 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 박막층을 기 설정된 온도에서 열처리하여 박막층의 결정립을 조대화시킬 수 있다. According to one aspect, a method for forming a high-quality ultra-thin film according to one embodiment in 120 steps can coarsen grains in a thin film layer by heat-treating the thin film layer at a preset temperature.

다음으로, 130 단계에서 일 실시예에 따른 고품질 박막의 형성 방법은 열처리된 박막층을 기 설정된 두께로 식각하여 극박막을 형성할 수 있다.Next, in step 130, a method for forming a high-quality thin film according to an embodiment can form an ultra-thin film by etching a heat-treated thin film layer to a preset thickness.

일측에 따르면, 130 단계에서 일 실시예에 따른 고품질 박막의 형성 방법은 원자층 식각법(Atomic Layer Etching; ALE)을 통해 박막층을 기 설정된 두께로 식각할 수 있다. According to one aspect, a method for forming a high-quality thin film according to one embodiment in step 130 can etch a thin film layer to a preset thickness through atomic layer etching (ALE).

바람직하게는, 130 단계에서 일 실시예에 따른 고품질 박막의 형성 방법은 원자층 식각법을 통해 박막층을 1 nm 이하의 두께로 식각하여 초극박막을 형성할 수 있다. Preferably, the method for forming a high-quality thin film according to one embodiment in step 130 can form an ultra-thin film by etching the thin film layer to a thickness of 1 nm or less through atomic layer etching.

구체적으로, 일 실시예에 따른 고품질 박막의 형성 방법은 110 단계 및 120 단계를 통해 원자층 증착법 및 열처리 과정을 순차적으로 수행하여 결정성이 우수한 박막층을 형성한 후, 130 단계를 통해 원자층 식각법을 적용하여 박막층의 두께를 미세하게 조절하면서 식각함으로써, 결정성을 유지하면서도 얇은 초극박막을 형성할 수 있다. Specifically, a method for forming a high-quality thin film according to one embodiment comprises sequentially performing an atomic layer deposition method and a heat treatment process through steps 110 and 120 to form a thin film layer having excellent crystallinity, and then applying an atomic layer etching method through step 130 to etch the thin film layer while finely controlling its thickness, thereby forming a thin, ultra-thin film while maintaining crystallinity.

다시 말해, 일 실시예에 따른 고품질 박막의 형성 방법은 원자층 증착법 및 열처리 과정을 통해 결정화된 박막을 식각하여 초극박막의 두께에서도 결정성을 갖는 금속, 산화물 및 질화물 초극박막을 형성할 수 있으며, 이러한 초극박막은 비저항 및 유전율과 같은 박막 특성이 개선될 수 있다. In other words, a method for forming a high-quality thin film according to one embodiment can form an ultra-thin film of metal, oxide, and nitride having crystallinity even at the thickness of an ultra-thin film by etching a thin film crystallized through an atomic layer deposition method and a heat treatment process, and such an ultra-thin film can have improved thin film properties such as resistivity and permittivity.

일 실시예에 따른 고품질 극박막의 형성 방법은 이후 실시예 도 2를 통해 보다 구체적으로 설명하기로 한다. A method for forming a high-quality ultra-thin film according to one embodiment will be described in more detail later with reference to Example 2.

도2 는 일 실시예에 따른 고품질 극박막의 형성 방법을 보다 구체적으로 설명하기 위한 도면이다. FIG. 2 is a drawing for more specifically explaining a method for forming a high-quality ultra-thin film according to one embodiment.

도 2를 참조하면, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 원자층 증착법을 통해 기판 상에 금속, 산화물 및 질화물 중 적어도 하나에 기초하는 박막층을 형성할 수 있다.Referring to FIG. 2, in step 210, a method for forming a high-quality ultra-thin film according to one embodiment can form a thin film layer based on at least one of a metal, an oxide, and a nitride on a substrate through an atomic layer deposition method.

예를 들면, 기판은 실리콘(Si), 실리콘 산화물(Silicon Oxide; SiO2), 알루미늄 산화물(Aluminium Oxide; Al2O3), 마그네슘 산화물(Magnesium Oxide; MgO), 실리콘 탄화물(Silicon Carbide; SiC), 실리콘 질화물(Silicon Nitride; SiN), 유리(Glass), 석영(Quartz), 사파이어(Sapphire), 그래파이트(Graphite), 그래핀(Graphene), 폴리이미드(polyimide; PI), 폴리에스테르(polyester; PE) 폴리에틸렌 나프탈레이트(Poly(2,6-ethylenenaphthalate); PEN), 폴리메틸 메타크릴레이트(Polymethyl methacrylate; PMMA), 폴리우레탄(Polyurethane; PU), 플루오르폴리머(Fluoropolymers; FEP) 및 폴리에틸렌 테레프탈레이트(Polyethyleneterephthalate, PET) 중 적어도 하나를 포함할 수 있다. For example, the substrate may include at least one of silicon (Si), silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), silicon carbide (SiC), silicon nitride (SiN), glass, quartz, sapphire, graphite, graphene, polyimide (PI), polyester (PE), poly(2,6-ethylenenaphthalate; PEN), polymethyl methacrylate (PMMA), polyurethane (PU), fluoropolymers (FEP), and polyethyleneterephthalate (PET).

또한, 박막층은 지르코늄 산화물(ZrO2), 타이타늄 산화물(TiO2), 스트론튬 타이타늄 산화물(SrTiO3), 하프늄 산화물(HfO2), 알루미늄 산화물(Al2O3), 타이타늄 질화물(TiN), 탄탈럼 질화물(TaN), 루테늄(Ru), 몰리브데넘(Mo), 텅스텐(W) 및 구리(Cu) 중 적어도 하나의 물질을 포함할 수 있으나, 일 실시예에 따른 박막층을 구성하는 물질은 이에 한정되지 않고 반도체 소자 및 반도체 배선 물질에 적용 가능한 모든 금속, 산화물 및 질화물을 포함할 수 있다.In addition, the thin film layer may include at least one material from among zirconium oxide (ZrO 2 ), titanium oxide (TiO 2 ), strontium titanium oxide (SrTiO 3 ), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), titanium nitride (TiN), tantalum nitride (TaN), ruthenium (Ru), molybdenum (Mo), tungsten (W), and copper (Cu), but the material constituting the thin film layer according to one embodiment is not limited thereto and may include all metals, oxides, and nitrides applicable to semiconductor devices and semiconductor wiring materials.

구체적으로, 원자층 증착법은 기체 분자들 간의 화학반응을 이용한다는 점에 있어서 일반적인 화학 기상 증착법과 유사 하지만, 통상의 CVD가 복수의 기체 분자들을 동시에 프로세스 챔버 내로 주입하여 발생된 반응 생성물을 기판에 증착하는 것과 달리, 원자층 증착방법은 하나의 소스 물질을 포함하는 가스를 프로세스 챔버 내로 주입하여 가열된 기판에 화학흡착시키고 이후 다른 소스 물질을 포함하는 가스를 프로세스 챔버에 주입함으로써 기판 표면에서 소스 물질 사이의 화학반응에 의한 생성물이 증착된다는 점에서 차이가 있다.Specifically, atomic layer deposition is similar to general chemical vapor deposition in that it utilizes a chemical reaction between gas molecules. However, unlike general CVD, which injects a plurality of gas molecules simultaneously into a process chamber and deposits the resulting reaction products on a substrate, atomic layer deposition is different in that it injects a gas containing one source material into a process chamber, chemically adsorbs the resulting gas onto a heated substrate, and then injects a gas containing another source material into the process chamber, thereby depositing a product resulting from a chemical reaction between the source materials on the substrate surface.

또한, 원자층 증착법은 원자층 단위의 증착을 통해 얇은 박막을 구현할 수 있고, 단차피복성(step coverage)이 우수하여 넓은 면적에 균일한 두께의 박막을 증착할 수 있기 때문에 나노미터 크기의 입체적 구조를 지닌 최신 반도체 소자 제조에 매우 유리하며, 전구체와 반응물이 표면에 번갈아 노출되고, 반응은 표면에서만 진행되기 때문에 밀도가 높고 결함이 적은 박막의 증착이 가능하다는 장점이 있다.In addition, atomic layer deposition can implement a thin film through deposition at the atomic layer level, and because it has excellent step coverage, it can deposit a film with a uniform thickness over a large area, so it is very advantageous in manufacturing the latest semiconductor devices with a three-dimensional structure in the nanometer size. In addition, since the precursor and reactant are alternately exposed to the surface and the reaction proceeds only on the surface, it has the advantage of being able to deposit a film with high density and few defects.

일측에 따르면, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 챔버에 로딩된 기판을 전구체에 노출시켜, 전구체를 기판 상에 흡착시킬 수 있다. According to one aspect, a method for forming a high-quality ultra-thin film according to one embodiment of the present invention in step 210 can expose a substrate loaded into a chamber to a precursor, thereby adsorbing the precursor onto the substrate.

예를 들면, 전구체는 Zr(CH3)4, Zr(t-OC4H9)4, Zr(N(CH3)C2H5)4, Zr(N(CH3)2)4, Zr(N(C2H5)2)4, ZrCl4, ZrI4, Al(CH3)3, Al(C2H5)3, Al(OC2H5)3, AlCl3, Ti(CH3)4, Ti(OCH(CH3)2)4, Ti(OC4H9)4, TiCl4, TiI4, HfCl4, HfI4, Hf(OC(CH3)3)4, (Hf(N(CH3)2)4, (Hf(N(C2H5)2)4, (Hf(N(CH3)C2H5)4, WF6, (W(N(CH3)2)2(NC(CH3)3)2, W(CO)6, WF6, Ru(EtCp)2, Ru(i-PrCp)2, RuCp2, Ru(OD)3, Ru(THD)3, Ru(THD)2COD, Ru(MeCp)2, RuCl3, Ru(TMM)(CO)3, CpRu(CO)3, Ru3(CO)12, Ru(acac)3, C8H24N4Ti, TiCl4, TiI4, TaCl4, TaBr4, TaF4, CuCl1, CuCl2, CuF1, CuF2, CuBr1, CuBr2, CuI1, CuI2, Sr(THD)2 중 적어도 하나의 물질을 포함할 수 있다. For example, the precursors are Zr(CH 3 ) 4 , Zr(t-OC 4 H 9 ) 4 , Zr(N(CH 3 )C 2 H 5 ) 4 , Zr(N(CH 3 ) 2 ) 4 , Zr (N(C 2 H 5 ) 2 ) 4 , ZrCl 4 , ZrI 4 , Al(CH 3 ) 3 , Al(C 2 H 5 ) 3 , Al(OC 2 H 5 ) 3 , AlCl 3 , Ti(CH 3 ) 4 , Ti(OCH(CH 3 ) 2 ) 4 , Ti(OC 4 H 9 ) 4 , TiCl 4 , TiI 4 , HfCl 4 , HfI 4 , Hf(OC(CH 3 ) 3 ) 4 , (Hf(N(CH 3 ) 2 ) 4 , (Hf(N(C 2 H 5 ) 2 ) 4 , (Hf(N(CH 3 )C 2 H 5 ) 4, WF 6 , (W(N(CH 3 ) 2 ) 2 (NC(CH 3 ) 3 ) 2 , W(CO) 6 , WF 6 , Ru(EtCp) 2 , Ru(i-PrCp) 2 , RuCp 2 , Ru(OD) 3 , Ru(THD ) 3 , Ru(THD) 2 COD, Ru(MeCp) 2 , RuCl 3 , Ru(TMM)(CO) 3 , CpRu(CO) 3 , Ru 3 (CO) 12 , Ru(acac) 3 , C 8 H 24 N 4 Ti, TiCl 4 , TiI 4 , TaCl 4 , TaBr 4 , TaF 4 , CuCl 1 , CuCl 2 , CuF 1 , CuF 2 , CuBr 1 , CuBr 2 , CuI 1 , CuI 2 , Sr(THD) 2 Can be.

또한, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 챔버로부터 전구체를 퍼지시킬 수 있다.Additionally, in step 210, the method for forming a high-quality ultra-thin film according to one embodiment can purge a precursor from the chamber.

예를 들면, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 퍼지 가스(일례로, 비활성 기체)를 공급하는 방법 및 펌프 다운(pump down)을 수행하는 방법 중 어느 하나를 통해 전구체를 퍼지시킬 수 있으나, 이에 한정되는 것은 아니다.For example, in a method of forming a high-quality ultra-thin film according to an embodiment of the present invention at step 210, the precursor may be purged by one of a method of supplying a purge gas (for example, an inert gas) and a method of performing a pump down, but is not limited thereto.

보다 구체적인 예를 들면, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 챔버 내에 비활성 기체를 주입하여 기판에 흡착하지 않은 전구체를 제거할 수 있으며, 여기서 비활성 기체는 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 및 라돈(Rn) 중 적어도 하나의 물질이 사용될 수 있다. For a more specific example, in step 210, a method for forming a high-quality ultra-thin film according to one embodiment can remove a precursor that is not adsorbed on a substrate by injecting an inert gas into a chamber, wherein the inert gas can be at least one of helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), and radon (Rn).

바람직하게는, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 500 sccm의 유량으로 아르곤(Ar) 가스를 주입하여 전구체를 퍼지시킬 수 있다. Preferably, in step 210, the method for forming a high-quality ultra-thin film according to one embodiment can purge the precursor by injecting argon (Ar) gas at a flow rate of 500 sccm.

또한, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 전구체가 흡착된 기판을 반응물에 노출시켜 박막층을 형성할 수 있다. In addition, the method for forming a high-quality ultra-thin film according to one embodiment of the present invention in step 210 can form a thin film layer by exposing a substrate on which a precursor is adsorbed to a reactant.

예를 들면, 반응물은 산소 반응물 및 질소 반응물 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. For example, the reactants may include, but are not limited to, at least one of an oxygen reactant and a nitrogen reactant.

보다 구체적인 예를 들면, 산소 반응물은 산소(O2), 물(H2O), 오존(O3), 산소 원자, 산소 라디칼 및 산소 플라즈마 중 적어도 하나에 기초하는 반응물이며, 질소 반응물은 질소(N2), 질소 산화물(NO2), 암모니아(NH3), 하이드라진(N2H4), 디이미드(N2H2), 질소 원자, 질소 라디칼 및 질소 플라즈마 중 적어도 하나에 기초하는 반응물일 수 있다. For more specific examples, the oxygen reactant can be a reactant based on at least one of oxygen (O 2 ), water (H 2 O), ozone (O 3 ), atomic oxygen, oxygen radicals, and oxygen plasma, and the nitrogen reactant can be a reactant based on at least one of nitrogen (N 2 ), nitrogen oxide (NO 2 ), ammonia (NH 3 ), hydrazine (N 2 H 4 ), diimide (N 2 H 2 ), atomic nitrogen, nitrogen radicals, and nitrogen plasma.

또한, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 챔버로부터 반응물을 퍼지시킬 수 있다. Additionally, in step 210, the method for forming a high-quality ultra-thin film according to one embodiment can purge the reactants from the chamber.

예를 들면, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 챔버 내에 비활성 기체를 주입하여 전구체와 반응하지 않은 반응물을 제거할 수 있으며, 여기서 비활성 기체는 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe) 및 라돈(Rn) 중 적어도 하나의 물질이 사용될 수 있다. For example, in step 210, a method for forming a high-quality ultra-thin film according to one embodiment can remove reactants that have not reacted with the precursor by injecting an inert gas into the chamber, wherein the inert gas can be at least one of helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), and radon (Rn).

즉, 210 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 상술한 '전구체 노출', '전구체 퍼지', '반응물 주입' 및 '반응물 퍼지'의 과정을 기 설정된 횟수만큼 반복 수행하여 기 설정된 두께의 박막층을 형성할 수 있다. That is, in step 210, the method for forming a high-quality ultra-thin film according to one embodiment can form a thin film layer having a preset thickness by repeatedly performing the processes of 'precursor exposure', 'precursor purge', 'reactant injection' and 'reactant purge' described above a preset number of times.

다음으로, 220 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 박막층을 기 설정된 온도에서 열처리할 수 있으며, 이를 통해 박막층의 결정립을 조대화시킬 수 있다.Next, in step 220, a method for forming a high-quality ultra-thin film according to an embodiment can heat-treat a thin film layer at a preset temperature, thereby coarsening grains in the thin film layer.

예를 들면, 220 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 박막층을 400

Figure pat00001
내지 900
Figure pat00002
의 온도로 열처리할 수 있으나, 결정립의 조대화를 위한 일 실시예에 따른 열처리 온도는 이에 한정되는 것은 아니며, 박막층을 구성하는 물질에 따라 상이하게 설정될 수 있다. For example, in step 220, a method for forming a high-quality ultra-thin film according to an embodiment of the present invention comprises forming a thin film layer at 400
Figure pat00001
Inland 900
Figure pat00002
The heat treatment temperature according to one embodiment for coarsening of grains is not limited thereto and may be set differently depending on the material constituting the thin film layer.

다음으로, 230 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 원자층 식각법을 통해, 열처리된 박막층을 기 설정된 두께로 식각하여 극박막을 형성할 수 있다.Next, in step 230, a method for forming a high-quality ultra-thin film according to an embodiment can form an ultra-thin film by etching a heat-treated thin film layer to a preset thickness through an atomic layer etching method.

예를 들면, 230 단계에서 일 실시예에 따른 고품질 극박막의 형성 방법은 사플루오린화탄소(CH4), 플루오로포름(CHF3), 육플루오린화 황(SF6), 염소(Cl2), 삼염화붕소(BCl3), 브롬화 수소(HBr), 아르곤(Ar), 아세틸 아세톤(acacH), 수소(H2) 및 플루오린(F2) 중 적어도 하나의 물질을 포함하는 식각 기체를 이용하는 원자층 식각법을 통해 극박막을 형성할 수 있다.For example, in step 230, a method for forming a high-quality ultra-thin film according to one embodiment can form an ultra-thin film through an atomic layer etching method using an etching gas containing at least one of carbon tetrafluoride (CH 4 ), fluoroform (CHF 3 ), sulfur hexafluoride (SF 6 ), chlorine (Cl 2 ), boron trichloride (BCl 3 ), hydrogen bromide (HBr), argon (Ar), acetylacetone (acacH), hydrogen (H2), and fluorine (F 2 ).

도 3은 일 실시예에 따른 고품질 극박막의 형성 방법을 통해 형성된 초극박막의 박막 특성을 설명하기 위한 도면이다. FIG. 3 is a drawing for explaining the thin film characteristics of an ultra-thin film formed through a method for forming a high-quality ultra-thin film according to one embodiment.

도 3을 참조하면, 일 실시예에 따른 고품질 극박막의 형성 방법은 원자층 증착법을 통해 기판 상에 금속, 산화물 및 질화물 중 적어도 하나에 기초하는 박막층을 형성한 후, 박막층을 기 설정된 온도에서 열처리하여 박막층의 결정립을 조대화시킬 수 있다.Referring to FIG. 3, a method for forming a high-quality ultra-thin film according to one embodiment includes forming a thin film layer based on at least one of a metal, an oxide, and a nitride on a substrate through an atomic layer deposition method, and then heat-treating the thin film layer at a preset temperature to coarsen grains of the thin film layer.

또한, 일 실시예에 따른 고품질 극박막의 형성 방법은 원자층 식각법을 통해 결정립이 조대화된 박막층을 식각함으로써, 매우 얇은 두께에서도 결정성이 유지되어 비저항 특성 및 유전율 특성과 같은 박막 특성이 향상된 초극박막을 형성할 수 있다. In addition, a method for forming a high-quality ultra-thin film according to one embodiment can form an ultra-thin film with improved film properties such as resistivity and dielectric constant characteristics by etching a thin film layer with coarse grains through atomic layer etching, thereby maintaining crystallinity even at a very thin thickness.

구체적으로, 기존에는 원자층 증착법을 통해 초극박막을 형성한 후, 후열처리 등을 통해 결정성, 비저항 및 유전율 등의 박막 특성을 개선하고자 하였으나, 이 경우 표면 특성의 열화 및 계면층 형성 문제로 인해 물성 유지가 어렵다는 문제가 있다. Specifically, in the past, an ultra-thin film was formed through atomic layer deposition, and then the film properties, such as crystallinity, resistivity, and permittivity, were improved through post-heat treatment, etc. However, in this case, there was a problem in that it was difficult to maintain the physical properties due to the deterioration of surface properties and the formation of an interface layer.

이러한 문제를 해결하기 위해서는 표면에서 증착 초기에 일어나는 응집을 억제해야 하며, 이 과정에서 작은 조밀한 결정들을 형성하게 되는데, 이는 극박막의 비저항 부분에서 결정립에 의한 산란(scattering)을 발생시켜 비저항을 높이는 효과를 가져오기 때문에 고품질의 극박막을 획득하는데 어려움이 있다. To solve these problems, it is necessary to suppress the agglomeration that occurs in the early stage of deposition on the surface, and in this process, small, dense crystals are formed. This causes scattering by the crystal grains in the resistivity portion of the ultra-thin film, which increases the resistivity, making it difficult to obtain a high-quality ultra-thin film.

반면, 일 실시예에 따른 고품질 극박막의 형성 방법은 원자층 증착법으로 형성된 박막층의 결정립을 열처리를 통해 조대화 시킨 후, 결정립이 조대화된 박막을 원자층 식각법으로 식각하여 초극박막을 형성함으로써, 조대화된 결정립을 가지는 고품질의 극박막을 형성할 수 있다. On the other hand, a method for forming a high-quality ultra-thin film according to one embodiment comprises forming a high-quality ultra-thin film by coarsening grains of a thin film layer formed by atomic layer deposition through heat treatment, and then etching the thin film with coarsened grains through atomic layer etching to form an ultra-thin film, thereby forming a high-quality ultra-thin film with coarsened grains.

구체적으로, 박막의 두께(thikness) 변화에 따른 저항(resistivity)의 변화 특성을 도시하는 도면부호 300에 따르면, 기존 원자층 증착법을 통해 형성된 박막(310)은 두께가 얇아 짐에 따라 저항 값이 급격하게 증가하는 것을 확인할 수 있다. Specifically, according to the drawing symbol 300 showing the characteristics of the change in resistance according to the change in the thickness of the thin film, it can be confirmed that the resistance value of the thin film (310) formed through the existing atomic layer deposition method increases rapidly as the thickness decreases.

반면, 일 실시예에 따른 고품질 극박막의 형성 방법을 통해 형성된 박막(320)은 두께가 얇아짐에 따른 저항 값의 증가가 최대한 억제되어, 비저항 특성이 개선이 되는 것을 확인할 수 있다. On the other hand, it can be confirmed that the thin film (320) formed through the method for forming a high-quality ultra-thin film according to one embodiment has improved resistivity characteristics by maximally suppressing the increase in resistance value due to a decrease in thickness.

도 4a 내지 도 4c는 일 실시예에 따른 고품질 극박막의 형성 방법을 통해 박막층의 결정립을 조대화시키는 방법을 보다 구체적으로 설명하기 위한 도면이다. FIGS. 4A to 4C are drawings for more specifically explaining a method of coarsening grains in a thin film layer through a method of forming a high-quality ultra-thin film according to one embodiment.

도 4a 내지 도 4c를 참조하면, 도면부호 410 및 420은 박막층에 대한 열처리 온도의 변화에 따른 저항의 크기 변화를 실험한 결과를 도시하며, 보다 구체적으로, 도면부호 410은 질소(N2) 분위기, 도면부호 420은 수소(H2) 및 아르곤 가스(Ar) 분위기에서 실험한 결과를 도시한다.Referring to FIGS. 4a to 4c, reference numerals 410 and 420 illustrate the results of experiments on changes in the size of resistance according to changes in the heat treatment temperature for a thin film layer. More specifically, reference numeral 410 illustrates the results of experiments in a nitrogen (N 2 ) atmosphere, and reference numeral 420 illustrates the results of experiments in a hydrogen (H 2 ) and argon gas (Ar) atmosphere.

도면부호 430은 도면부호 410 및 420의 실험에 따른 박막층의 결정립의 크기 변화의 측정 결과를 도시한다.Drawing reference numeral 430 illustrates the measurement results of changes in the size of crystal grains in a thin film layer according to the experiments of drawings reference numerals 410 and 420.

구체적으로, 일 실시예에 따른 고품질 극박막의 형성 방법은 원자층 증착법을 통해 기판 상에 금속, 산화물 및 질화물 중 적어도 하나에 기초하는 박막층을 형성한 후, 박막층을 400

Figure pat00003
내지 900
Figure pat00004
의 온도로 열처리하여 박막층의 결정립을 조대화 시킬 수 있다. Specifically, a method for forming a high-quality ultra-thin film according to one embodiment comprises forming a thin film layer based on at least one of a metal, an oxide, and a nitride on a substrate through an atomic layer deposition method, and then heating the thin film layer for 400
Figure pat00003
Inland 900
Figure pat00004
The grain size of the thin film layer can be coarsened by heat treatment at a temperature of .

도면부호 410 및 420에 따르면, 박막층을 400

Figure pat00005
내지 900
Figure pat00006
의 온도로 열처리하였을 때, 비저항의 개선 효과를 확인할 수 있으며, 특히 600
Figure pat00007
이상의 온도에서 열처리를 하였을 때 비저항의 개선 특성이 가장 큰 것으로 나타났다. According to the drawings 410 and 420, the thin film layer is 400
Figure pat00005
Inland 900
Figure pat00006
When heat-treated at a temperature of 600, the improvement in resistivity can be confirmed, especially at 600
Figure pat00007
It was found that the improvement in resistivity was greatest when heat treatment was performed at the above temperature.

또한, 도면부호 430에 따르면, 열처리에 따른 비저항의 개선 특성은 열처리에 따른 결정립의 조대화가 원인인 것을 확인할 수 있다.In addition, according to drawing symbol 430, it can be confirmed that the improvement in resistivity due to heat treatment is caused by coarsening of crystal grains due to heat treatment.

본 발명에 의해 제조된 극박막의 비저항은 상기 박막층을 형성한 후 열처리를 수행하지 않은 극박막 대비 향상될 수 있다. 본 발명에 의해 제조된 극박막의 비저항은 62 내지 80 μΩcm일 수 있다.The resistivity of the ultra-thin film manufactured by the present invention can be improved compared to an ultra-thin film that is not subjected to heat treatment after forming the thin film layer. The resistivity of the ultra-thin film manufactured by the present invention can be 62 to 80 μΩcm.

도 5 내지 도 16은 본 발명의 극박막 형성 방법에 의해 형성된 루테늄 극박막(530)의 표면 모폴로지(morphology) 및 비저항 변화를 측정한 실험 결과를 나타내는 도면이다.FIGS. 5 to 16 are drawings showing experimental results measuring the surface morphology and resistivity change of a ruthenium ultra-thin film (530) formed by the ultra-thin film forming method of the present invention.

루테늄 극박막(530) 형성 실험에서는 루테늄층(510)의 증착 후 열처리를 수행한 경우와 열처리를 수행한 후 원자층 식각을 수행하여 형성된 루테늄 극박막 및 종래기술의 증착 공정만을 적용하여 형성된 루테늄 극박막의 두께 변화에 따른 비저항 변화, 원자층 식각 전후의 표면 모폴로지, 원자층 식각 공정에 따른 원자층 식각률을 조사하였다.In the experiment on the formation of a ruthenium ultra-thin film (530), the change in resistivity according to the thickness change of the ruthenium ultra-thin film formed by performing heat treatment after deposition of the ruthenium layer (510), performing atomic layer etching after heat treatment, and applying only the deposition process of the prior art, the surface morphology before and after atomic layer etching, and the atomic layer etching rate according to the atomic layer etching process were investigated.

실시예의 경우 SiO2 기판 위에 루테늄(Ru)을 원자층 증착(ALD)을 통해 10 nm 증착한 루테늄층(510)을 사용하여 실험을 수행하였다.In the example, an experiment was performed using a ruthenium layer (510) deposited 10 nm thick on a SiO 2 substrate through atomic layer deposition (ALD).

도 5는 루테늄 극박막(530) 형성을 위한 원자층 식각(ALE) 공정을 나타내는 도면이다.Figure 5 is a drawing showing an atomic layer etching (ALE) process for forming a ruthenium ultra-thin film (530).

도 5와 같이, 원자층 증착된 루테늄층(510)에 대한 원자층 식각(ALE) 은 O3 펄스(O3 pulse) 단계, 아르곤(Ar) 가스 퍼지 단계, Hacac 펄스 단계, 아르곤(Ar) 가스 퍼지 단계의 4개의 순차적인 단계를 한 사이클로 하여 수행하였다.As shown in Fig. 5, atomic layer etching (ALE) for the atomic layer deposited ruthenium layer (510) was performed in one cycle by four sequential steps: an O 3 pulse step, an argon (Ar) gas purge step, a Hacac pulse step, and an argon (Ar) gas purge step.

O3 펄스 단계는 원자층 증착된 루테늄층(510)의 표면에 수 nm의 RuOx 층을 형성한다. 이 후, Hacac 펄스 단계는 Hacac 주입을 통해 루테늄층(510)의 표면에 형성된 RuOx 층을 RuOx(acac)2-x의 기상 형태로 제거하여, 루테늄층(510)을 식각한다.The O 3 pulse step forms a RuO x layer of several nm on the surface of the atomic layer deposited ruthenium layer (510). Thereafter, the Hacac pulse step removes the RuO x layer formed on the surface of the ruthenium layer (510) in the form of a vapor phase of RuO x (acac) 2-x through Hacac injection, thereby etching the ruthenium layer (510).

도 6은 본 발명의 극박막 형성 방법과 종래기술의 증착 공정만을 적용해 형성된 루테늄 극박막의 비저항 변화 비교 결과를 나타내는 도면이다.Figure 6 is a drawing showing the results of comparing the change in resistivity of an ultra-thin film of ruthenium formed by applying only the ultra-thin film forming method of the present invention and the deposition process of the prior art.

도 6의 (a)는 원자층 증착(Deposition)-열처리-원자층 식각을 포함하는 실시예의 루테늄 극박막 형성 공정(위)과 종래기술의 증착 공정만을 적용한 루테늄 극박막 형성 공정(아래)을 나타내고, 도 6의 (b)는 실시예에 따라 형성된 루테늄 극박막(530)(L1)과 종래기술에 의해 형성된 루테늄 극박막(L2)의 두께(thickness)에 따른 비저항(Resistivity) 변화를 나타내는 그래프이다.FIG. 6 (a) shows a ruthenium ultra-thin film formation process (top) including atomic layer deposition-heat treatment-atomic layer etching and a ruthenium ultra-thin film formation process (bottom) using only a deposition process of a conventional technique, and FIG. 6 (b) is a graph showing a change in resistivity according to the thickness of a ruthenium ultra-thin film (530) (L1) formed according to an embodiment and a ruthenium ultra-thin film (L2) formed by a conventional technique.

도 5의 원자층 식각 공정을 통해 루테늄층(510)(루테늄 후막)을 원하는 두께까지 식각하여 루테늄 극박막(530)을 형성하고, 이를 종래기술의 증착 공정에 의해 형성된 루테늄 극박막(이하, '제2 루테늄 극박막'이라 함)과 비교하였다.Through the atomic layer etching process of Fig. 5, the ruthenium layer (510) (ruthenium thick film) was etched to a desired thickness to form a ruthenium ultra-thin film (530), which was compared with a ruthenium ultra-thin film (hereinafter referred to as a “second ruthenium ultra-thin film”) formed by a deposition process of the prior art.

도 6의 (a)와 같이, 종래기술의 증착 공정에 의해 제2 루테늄 극박막을 형성하는 경우, 증착 공정 초기에 루테늄 아일랜드(island)(513)가 형성되었다. 이에 의해, 제2 루테늄 극박막은 도 6 (b)의 L2와 같이, 두께가 감소할 수록 루테늄 아일랜드(513)에 의한 불연속성에 의해 비저항이 특정 두께 이하에서 급격하게 증가하여 측정하지 못하였다. 반면, 실시예의 루테늄 극박막(530)은 도 6 (b)의 L1과 같이, 두께가 감소하더라도 그 증가율이 크지 않았다. 이에 따라, 실시예의 원자층 증착 공정에 의해 형성된 루테늄층(510)을 원자층 식각을 수행하여 형성된 루테늄 극박막(530)은 증착 공정 시 루테늄 박막에서 발생하는 불연속성을 억제하고, 이에 따라 비저항 증가가 억제되어 저저항의 루테늄 극박막(530)을 구현할 수 있음을 확인하였다.As shown in (a) of FIG. 6, when the second ruthenium ultra-thin film is formed by the deposition process of the prior art, a ruthenium island (513) is formed at the beginning of the deposition process. Accordingly, as shown in L2 of FIG. 6 (b), the resistivity of the second ruthenium ultra-thin film rapidly increases below a certain thickness due to the discontinuity caused by the ruthenium island (513) as the thickness decreases, and thus the resistivity could not be measured. On the other hand, as shown in L1 of FIG. 6 (b), the ruthenium ultra-thin film (530) of the embodiment did not show a large increase rate even when the thickness decreased. Accordingly, it was confirmed that the ruthenium ultra-thin film (530) formed by performing atomic layer etching on the ruthenium layer (510) formed by the atomic layer deposition process of the embodiment suppresses the discontinuity occurring in the ruthenium thin film during the deposition process, and accordingly, the increase in resistivity is suppressed, thereby realizing a low-resistance ruthenium ultra-thin film (530).

도 7은 실시예의 루테늄층(510)에 대한 원자층 식각 윈도우를 나타내는 그래프이다.FIG. 7 is a graph showing an atomic layer etching window for a ruthenium layer (510) of the embodiment.

실시예의 원자층 식각 공정의 전 공전 온도에 따른 루테늄 극박막(530)의 식각률(etch rate)을 도 7과 같이 측정하였다. 측정 결과 175 ℃ 이하의 온도에서는 원자층 식각이 수행되지 않았다. 반면 230 ℃ 이상의 온도에서는 식각률이 너무 높아 적용할 수 없었다. 이에 의해, 175 ℃에서 230 ℃ 범위의 원자층 식각 윈도우를 확보하였다.The etch rate of the ruthenium ultra-thin film (530) according to the full-circle temperature of the atomic layer etching process of the example was measured as shown in Fig. 7. The measurement results showed that atomic layer etching was not performed at temperatures below 175°C. On the other hand, at temperatures above 230°C, the etch rate was too high to be applied. As a result, an atomic layer etching window in the range of 175°C to 230°C was secured.

도 8은 반응물 주입에 따른 루테늄층(510)에 대한 원자층 식각의 자기 제한 특성(self limiting properties)을 나타내는 그래프이다.Figure 8 is a graph showing the self-limiting properties of atomic layer etching of a ruthenium layer (510) according to reactant injection.

200 ℃의 온도에서 O3 주입 및 Hacac 주입 시간을 변화하여 50 사이클 동안 루테늄 극박막(530)의 면밀도 변화를 측정하였다. 각각 4초, 5초의 O3 주입 및 Hacac 주입에서 루테늄 극박막(530)의 면밀도 감소가 포화됨을 확인하였다. 이를 통해서 O3 및 Hacac 주입에 의한 자기 제한적 표면 반응이 4초, 5초, 20초, 5초, 20초의 원자층 식각 공정에 따라 진행됨을 확인하였다.The areal density change of the ruthenium ultra-thin film (530) was measured for 50 cycles by changing the O 3 injection and Hacac injection times at a temperature of 200 ℃. It was confirmed that the decrease in the areal density of the ruthenium ultra-thin film (530) was saturated at 4 and 5 seconds of O 3 injection and Hacac injection, respectively. Through this, it was confirmed that the self-limiting surface reaction by O 3 and Hacac injection proceeded according to the atomic layer etching process of 4, 5, 20, 5, and 20 seconds.

도 9는 실시예의 루테늄층(510)의 원자층 식각 온도에 따른 비저항 변화를 나타내는 그래프이다.Figure 9 is a graph showing the change in resistivity according to the atomic layer etching temperature of the ruthenium layer (510) of the embodiment.

원자층 증착법에 의해 형성된 루테늄층(510)에서 불연속성으로 인한 비저항 증가가 나타나기 시작하는 5 nm를 기준으로 각각 175 ℃에서 200 ℃에서 원자층 증착-원자층 식각(ALD-ALE) 공정을 통해 루테늄 극박막을 제작하고, 비저항을 비교하였다. 비교 결과 175 ℃에서 ALD-ALE를 진행하여 형성된 루테늄 극박막이 가장 낮은 비저항을 가지는 것을 확인하였다.Based on 5 nm, where the increase in resistivity due to discontinuity in the ruthenium layer (510) formed by the atomic layer deposition method begins to appear, ruthenium ultra-thin films were fabricated at 175°C and 200°C through the atomic layer deposition-atomic layer etching (ALD-ALE) process, and their resistivities were compared. As a result of the comparison, it was confirmed that the ruthenium ultra-thin film formed by performing ALD-ALE at 175°C had the lowest resistivity.

도 10은 원자층 증착-원자층 식각에 의해 형성된 루테늄 극박막(ALD-ALE)과 원자층 증착만이 적용되어 형성된 루테늄 극박막(only ALD)의 두께(thickness) 감소에 따른 비저항(Resistivity) 변화를 나타내는 그래프이다.Figure 10 is a graph showing the change in resistivity according to a decrease in the thickness of a ruthenium ultra-thin film formed by atomic layer deposition-atomic layer etching (ALD-ALE) and a ruthenium ultra-thin film formed by applying only atomic layer deposition (only ALD).

도 9의 설명과 같이, 최적화된 원자층 증착-원자층 식각(ALD-ALE) 공정을 적용하여 루테늄 극박막을 제작한 후 박막의 불연속성에 의한 비저항 증가를 측정하였다. 측정결과, 1.72 nm의 얇은 두께에서 436 μΩcm의 비저항을 가지는 것을 확인하였다. 즉, 실시예의 원자층 증착-원자층 식각(ALD-ALE) 공정은 원자층 증착 공정 시 얇은 두께의 루테늄 박막에서 발생하는 박막의 불연속성에 의한 비저항 증가 현상을 억제하는 것을 확인하였다.As described in Fig. 9, an optimized atomic layer deposition-atomic layer etching (ALD-ALE) process was applied to fabricate a ruthenium ultra-thin film, and then the increase in resistivity due to the discontinuity of the film was measured. As a result of the measurement, it was confirmed that it had a resistivity of 436 μΩcm at a thin thickness of 1.72 nm. That is, it was confirmed that the ALD-ALE process of the example suppressed the phenomenon of an increase in resistivity due to the discontinuity of the film that occurs in a thin ruthenium film during the atomic layer deposition process.

도 11은 루테늄층(510)과 원자층 식각 후의 루테늄 극박막(530)의 표면 모폴로지(morphology)를 나타내는 도면이다.Figure 11 is a drawing showing the surface morphology of a ruthenium layer (510) and a ruthenium ultra-thin film (530) after atomic layer etching.

또한 ALE 공정 전후 루테늄층(루테늄 후막) 및 루테늄 극박막의 표면 거칠기(제곱근 평균 거칠기(root mean square, RMS))가 0.983 nm에서 1.246 nm로 급격한 증가 없이 유지됨을 확인하였다. 이를 통해 실시예의 원자층 증착-원자층 식각(ALD-ALE) 공정에서 균일한 원자층 식각 거동을 확인하였다.In addition, it was confirmed that the surface roughness (root mean square, RMS) of the ruthenium layer (ruthenium thick film) and the ruthenium ultra-thin film before and after the ALE process was maintained without a sharp increase from 0.983 nm to 1.246 nm. Through this, uniform atomic layer etching behavior was confirmed in the atomic layer deposition-atomic layer etching (ALD-ALE) process of the example.

도 12는 실시예의 루테늄 극박막의 열처리에 온도에 따른 비저항 변화를 나타내는 그래프이다.Figure 12 is a graph showing the change in resistivity according to temperature during heat treatment of an ultra-thin ruthenium film of an example.

실시예의 루테늄 극박막의 열처리는 N2 가스 분위기에서 700 ℃로 5분간 진행한 후 열처리 온도에 증가에 따라 비저항을 측정하였다. 측정 결과, 도 12와 같이, 700 ℃에서 열처리 온도 증가에 따른 비저항 감소 효과가 포화됨을 확인하였다.The heat treatment of the ruthenium ultra-thin film of the example was performed at 700°C for 5 minutes in a N2 gas atmosphere, and the resistivity was measured as the heat treatment temperature increased. As a result of the measurement, it was confirmed that the effect of reducing the resistivity as the heat treatment temperature increased was saturated at 700°C, as shown in Fig. 12.

도 13은 실시예의 루테늄 극박막의 열처리에 온도에 따른 결정 조대화를 나타내는 TEM 이미지이다.Figure 13 is a TEM image showing the crystal coarsening according to temperature during heat treatment of the ruthenium ultra-thin film of the example.

도 13과 같이, 열처리 온도가 증가함에 따라 결정립이 조대화되는 것을 확인하였다. 즉, 열처리 온도 증가에 따른 비저항의 감소는 결정립 조대화에 의한 결정립계 전자 산란 감소에 따른 결과임을 표면 분석을 통해 확인할 수 있었다.As shown in Fig. 13, it was confirmed that the grains became coarser as the heat treatment temperature increased. That is, it was confirmed through surface analysis that the decrease in resistivity due to the increase in the heat treatment temperature was the result of the decrease in grain boundary electron scattering due to the coarsening of the grains.

도 14는 실시예의 원자층 증착(ALD)-열처리-원자층 식각(ALE) 공정에 의해 형성된 루테늄 극박막(530)과 원자층 증착(ALD)-원자층 식각(ALE) 공정에 의해 형성된 루테늄 극박막(540)의 두께(Thickness) 감소 시의 산란(scattering) 특성에 따른 비저항 변화를 나타내는 도면이다.FIG. 14 is a diagram showing the change in resistivity according to the scattering characteristics when the thickness of a ruthenium ultra-thin film (530) formed by an atomic layer deposition (ALD)-heat treatment-atomic layer etching (ALE) process of an embodiment and a ruthenium ultra-thin film (540) formed by an atomic layer deposition (ALD)-atomic layer etching (ALE) process decreases.

도 14의(a)는 실시예의 원자층 증착-열처리-원자층 식각 단계를 포함하는 루테늄 극박막(530) 형성 공정(a1)과 열처리를 수행하지 않고 원자층 증착-원자층 식각 단계를 포함하는 루테늄 극박막(540) 형성 공정(a2)을 나타낸다. 도 14의 (b)는 루테늄 극박막(530, 540)들의 결정립을 나타낸다. 도 14의 (c)는 루테늄 극박막(530)의 두께 감소에 따른 비저항 변화(L3)와 루테늄 극박막(540)의 두께 감소에 따른 비저항 변화(L4)를 나타내는 그래프이다. Fig. 14(a) shows a process (a1) for forming a ruthenium ultra-thin film (530) including the atomic layer deposition-heat treatment-atomic layer etching steps of an embodiment and a process (a2) for forming a ruthenium ultra-thin film (540) including the atomic layer deposition-atomic layer etching steps without performing the heat treatment. Fig. 14(b) shows grains of the ruthenium ultra-thin films (530, 540). Fig. 14(c) is a graph showing a change in resistivity (L3) according to a thickness decrease of the ruthenium ultra-thin film (530) and a change in resistivity (L4) according to a thickness decrease of the ruthenium ultra-thin film (540).

실시예와 같이, 원자층 증착 공정에 의해 형성된 루테늄층(510)을 열처리한 후 원자층 식각을 수행하여 형성된 루테늄 극박막(530)은 상술한 도 13과 같이 결정립이 조대화되었다. 이에 따라, 전자 산란이 감소되어 도 14의 (c) L3과 같이, 두께 감소에 따른 비저항 증가가 현저히 감소하는 것을 확인하였다. 따라서 실시예의 열처리 공정을 증착과 식각 공정 사이에 적용하는 ALD-열처리-ALE 하이브리드 공정을 통해서 조대화된 결정립을 갖는 루테늄 극박막(530)을 확보할 수 있음을 확인하였다.As in the example, the ruthenium ultra-thin film (530) formed by performing atomic layer etching after heat treatment of the ruthenium layer (510) formed by the atomic layer deposition process had coarsened grains as shown in FIG. 13 described above. Accordingly, it was confirmed that electron scattering was reduced and that the increase in resistivity due to thickness reduction was significantly reduced as shown in (c) L3 of FIG. 14. Therefore, it was confirmed that the ruthenium ultra-thin film (530) having coarsened grains could be secured through the ALD-heat treatment-ALE hybrid process in which the heat treatment process of the example is applied between the deposition and etching processes.

도 15는 열처리된 루테늄층(510)의 공정 온도에 따른 원자층 식각률(ALE Etch rate)의 변화를 나타내는 그래프이다.Figure 15 is a graph showing the change in atomic layer etching rate (ALE etch rate) according to the process temperature of a heat-treated ruthenium layer (510).

도 15와 같이, 원자층 식각 공정의 공정 온도를 높이는 경우 230 ℃ 이상의 온도에서 식각률이 급격히 증가하는 것을 확인하였다. 이에 따라, 도 7과 같이, 실시예의 원자측 식각 윈도우가 175 ℃ 내지 230 ℃의 범위를 가지는 것을 확인하였다.As shown in Fig. 15, it was confirmed that when the process temperature of the atomic layer etching process was increased, the etching rate increased rapidly at a temperature of 230°C or higher. Accordingly, as shown in Fig. 7, it was confirmed that the atomic side etching window of the example had a range of 175°C to 230°C.

종래 기술은 극박막을 형성하기 위하여 극박막을 ALD를 통해 형성한 후 후열처리 등을 통해 결정성, 비저항, 유전율 등을 개선하고자 하였으나, 이 경우 표면 특성의 열화 및 계면층 형성 문제로 인해 물성 유지가 어려웠다. 이러한 문제를 개선하기 위해서는 표면에서 증착 초기에 일어나는 응집을 억제해야 하며, 이 과정에서 작은 조밀한 grain들을 형성하게 되는데, 이는 극박막의 비저항 부분에서 grain boundary에 의한 scattering을 발생시켜 비저항을 높이는 효과를 가져오기 때문에, 고품질의 극박막을 얻기가 어려웠다.In the past, in order to form an ultra-thin film, the technique tried to improve crystallinity, resistivity, and dielectric constant by forming an ultra-thin film through ALD and then performing post-heat treatment, but in this case, it was difficult to maintain the physical properties due to the deterioration of surface characteristics and the formation of an interface layer. In order to improve this problem, the agglomeration that occurs in the early stage of deposition on the surface must be suppressed, and in this process, small, dense grains are formed, but this has the effect of increasing the resistivity by causing scattering by the grain boundary in the resistivity part of the ultra-thin film, so it was difficult to obtain a high-quality ultra-thin film.

본 발명의 실시예는, ALD를 이용하여 증착한 박막의 결정립을 열처리를 통하여 조대화시킨 후 결정립이 조대화된 박막을 ALE 기술을 이용하여 극박막으로 제작하는 공정을 거치기 때문에, 조대화 결정립을 가진 고품질 극박막을 형성할 수 있도록 한다.Since an embodiment of the present invention involves a process of coarsening the crystal grains of a thin film deposited using ALD through heat treatment and then manufacturing the thin film with coarsened crystal grains into an ultra-thin film using ALE technology, it is possible to form a high-quality ultra-thin film with coarsened crystal grains.

따라서 본 발명의 실시예의 ALD-열처리-ALE 하이브리드 공정을 통해 제조된 극박막은 비저항 및 제곱근 평균 표면 거칠치(root mean square, RMS)가 원자층 식각 공정 없이 형성한 극박막, 즉, 원자층 증착막을 수행하여 형성된 극박막 및 원자층 증착 후 열처리를 수행하여 형성된 극박막 대비 향상되는 것을 확인하였다. Therefore, it was confirmed that the ultra-thin film manufactured through the ALD-heat treatment-ALE hybrid process of the embodiment of the present invention has improved resistivity and root mean square (RMS) compared to the ultra-thin film formed without an atomic layer etching process, that is, the ultra-thin film formed by performing an atomic layer deposition film, and the ultra-thin film formed by performing a heat treatment after atomic layer deposition.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.Although the embodiments have been described with limited drawings as described above, those skilled in the art will appreciate that various modifications and variations can be made from the above teachings. For example, even if the described techniques are performed in a different order than the described method, and/or the components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or are replaced or substituted by other components or equivalents, appropriate results can still be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also included in the scope of the claims described below.

110: 박막층을 형성하는 단계
120: 박막층을 열처리하는 단계
130: 열처리된 박막층을 식각하는 단계110: Step of forming a thin film layer
120: Step of heat treating the thin film layer
130: Step of etching the heat-treated thin film layer

Claims (5)

기판 상에 금속, 산화물 및 질화물 중 적어도 하나에 기초하는 박막층을 형성하는 단계;
상기 박막층을 기 설정된 온도에서 열처리하는 단계 및
상기 열처리된 박막층을 기 설정된 두께로 식각하여 극박막을 형성하는 단계를 포함하는
고품질 극박막의 형성 방법. A step of forming a thin film layer based on at least one of a metal, an oxide and a nitride on a substrate;
A step of heat-treating the above thin film layer at a preset temperature; and
A step of forming an ultra-thin film by etching the heat-treated thin film layer to a preset thickness is included.
Method for forming high-quality ultra-thin films. 제1항에 있어서,
상기 박막층을 형성하는 단계는,
원자층 증착법(Atomic Layer Deposition; ALD)을 통해 상기 박막층을 형성하는
고품질 극박막의 형성 방법.In the first paragraph,
The step of forming the above thin film layer is:
The thin film layer is formed through atomic layer deposition (ALD).
Method for forming high-quality ultra-thin films. 제1항에 있어서,
상기 극박막을 형성하는 단계는,
원자층 식각법(Atomic Layer Etching; ALE)을 통해, 상기 박막층을 기 설정된 두께로 식각하는
고품질 극박막의 형성 방법.In the first paragraph,
The step of forming the above ultra-thin film is:
Through atomic layer etching (ALE), the thin film layer is etched to a preset thickness.
Method for forming high-quality ultra-thin films. 제1항에 있어서,
상기 열처리하는 단계는,
상기 박막층을 기 설정된 온도에서 열처리하여 상기 박막층의 결정립을 조대화시키는
고품질 극박막의 형성 방법.In the first paragraph,
The above heat treatment step is,
The above thin film layer is heat treated at a preset temperature to coarsen the grains of the thin film layer.
Method for forming high-quality ultra-thin films. 제1항에 있어서,
상기 극박막을 형성하는 단계의 식각은
O3 펄스 단계, 불활성 가스 퍼지 단계, Hacac 펄스 단계 및 불활성 가스 퍼지 단계를 포함하는 사이클을 1회 이상 수행하는 원자층 식각인,
고품질 극박막의 형성 방법.In the first paragraph,
The etching step of forming the above ultra-thin film is
An atomic layer etching process that performs one or more cycles including an O 3 pulse step, an inert gas purge step, a Hacac pulse step, and an inert gas purge step.
Method for forming high-quality ultra-thin films.
KR1020240058966A 2023-05-04 2024-05-03 Method for forming high-quality ultrathin film Pending KR20240161601A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20230058266 2023-05-04
KR1020230058266 2023-05-04

Publications (1)

Publication Number Publication Date
KR20240161601A true KR20240161601A (en) 2024-11-12

Family

ID=93460000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020240058966A Pending KR20240161601A (en) 2023-05-04 2024-05-03 Method for forming high-quality ultrathin film

Country Status (1)

Country Link
KR (1) KR20240161601A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118968A (en) 2015-04-03 2016-10-12 램 리써치 코포레이션 Deposition of conformal films by ald and atomic layer etch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118968A (en) 2015-04-03 2016-10-12 램 리써치 코포레이션 Deposition of conformal films by ald and atomic layer etch

Similar Documents

Publication Publication Date Title
US10204788B1 (en) Method of forming high dielectric constant dielectric layer by atomic layer deposition
Leskelä et al. Atomic layer deposition (ALD): from precursors to thin film structures
US7727864B2 (en) Controlled composition using plasma-enhanced atomic layer deposition
US6524867B2 (en) Method for forming platinum-rhodium stack as an oxygen barrier
US7875912B2 (en) Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US7989285B2 (en) Method of forming a film containing dysprosium oxide and hafnium oxide using atomic layer deposition
KR100591507B1 (en) Atomic layer deposition of nanolaminate film
US8765616B2 (en) Zirconium-doped tantalum oxide films
US20210384035A1 (en) Fluorine-Free Tungsten ALD And Tungsten Selective CVD For Dielectrics
US12022650B2 (en) Low resistivity DRAM buried word line stack
TW201409696A (en) Semiconductor device including fluorine-free tungsten barrier layer and method of manufacturing the same
JP2007507902A (en) Growth of high-k dielectrics by atomic layer deposition.
US11646227B2 (en) Method of forming a semiconductor device with air gaps for low capacitance interconnects
US12381087B2 (en) Methods for filling a gap and related systems and devices
US20030124394A1 (en) Multilayer structure used especially as a material of high relative permittivity
US7056784B2 (en) Methods of forming capacitors by ALD to prevent oxidation of the lower electrode
TWI739176B (en) Forming method of structure in semiconductor device for modifying effective oxide thickness
KR20240161601A (en) Method for forming high-quality ultrathin film
KR101757515B1 (en) Ruthenium film formation method and storage medium
Lee et al. Effect of nitrogen incorporation in HfO2 films deposited by plasma-enhanced atomic layer deposition
US20030207097A1 (en) Multilayer structure used especially as a material of high relative permittivity
US9741574B2 (en) Cyclic deposition method for thin film and manufacturing method for semiconductor, and semiconductor device
TWI515803B (en) Doped aluminum in bismuth
KR102786291B1 (en) Method for manufacturing ultrathin film with low-resistivity property
KR102858031B1 (en) Method for manufacturing complex flim of molybdenum oxide including ruthehnium

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13 Pre-grant limitation requested

Free format text: ST27 STATUS EVENT CODE: A-2-3-E10-E13-LIM-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11 Amendment of application requested

Free format text: ST27 STATUS EVENT CODE: A-2-2-P10-P11-NAP-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000