[go: up one dir, main page]

KR20240158916A - 에칭 조성물 - Google Patents

에칭 조성물 Download PDF

Info

Publication number
KR20240158916A
KR20240158916A KR1020247030672A KR20247030672A KR20240158916A KR 20240158916 A KR20240158916 A KR 20240158916A KR 1020247030672 A KR1020247030672 A KR 1020247030672A KR 20247030672 A KR20247030672 A KR 20247030672A KR 20240158916 A KR20240158916 A KR 20240158916A
Authority
KR
South Korea
Prior art keywords
composition
hydroxide
salt
etching
quaternary ammonium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020247030672A
Other languages
English (en)
Inventor
드미트리 디네가
토마스 도리
Original Assignee
후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. filed Critical 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨.
Publication of KR20240158916A publication Critical patent/KR20240158916A/ko
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 개시내용은 예를 들어 다단계 반도체 제조 공정에서 중간 단계로서 반도체 기판으로부터 실리콘을 선택적으로 제거하는 데 유용한 에칭 조성물에 관한 것이다.

Description

에칭 조성물
관련 출원에 대한 상호 참조
본 출원은 2022년 3월 10일에 출원된 미국 가출원 일련 번호 63/318,498에 대한 우선권을 주장하며, 그 내용은 본원에 전체적으로 참조로 통합되어 있다.
개시내용의 분야
본 개시내용은 에칭 조성물 및 에칭 조성물을 사용하는 공정에 관한 것이다. 특히, 본 개시내용은 금속 도체(예: 구리), 게이트(gate) 재료(예: SiGe), 배리어(barrier) 재료, 절연체 재료(예: 저 유전율(low-k) 유전체 재료)와 같은 다른 노출되거나 기저에 있는 재료의 존재 하에서 실리콘을 선택적으로 에칭할 수 있는 에칭 조성물에 관한 것이다.
반도체 산업은 마이크로 전자 장치, 실리콘 칩, 액정 디스플레이, MEMS(미세 전자 기계 시스템(Micro Electro Mechanical Systems)), 인쇄 배선 기판 등의 전자 회로 및 전자 부품의 크기를 빠르게 줄이고 밀도를 높이고 있다. 이들 내에 있는 집적 회로는 각 회로 층 사이의 절연 층의 두께가 지속적으로 감소하고 피처(feature) 크기가 점점 더 작아지면서 겹겹이 쌓이거나 적층되고 있다. 피처 크기가 작아지면서, 패턴은 더 작아지고, 디바이스 성능 파라미터는 더 엄격하고 더 견고해졌다. 그 결과, 지금까지 용납될 수 있었던 다양한 문제가 더 이상 용납될 수 없거나 더 작은 피처 크기로 인해 더 큰 문제가 되었다.
첨단 집적 회로 생산에서는, 고밀도와 관련된 문제를 최소화하고 성능을 최적화하기 위해, 고 유전율(high k) 및 저 유전율(low k) 절연체와 각종 배리어(barrier) 층 재료가 사용되었다.
실리콘(Si)은 반도체 소자, 액정 디스플레이, MEMS(미세 전자 기계 시스템(Micro Electro Mechanical Systems)), 인쇄 배선 기판 등의 제조에 활용될 수 있다. 예를 들어, 이는 다중-게이트 전계-효과 트랜지스터(field-effect transistor, FET)(예: 게이트-올-어라운드 FET(GAA FET))와 같은 다중 게이트 소자를 제조하는 공정에서 희생 재료로 사용될 수 있다. 특히, 에피-스택(epi-stack)(즉, 에피택시얼적으로 성장한 스택(epitaxially grown stack))은 실리콘(Si)과 실리콘 게르마늄 합금(SiGe) 층을 번갈아 가며 형성할 수 있으며, 여기서 Si 층은 희생 층이고 SiGe 층은 채널 층이다. 그런 다음 Si 층은 선택적 에칭에 의해(예를 들어, 습식 에칭 공정을 통해) 제거할 수 있는데, 이는 희생 층을 구성하는 재료와 기판을 구성하는 재료가 유사하기 때문에 의도치 않게 벌크 기판에 트렌치가 움푹 들어가게 한다. SiGe 층은 이후 트렌치 위에 매달린 나노와이어(nanowire) 채널로 형성될 수 있다. 그런 다음 얇은 게이트 유전체가 SiGe 나노와이어 채널 주변과 기판의 움푹 들어간 트렌치 위에 배치된다. 그런 다음 금속이 유전체 위에 배치되어 GAA MOSFET의 금속 게이트 전극을 형성한다.
개시내용의 요약
반도체 소자를 제작할 때 실리콘(Si)을 에칭해야 하는 경우가 많다. Si의 다양한 사용 유형과 소자 환경에서, 이 물질이 에칭되는 동시에 다른 층이 접촉하거나 다른 방식으로 노출된다. 이러한 다른 재료(예: 금속 도체, 유전체, 채널 재료, 게이트 재료 및 하드 마스크)가 있는 상태에서 Si를 고도로 선택적으로 에칭하는 것은 장치 수율과 긴 수명을 위해 전형적으로 필요하다.
본 개시내용은 반도체 소자에 존재하는 하드 마스크 층, 게이트 재료(예: SiGe, SiN 또는 SiOx) 및/또는 저-k 유전체 층(예: SiN, SiOx, 탄소 도핑 산화물 또는 SiCO)에 대해 Si(예: 폴리실리콘)를 선택적으로 에칭하기 위한 조성물 및 공정에 관한 것이다. 보다 구체적으로, 본 개시내용은 SiOx 및/또는 SiN에 대해 Si를 선택적으로 에칭하기 위한 조성물 및 공정에 관한 것이다.
일 측면에서, 본 개시내용은 적어도 하나의 4차 암모늄 수산화물(quaternary ammonium hydroxide) 또는 그의 염, 적어도 하나의 산화제, 적어도 하나의 폴리아민 및 물을 포함하는 에칭 조성물을 특징으로 하며, 여기서 조성물은 적어도 약 13의 pH를 갖는다.
다른 측면에서, 본 개시내용은 Si 함유 피처를 지지하는 반도체 기판을 본원에 기재된 에칭 조성물과 접촉시켜 Si 함유 피처를 실질적으로 제거하는 단계를 포함하는 방법을 특징으로 한다.
또 다른 측면에서, 본 개시내용은 상기 기재된 방법에 의해 형성된 물품을 특징으로 하며, 여기서 물품은 반도체 소자(예: 집적 회로)이다.
본원에 정의된 바와 같이, 달리 명시되지 않는 한, 표현된 모든 백분율은 조성물의 총 중량에 대한 중량 백분율로 이해되어야 한다. 달리 명시되지 않는 한, 주변 온도는 약 16도에서 약 27도 섭씨(℃) 사이로 정의된다. 본원에서 사용되는 용어 "층"과 "필름"은 상호교환적으로 사용된다.
일반적으로, 본 개시내용은 적어도 하나의 4차 암모늄 수산화물 또는 그의 염, 적어도 하나의 산화제, 적어도 하나의 폴리아민 및 물을 포함하는(예를 들어, 이를 포함하거나 이로 구성되는) 에칭 조성물(예를 들어, Si를 선택적으로 제거하기 위한 에칭 조성물)을 특징으로 한다. 일부 구현예에서, 에칭 조성물은 이들 4가지 유형의 성분만을 함유한다. 일부 구현예에서, 제거될 Si는 비정질(amorphous) 실리콘 또는 폴리실리콘(폴리-Si), 예컨대 도핑된 폴리-Si(예: n-타입 폴리-Si)이다. 도핑된 폴리-Si는 인과 같은 적합한 도펀트(dopant)를 포함할 수 있다.
일부 구현예에서, 본 개시내용의 에칭 조성물은 적어도 하나(예를 들어, 2개, 3개 또는 4개)의 4차 암모늄 수산화물 또는 그의 염을 포함할 수 있다. 본원에 설명된 4차 암모늄 수산화물 또는 그의 염은 테트라알킬암모늄 수산화물 또는 그의 염(예: 불화물, 염화물 또는 브롬화물 염)일 수 있다. 일부 구현예에서, 테트라알킬암모늄 수산화물 내의 각 알킬기는 독립적으로 OH 또는 아릴(예: 페닐)로 임의로 치환된 C1-C18 알킬이다. 적합한 테트라알킬암모늄 수산화물 또는 그의 염의 예로는 테트라메틸암모늄 수산화물(TMAH), 테트라에틸암모늄 수산화물, 테트라프로필암모늄 수산화물, 테트라부틸암모늄 수산화물, 벤질트리메틸암모늄 수산화물(BTMAH), 메틸트리에틸암모늄 수산화물, 에틸트리메틸암모늄 수산화물(ETMAH), 디메틸디에틸암모늄 수산화물, 2-하이드록시에틸트리메틸암모늄 수산화물, 테트라에탄올암모늄 수산화물, 벤질트리에틸암모늄 수산화물, 벤질트리부틸암모늄 수산화물, 헥사데실트리메틸암모늄 수산화물, 및 그의 염이 포함된다.
일부 구현예에서, 적어도 하나의 4차 암모늄 수산화물 또는 그의 염은 본 개시내용의 에칭 조성물의 적어도 약 0.1 wt%(예를 들어, 적어도 약 0.2 wt%, 적어도 약 0.4 wt%, 적어도 약 0.5 wt%, 적어도 약 0.6 wt%, 적어도 약 0.8 wt%, 적어도 약 1 wt%, 적어도 약 2 wt%, 적어도 약 3 wt%, 적어도 약 4 wt%, 또는 적어도 약 5 wt%) 내지 최대 약 20 wt%(예를 들어, 최대 약 18 wt%, 최대 약 16 wt%, 최대 약 15 wt%, 최대 약 14 wt%, 최대 약 12 wt%, 최대 약 10 wt%, 최대 약 8 wt%, 최대 약 7 wt%, 최대 약 6 wt%, 최대 약 5 wt%, 최대 약 4 wt%, 최대 약 2 wt%, 또는 최대 약 1 wt%)의 양으로 존재한다. 이론에 얽매이고 싶지는 않지만, 4차 암모늄 수산화물 또는 그의 염은 에칭 공정 동안 반도체 기판 상의 Si의 제거를 용이하게 하고 향상시킬 수 있다고 믿어진다.
본 개시내용의 에칭 조성물은 적어도 하나(예를 들어, 2개, 3개 또는 4개)의 산화제를 포함할 수 있다. 적합한 산화제의 예로는 과요오드산(periodic acid), 과염소산(perchloric acid) 및 과산화수소가 있다.
일부 구현예에서, 적어도 하나의 산화제는 본 개시내용의 에칭 조성물의 적어도 약 0.01 wt%(예를 들어, 적어도 약 0.02 wt%, 적어도 약 0.05 wt%, 적어도 약 0.08 wt%, 적어도 약 0.1 wt%, 적어도 약 0.2 wt%, 적어도 약 0.3 wt%, 적어도 약 0.5 wt%, 적어도 약 1 wt%, 적어도 약 2 wt%, 또는 적어도 약 3 wt%) 내지 최대 약 5 wt%(예를 들어, 최대 약 4.5 wt%, 최대 약 4 wt%, 최대 약 3.5 wt%, 최대 약 3 wt%, 최대 약 2.5 wt%, 최대 약 2 wt%, 최대 약 1.5 wt%, 최대 약 1 wt%, 최대 약 0.9 wt%, 또는 최대 약 0.5 wt%) 일 수 있다. 이론에 얽매이고 싶지는 않지만, 산화제는 반도체 기판(예: 고광각(high aspect) 바이알에서) 상의 Si(예: 폴리-Si 또는 도핑된 폴리-Si)의 제거를 용이하게 하고 향상시킬 수 있다고 믿어진다.
일반적으로, 본 개시내용의 에칭 조성물은 적어도 하나(예를 들어, 2개, 3개, 또는 4개)의 폴리아민을 포함할 수 있다. 일부 구현예에서, 폴리아민은 디아민(예를 들어, 아미노기 이외의 작용기(예를 들어, 하이드록실)가 없는 디아민), 트리아민(예를 들어, 아미노기 이외의 작용기(예를 들어, 하이드록실)가 없는 트리아민), 또는 알칸올아민(예를 들어, 적어도 2개의 아미노기를 함유하는 알칸올아민)을 포함할 수 있다.
본원에서 사용되는 용어 "알칸올아민"은 적어도 하나(예를 들어, 2개, 3개 또는 4개)의 아미노기와 적어도 하나(예를 들어, 2개, 3개 또는 4개)의 하이드록실기를 포함하는 화합물을 지칭한다. 일부 구현예에서, 알칸올아민은 화학식 (I)의 화합물일 수 있다: OR3-R-N(R1R2) (I), 여기서 R은 C1-C6 직쇄 또는 분지쇄 알킬렌이고, R1, R2, 및 R3 각각은 독립적으로 H, C3-C6 사이클로알킬, 또는 OH 또는 NH2로 임의로 치환된 C1-C6 알킬이다. 적합한 알칸올아민의 예는 N-(3-아미노프로필)-디에탄올아민이다.
일부 구현예에서, 폴리아민은 화학식 (I)의 화합물일 수 있다: N(R3R4)-R-N(R1R2) (I), 여기서 R은 C1-C6 직쇄 또는 분지형 알킬렌이고, R1, R2, R3, 및 R4 각각은 독립적으로 H, C3-C6 사이클로알킬, 또는 OH 또는 N(R)2로 임의로 치환된 C1-C6 알킬이고, 각 R은 독립적으로 C1-C6 알킬이다. 적합한 트리아민의 예는 펜타메틸디에틸렌트리아민이다.
일부 구현예에서, 적어도 하나의 폴리아민은 본 개시내용의 에칭 조성물의 적어도 약 0.001 wt%(예를 들어, 적어도 약 0.002 wt%, 적어도 약 0.005 wt%, 적어도 약 0.01 wt%, 적어도 약 0.02 wt%, 적어도 약 0.04 wt%, 적어도 약 0.05 wt%, 적어도 약 0.06 wt%, 적어도 약 0.08 wt%, 적어도 약 0.1 wt%, 적어도 약 0.2 wt%, 또는 적어도 약 0.5 wt%) 내지 최대 약 1 wt%(예를 들어, 최대 약 0.8 wt%, 최대 약 0.6 wt%, 최대 약 0.5 wt%, 최대 약 0.4 wt%, 최대 약 0.2 wt%, 최대 약 0.1 wt%, 최대 약 0.08 wt%, 최대 약 0.06 wt%, 또는 최대 약 0.05 wt%) 일 수 있다. 이론에 얽매이고 싶지는 않지만, 폴리아민은 반도체 기판 상의 SiN 및/또는 SiOx의 부식 또는 제거를 줄이거나 최소화할 수 있다고 믿어진다.
일반적으로, 본 개시내용의 에칭 조성물은 용매로서 물을 포함할 수 있다. 일부 구현예에서, 물은 탈이온화되고 초순수일 수 있으며, 유기 오염 물질을 포함하지 않으며, 및/또는 약 4 내지 약 17메가 옴(Ohm) 또는 적어도 약 17메가 옴의 최소 저항률(resistivity)을 가질 수 있다. 일부 구현예에서, 물은 에칭 조성물의 적어도 약 70 wt%(예를 들어, 적어도 약 75 wt%, 적어도 약 80 wt%, 적어도 약 82 wt%, 적어도 약 84 wt%, 적어도 약 85 wt%, 적어도 약 86 wt%, 적어도 약 88 wt%, 적어도 약 90 wt%, 적어도 약 91 wt%, 또는 적어도 약 92 wt%) 내지 최대 약 99 wt%(예를 들어, 최대 약 98 wt%, 최대 약 97 wt%, 최대 약 96 wt%, 최대 약 95 wt%, 최대 약 94 wt%, 최대 약 93 wt%, 최대 약 92 wt%, 최대 약 91 wt%, 최대 약 90 wt%, 최대 약 85 wt%, 또는 최대 약 80 wt%)의 양으로 존재한다. 이론에 얽매이고 싶지는 않지만, 물의 양이 조성물의 99 wt% 보다 많으면 Si 에칭 속도에 부정적인 영향을 미치고 에칭 공정 동안 이의 제거가 감소할 것으로 믿어진다. 다른 한편으로, 이론에 얽매이고 싶지는 않지만, 본 개시내용의 에칭 조성물은 에칭 성능의 감소를 피하기 위해 특정 수준의 물(예: 적어도 약 70 wt%)을 포함해야 한다고 여겨진다.
일부 구현예에서, 본 개시내용의 에칭 조성물은 적어도 하나(예를 들어, 2개, 3개 또는 4개)의 유기 용매를 선택적으로 포함할 수 있다. 일부 구현예에서, 유기 용매는 수용성 유기 용매일 수 있다. 본원에서 정의된 바와 같이, "수용성" 물질(예를 들어, 수용성 유기 용매)은 25℃에서 물에 중량 기준으로 적어도 1%의 용해도를 갖는 물질을 지칭한다. 일부 구현예에서, 유기 용매는 수용성 알코올(예: 알칸 디올 또는 알킬렌 글리콜과 같은 글리콜), 수용성 케톤, 수용성 에스테르 및 수용성 에테르(예: 글리콜 에테르)로 구성된 그룹으로부터 선택될 수 있다. 적합한 유기 용매의 예로는 글리세롤, 프로필렌 글리콜, 헥실렌 글리콜, 1,3-프로판디올, 에틸렌 글리콜 부틸 에테르, 3-메톡시-3-메틸-1-부탄올, 아세톤, 사이클로헥사논, 에틸 아세테이트 및 프로필렌 글리콜 모노에틸 에테르 아세테이트를 포함한다.
일부 구현예에서, 적어도 하나의 유기 용매는 에칭 조성물의 적어도 약 5 wt%(예를 들어, 적어도 약 10 wt%, 적어도 약 15 wt%, 적어도 약 20 wt%, 적어도 약 25 wt%, 적어도 약 30 wt%, 적어도 약 35 wt%, 또는 적어도 약 40 wt%) 내지 최대 약 75 wt%(예를 들어, 최대 약 70 wt%, 최대 약 65 wt%, 최대 약 60 wt%, 최대 약 55 wt%, 최대 약 50 wt%, 최대 약 45 wt%, 또는 최대 약 40 wt%) 일 수 있다. 일부 구현예에서, 본 개시내용의 에칭 조성물은 유기 용매가 실질적으로 없을(substantially free) 수 있다.
일부 구현예에서, 본 개시내용의 에칭 조성물은 적어도 약 13(예를 들어, 적어도 약 13.1, 적어도 약 13.2, 적어도 약 13.3, 적어도 약 13.4, 또는 적어도 약 13.5) 및/또는 최대 약 14(예를 들어, 최대 약 13.9, 최대 약 13.8, 최대 약 13.7, 최대 약 13.6, 또는 최대 약 13.5)의 pH를 가질 수 있다. 이론에 얽매이고 싶지는 않지만, pH가 13보다 낮은 에칭 조성물은 충분한 Si 제거율(removal rate) 및/또는 충분한 수조(bath) 로딩 용량을 갖지 못할 것으로 여겨진다.
일부 구현예에서, 본 개시내용의 에칭 조성물은 pH를 약 13 내지 약 14로 제어하기 위해 적어도 하나(예: 2개, 3개 또는 4개)의 pH 조절제(예: 산 또는 염기)를 선택적으로 포함할 수 있다. 존재하는 경우, 필요한 pH 조절제의 양은 다른 성분(예를 들어, 4차 암모늄 수산화물 및 폴리아민)의 농도가 다른 제형에서 변함에 따라 달라질 수 있다. 일부 구현예에서, pH 조절제는 에칭 조성물의 적어도 약 0.1 wt%(예를 들어, 적어도 약 0.2 wt%, 적어도 약 0.4 wt%, 적어도 약 0.5 wt%, 적어도 약 0.6 wt%, 적어도 약 0.8 wt%, 적어도 약 1 wt%, 적어도 약 1.2 wt%, 적어도 약 1.4 wt%, 또는 적어도 약 1.5 wt%) 및/또는 최대 약 3 wt%(예를 들어, 최대 약 2.8 wt%, 최대 약 2.6 wt%, 최대 약 2.5 wt%, 최대 약 2.4 wt%, 최대 약 2.2 wt%, 최대 약 2 wt%, 또는 최대 약 1.8 wt%)일 수 있다. 일부 구현예에서, 본 개시내용의 에칭 조성물은 pH 조절제가 실질적으로 없을 수 있다.
일부 구현예에서, pH 조절제는 금속 이온이 전혀 없다(미량의 금속 이온 불순물 제외). 적합한 금속 이온이 없는 pH 조절제에는 산과 염기가 포함된다. pH 조절제로 사용할 수 있는 적합한 산에는 유기산(예: 카르복실산) 및 무기산이 포함된다. 대표적인 카르복실산에는 모노카르복실산, 바이카르복실산, 트리카르복실산, 모노카르복실산의 α-하이드록시산 및 β-하이드록시산, 바이카르복실산의 α-하이드록시산 또는 β-하이드록시산, 또는 트리카르복실산의 α-하이드록시산 및 β-하이드록시산이 포함되지만 이에 국한되지 않는다. 적합한 카르복실산의 예로는 구연산, 말레산, 푸마르산, 락트산, 글리콜산, 옥살산, 타르타르산, 숙신산 및 벤조산을 포함한다. 적합한 무기산의 예로는 인산, 질산, 황산 및 염산을 포함한다.
pH 조절제로 사용할 수 있는 적합한 염기에는 수산화 암모늄, 모노아민(알칸올아민 포함), 사이클릭 아민이 포함된다. 적합한 모노아민의 예로는 트리에틸아민, 트리부틸아민, 트리펜틸아민, 디에틸아민, 부틸아민, 디부틸아민, 및 벤질아민이 포함되지만 이에 국한되지 않는다. 적합한 알칸올아민의 예로는 모노에탄올아민, 디에탄올아민, 트리에탄올아민 및 아미노프로필디에탄올아민이 포함되지만 이에 국한되지 않는다. 적합한 사이클릭 아민의 예로는 1,8-디아자바이사이클로[5.4.0]-7-운데센(DBU), 1,5-디아자바이사이클로[4.3.0]-5-노넨(DBN) 및 옥타하이드로-2H-퀴놀리진이 포함되지만 이에 국한되지 않는다.
일부 구현예에서, 본 개시내용의 에칭 조성물은 pH 조절제, 부식 억제제, 계면활성제, 추가 유기 용매, 살생제(biocide) 및 소포제(defoaming agent)와 같은 첨가제를 선택적 성분으로 함유할 수 있다. 특정 적합한 첨가제의 예로는 알코올(예: 폴리비닐 알코올 및 당 알코올), 유기산(예: 이미니디아세트산(iminidiacetic acid), 말론산, 옥살산, 숙신산 및 말산) 및 무기산(예: 붕산)을 포함한다. 적합한 소포제의 예로는 폴리실록산 소포제(defoamer)(예: 폴리디메틸실록산), 폴리에틸렌 글리콜 메틸 에테르 폴리머, 에틸렌 옥사이드/프로필렌 옥사이드 공중합체, 및 글리시딜 에테르 캡핑 아세틸렌 디올 에톡실레이트(본원에 참조로 포함된 미국 특허 제6,717,019호에 기술된 것과 같은)를 포함한다. 적합한 계면활성제의 예로는 양이온성, 음이온성, 비이온성 및 양성 계면활성제를 포함한다.
일반적으로, 본 개시내용의 에칭 조성물은 상대적으로 높은 Si/유전체 물질(예: SiN, SiOx 또는 SiCO) 제거율 선택성(removal rate selectivity)(즉, 유전체 물질 제거율에 대한 Si 제거율의 높은 비율)을 가질 수 있다. 일부 구현예에서, 에칭 조성물은 적어도 약 10(예를 들어, 적어도 약 20, 적어도 약 40, 적어도 약 50, 적어도 약 60, 적어도 약 80, 적어도 약 100, 적어도 약 150, 적어도 약 200, 적어도 약 250, 적어도 약 300, 적어도 약 350, 적어도 약 400, 적어도 약 450, 또는 적어도 약 500) 및/또는 최대 약 5000(예를 들어, 최대 약 4000, 최대 약 3000, 최대 약 2000, 또는 최대 약 1000)의 Si/유전체 물질 제거율 선택성을 가질 수 있다.
일부 구현예에서, 본 개시내용의 에칭 조성물은 하나 이상의 첨가제 성분이 실질적으로 없을 수 있으며, 하나를 초과하는 경우, 임의의 조합으로 존재할 수 있다. 이러한 성분은 유기 용매, 폴리머(예: 비이온성, 양이온성 또는 음이온성 폴리머), 산소 스캐빈저, 4차 암모늄 화합물(예: 염 또는 수산화물), 알칼리성 염기(예컨대 NaOH, KOH, LiOH, Mg(OH)2, 및 Ca(OH)2), 계면활성제(예: 양이온성, 음이온성 또는 비이온성 계면활성제), 소포제, 불소 함유 화합물(예: 불소 화합물 또는 불소화 화합물(예컨대 불소화 폴리머/계면활성제)), 실란과 같은 실리콘 함유 화합물(예: 알콕시실란), 질소 함유 화합물(예: 아미노산, 아민, 이민(예: 1,8-디아자바이사이클로[5.4.0]-7-운데센(DBU) 및 1,5-디아자바이사이클로[4.3.0]논-5-엔(DBN)과 같은 아미딘), 아미드 또는 이미드), 연마제(예: 세리아(ceria) 연마제, 비이온성 연마제, 표면 개질 연마제, 음전하/양전하 연마제, 또는 세라믹 연마제 복합재), 가소제, 산화제(예: 과산화물 예컨대 과산화수소, 및 과요오드산), 부식 억제제(예: 아졸 또는 비아졸 부식 억제제), 전해질(예: 폴리전해질), 규산염(silicate), 고리형 화합물(예: 아졸(예컨대 디아졸, 트리아졸 또는 테트라졸), 트리아진, 및 적어도 두 개의 고리를 함유하는 고리형 화합물, 예컨대 치환되거나 치환되지 않은 나프탈렌, 또는 치환되거나 치환되지 않은 바이페닐에테르), 킬레이트제, 완충제, 유기산(예: 카르복실산 예컨대 하이드록시카르복실산, 폴리카르복실산, 및 설폰산) 및 무기산(예: 황산, 아황산, 아질산, 질산, 아인산 및 인산)과 같은 산, 염(예: 할로겐화물(halide) 염 또는 금속염) 및 촉매(예: 금속 함유 촉매)로 구성된 그룹으로부터 선택된다. 일부 구현예에서, 조성물은 4차 암모늄염 이외의 염이 실질적으로 없다. 본원에서 사용되는 바와 같이, 에칭 조성물에서 "실질적으로 없는(substantially free)" 성분은 에칭 조성물에 의도적으로 첨가되지 않은 성분을 지칭한다. 일부 구현예에서, 본원에서 설명하는 에칭 조성물은 에칭 조성물에서 실질적으로 없는 상기 성분들 중 하나 이상의 성분을 최대 약 1000 ppm(예를 들어, 최대 약 500 ppm, 최대 약 250 ppm, 최대 약 100 ppm, 최대 약 50 ppm, 최대 약 10 ppm, 또는 최대 약 1 ppm)으로 가질 수 있다. 일부 구현예에서, 본원에서 설명하는 에칭 조성물은 상기 성분들 중 하나 이상이 전혀 없을 수 있다.
본 개시내용의 에칭 조성물은 단순히 성분들을 함께 혼합하여 제조할 수도 있고, 키트에서 두 개 이상의 조성물(각각 본원에서 설명하는 에칭 조성물의 특정 성분을 함유함)을 블렌딩하여 제조할 수도 있다.
일부 구현예에서, 본 개시내용은 적어도 하나의 Si 함유 피처를 포함하는 반도체 기판을 에칭하는 방법을 특징으로 한다. 이 방법은 적어도 하나의 Si 함유 피처를 포함하는 반도체 기판을 본 개시내용의 에칭 조성물과 접촉시켜 Si 함유 피처를 실질적으로 제거하는 단계를 포함할 수 있다. 일부 구현예에서, 반도체 기판은 표면 상에 패턴을 포함할 수 있고, Si 함유 피처 필름은 패턴의 일부이다. 일부 구현예에서, 이 방법은 접촉 단계 후에 헹굼(rinse) 용매로 반도체 기판을 헹구는 단계 및/또는 헹굼 단계 후에 반도체 기판을 건조하는 단계를 더 포함할 수 있다.
일부 구현예에서, 이 방법은 반도체 기판에서 금속 도체(예: Cu) 또는 유전체 물질(예: SiN, SiOx 또는 SiCO)을 실질적으로 제거하지 않는다. 예를 들어, 이 방법은 반도체 기판에서 금속 도체 또는 유전체 물질의 중량 기준으로 약 5% 이상(예를 들어, 중량 기준으로 약 3% 이상 또는 중량 기준으로 약 1% 이상)을 제거하지 않는다.
일부 구현예에서, 에칭 방법은 다음 단계를 포함한다:
(A) Si 함유 피처(예를 들어, 패턴 내에)를 포함하는 반도체 기판을 제공하는 단계;
(B) 반도체 기판을 본원에 기술된 에칭 조성물과 접촉시키는 단계;
(C) 하나 이상의 적합한 헹굼 용매로 반도체 기판을 헹구는 단계; 및
(D) 선택적으로, 반도체 기판을 건조하는 단계(예를 들어, 헹굼 용매를 제거하고 반도체 기판의 무결성을 손상시키지 않는 임의의 적합한 수단에 의해).
이 방법으로 에칭할 반도체 기판에는 유기 및 유기 금속 잔류물과 다양한 금속 산화물이 포함될 수 있으며, 이 중 일부 또는 전부가 에칭 공정 중에 또한 제거될 수 있다.
본원에 설명된 반도체 기판(예: 웨이퍼)은 전형적으로 실리콘, 실리콘 게르마늄, GaAs와 같은 III-V족 화합물, 또는 이들의 임의의 조합으로 구성된다. 반도체 기판은 상호 연결(interconnect) 피처(예: 금속 라인 및 유전체 재료)와 같은 노출된 집적 회로 구조를 추가로 포함할 수 있다. 상호 연결 피처에 사용되는 금속 및 금속 합금에는 알루미늄, 구리와 합금된 알루미늄, 구리, 티타늄, 탄탈륨, 코발트, 실리콘, 질화 티타늄, 질화 탄탈륨 및 텅스텐이 포함되지만 이에 국한되지 않는다. 반도체 기판은 또한 층간 유전체, 폴리실리콘, 산화 실리콘, 질화 실리콘, 실리콘 게르마늄, 탄화 실리콘, 산화 티타늄 및 탄소 도핑된 산화 실리콘의 층을 포함할 수 있다.
반도체 기판은 임의의 적절한 방법에 의해 에칭 조성물과 접촉될 수 있으며, 예컨대 에칭 조성물을 탱크에 넣고 반도체 기판을 에칭 조성물에 담그거나 침지시키는 것, 에칭 조성물을 반도체 기판 위에 분무하는 것, 에칭 조성물을 반도체 기판에 스트리밍(streaming)하는 것, 또는 이들의 임의의 조합이 가능하다.
본 개시내용의 에칭 조성물은 약 85℃(예를 들어, 약 50℃에서 약 85℃, 약 60℃에서 약 80℃, 또는 약 65℃에서 약 75℃)의 온도까지 효과적으로 사용될 수 있다. 이 범위에서는 Si의 에칭 속도가 온도에 따라 증가하므로, 더 높은 온도에서 공정을 더 짧은 시간 동안 실행할 수 있다. 반대로, 더 낮은 에칭 온도는 전형적으로 더 긴 에칭 시간을 필요로 한다.
에칭 시간은 사용되는 특정 에칭 방법, 두께 및 온도에 따라 광범위한 범위에서 달라질 수 있다. 침지 배치형 공정에서 에칭하는 경우 적합한 시간 범위는 예를 들어 최대 약 10분(예를 들어, 약 1분에서 약 7분, 약 1분에서 약 5분, 또는 약 2분에서 약 4분)이다. 단일 웨이퍼 공정의 에칭 시간은 약 30초에서 약 60분(예를 들어, 약 10분에서 약 60분, 약 20분에서 약 60분, 또는 약 30분에서 약 60분)까지 다양할 수 있다.
본 개시내용의 에칭 조성물의 에칭 능력을 더욱 촉진하기 위해, 기계적 교반 수단이 사용될 수 있다. 적합한 교반 수단의 예로는 기판 위로 에칭 조성물을 순환시키는 것, 기판 위로 에칭 조성물을 스트리밍하거나 분무하는 것, 및 에칭 공정 동안 초음파 또는 메가소닉 교반을 포함한다. 지면에 대한 반도체 기판의 배향은 임의의 각도일 수 있다. 수평 또는 수직 배향이 바람직하다.
에칭 후, 반도체 기판은 교반 수단이 있거나 없이 약 5초에서 최대 약 5분 동안 적합한 헹굼 용매로 헹굴 수 있다. 다양한 헹굼 용매를 사용하는 여러 헹굼 단계를 사용할 수 있다. 적합한 헹굼 용매의 예로는 탈이온(DI)수, 메탄올, 에탄올, 이소프로필 알코올, N-메틸피롤리디논, 감마-부티로락톤, 디메틸 설폭사이드, 에틸 락테이트 및 프로필렌 글리콜 모노메틸 에테르 아세테이트가 포함되지만 이에 국한되지 않는다. 다르게는, 또는 이에 더하여, pH>8의 수성 헹굼(예컨대 희석된 수성 암모늄 수산화물)을 사용할 수 있다. 헹굼 용매는 본원에 설명된 에칭 조성물을 적용하는 데 사용된 것과 유사한 수단을 사용하여 적용할 수 있다. 에칭 조성물은 헹굼 단계의 시작 전에 반도체 기판으로부터 제거되었을 수도 있고, 헹굼 단계의 시작 시에도 여전히 반도체 기판과 접촉하고 있을 수도 있다. 일부 구현예에서, 헹굼 단계에 사용되는 온도는 16℃와 27℃ 사이이다.
선택적으로, 반도체 기판은 헹굼 단계 후에 건조된다. 당업계에 알려진 모든 적합한 건조 수단이 사용될 수 있다. 적합한 건조 수단의 예로는 스핀 건조, 반도체 기판을 가로질러 건조 가스를 흐르게 하거나, 핫플레이트나 적외선 램프와 같은 가열 수단으로 반도체 기판을 가열하는 것, 마라고니(Maragoni) 건조, 로타고니(rotagoni) 건조, IPA 건조 및 이들의 조합을 포함한다. 건조 시간은 사용되는 특정 방법에 따라 달라지지만 전형적으로 30초에서 최대 몇 분 정도이다.
일부 구현예에서, 본원에 설명된 에칭 방법은 상기 설명된 방법에 의해 얻어진 반도체 기판으로부터 반도체 소자(예: 반도체 칩과 같은 집적 회로 소자)를 형성하는 단계를 추가로 포함한다.
본 발명을 특정 구현예를 참조하여 상세히 기술하였지만, 기술되고 청구된 것의 사상 및 범위 내에서 수정 및 변형이 있다는 것을 이해할 수 있을 것이다.
본 개시내용은 다음의 실시예를 참조하여 보다 상세하게 설명되며, 이는 예시적인 목적을 위한 것으로서 본 개시내용의 범위를 제한하는 것으로 해석되어서는 안 된다.
실시예
일반 절차 1
제형 블렌딩
계산된 용매의 양에 제형의 나머지 성분을 교반하면서 첨가하여 에칭 조성물의 샘플을 제조하였다.
일반 절차 2
재료 및 방법
필름에 대한 블랭킷 필름 에칭 속도 측정은 상업적으로 이용 가능한 패턴이 없는 300 mm 직경 웨이퍼를 사용하여 수행되었으며, 이를 평가를 위해 0.5"×1.0" 테스트 쿠폰으로 잘게 절단하였다. 테스트에 사용된 주요 블랭킷 필름 재료는 1) 실리콘 기판 위에 증착된 약 3000 Å 두께의 폴리실리콘(폴리-Si) 필름; 2) 실리콘 기판 위에 증착된 약 140 Å 두께의 SiN 필름; 및 3) 실리콘 기판 위에 증착된 약 1200 Å 두께의 SiOx 필름을 포함한다.
블랭킷 필름 테스트 쿠폰에 대해 처리전 및 처리후 두께를 측정하여 블랭킷 필름 에칭 속도를 결정하였다. 폴리-Si, SiN 및 SiOx 블랭킷 필름의 경우, Woollam VASE를 사용하여 타원측정법(Ellipsometry)으로 처리전 및 처리후 필름 두께를 측정하였다.
일반 절차 3
비이커 테스트를 통한 에칭 평가
모든 블랭킷 필름 에칭 테스트는 200 g의 샘플 용액이 담긴 600 mL 유리 비이커에서 70℃ 또는 75℃에서 250 rpm으로 지속적으로 교반하면서 수행하였으며, 증발 손실을 최소화하기 위해 항상 Parafilm® 커버를 장착하였다. 샘플 용액에 한쪽 면이 노출된 블랭킷 필름이 있는 모든 블랭킷 테스트 쿠폰은 비이커 스케일 테스트를 위해 다이아몬드 스크라이브(scribe)로 0.5" × 1.0" 정사각형 테스트 쿠폰 크기로 절단하였다. 각 개별 테스트 쿠폰을 4" 길이의 잠금식 플라스틱 핀셋 클립 하나를 사용하여 제자리에 고정하였다. 잠금식 핀셋 클립으로 한쪽 가장자리를 고정한 테스트 쿠폰을 600 mL HDPE 비이커에 매달고 200 g 테스트 용액에 담갔으며 그러는 동안 용액은 75℃에서 250 rpm으로 계속 교반하였다. 각 샘플 쿠폰을 교반된 용액에 넣은 직후, 600 mL HDPE 비이커의 상단을 덮고 Parafilm®으로 다시 밀봉하였다. 테스트 쿠폰은 처리 시간(0.5분 또는 60분)이 경과할 때까지 교반된 용액에 고정된 상태로 두었다.
테스트 용액에서 처리 시간이 경과한 후, 샘플 쿠폰을 600 mL HDPE 비이커에서 즉시 꺼내 헹구었다. 구체적으로, 쿠폰을 300 mL 용량의 초고순도 탈이온수(DI)에 15초간 가볍게 교반하면서 담근 다음, 300 mL의 이소프로필 알코올(IPA)에 15초간 가볍게 교반하면서 담근 다음, 마지막으로 300 mL의 IPA에 15초간 가볍게 교반하면서 담가 헹구었다. 최종 IPA 헹굼 단계 후, 모든 테스트 쿠폰을 휴대용 질소 가스 블로어(blower)를 사용하여 여과된 질소 가스 블로우(blow) 오프 단계를 거치게 하여 IPA의 모든 흔적을 강제로 제거하여 테스트 측정을 위한 최종 건조 샘플을 생산하였다.
실시예 1
제형 실시예 1-12(FE-1 내지 FE-12)를 일반 절차 1에 따라 제조하고, 일반 절차 2 및 3에 따라 평가하였다. 폴리아민을 함유한 제형(즉, FE-1 내지 FE-8)과 그 테스트 결과는 표 1에 요약되어 있다. 폴리-Si 에칭 속도는 테스트 쿠폰을 75℃에서 0.5분 동안 제형에 담근 후 측정하였다. SiN 및 SiOx 에칭 속도는 테스트 쿠폰을 75℃에서 60분 동안 제형에 담근 후 측정하였다.
표 1
폴리아민이 없는 제형(즉, FE-9 내지 FE-12)과 그 테스트 결과는 표 2에 요약되어 있다.
표 2
표 1 및 표 2에 나타난 바와 같이, FE-1 내지 FE-8(이들 모두는 폴리아민을 포함함)은 FE-9 내지 FE-12(이들 모두는 폴리아민을 포함하지 않음)에 비해 낮은 SiN 및/또는 SiOx 에칭 속도를 나타내었다.

Claims (18)

  1. 하기를 포함하는 에칭 조성물:
    적어도 하나의 4차 암모늄 수산화물(quaternary ammonium hydroxide) 또는 그의 염;
    적어도 하나의 산화제;
    적어도 하나의 폴리아민; 및
    물;
    여기서 조성물은 적어도 약 13의 pH를 갖는다.
  2. 제1항에 있어서, 적어도 하나의 4차 암모늄 수산화물 또는 그의 염이 테트라알킬암모늄 수산화물 또는 그의 염을 포함하는 것인, 조성물.
  3. 제1항에 있어서, 적어도 하나의 4차 암모늄 수산화물 또는 그의 염이 테트라메틸암모늄 수산화물, 테트라에틸암모늄 수산화물, 테트라프로필암모늄 수산화물, 테트라부틸암모늄 수산화물, 벤질트리메틸암모늄 수산화물, 메틸트리에틸암모늄 수산화물, 에틸트리메틸암모늄 수산화물, 디메틸디에틸암모늄 수산화물, 2-하이드록시에틸트리메틸암모늄 수산화물, 테트라에탄올암모늄 수산화물, 벤질트리에틸암모늄 수산화물, 벤질트리부틸암모늄 수산화물, 헥사데실트리메틸암모늄 수산화물, 또는 그의 염을 포함하는 것인, 조성물.
  4. 제1항에 있어서, 적어도 하나의 4차 암모늄 수산화물 또는 그의 염이 조성물의 약 0.1 wt% 내지 약 20 wt%의 양으로 존재하는 것인, 조성물.
  5. 제1항에 있어서, 적어도 하나의 산화제가 과요오드산(periodic acid), 과염소산(perchloric acid), 또는 과산화수소를 포함하는 것인, 조성물.
  6. 제1항에 있어서, 적어도 하나의 산화제가 조성물의 약 0.01 wt% 내지 약 5 wt%의 양으로 존재하는 것인, 조성물.
  7. 제1항에 있어서, 적어도 하나의 폴리아민이 디아민, 트리아민, 또는 적어도 2개의 아미노기를 포함하는 알칸올아민을 포함하는 것인, 조성물.
  8. 제1항에 있어서, 적어도 하나의 폴리아민이 N-(3-아미노프로필)-디에탄올아민 또는 펜타메틸디에틸렌트리아민을 포함하는 것인, 조성물.
  9. 제1항에 있어서, 적어도 하나의 폴리아민이 조성물의 약 0.001 wt% 내지 약 1 wt%의 양으로 존재하는 것인, 조성물.
  10. 제1항에 있어서, 물이 조성물의 약 70 wt% 내지 약 99 wt%의 양으로 존재하는 것인, 조성물.
  11. 제1항에 있어서, 조성물이 최대 약 14의 pH를 가지는 것인, 조성물.
  12. 제1항에 있어서, 조성물은 유기 용매, 4차 암모늄염 이외의 염, 또는 부식 억제제가 실질적으로 없는(substantially free) 것인, 조성물.
  13. 제1항에 있어서, 조성물이 적어도 하나의 4차 암모늄 수산화물 또는 그의 염, 적어도 하나의 산화제, 적어도 하나의 폴리아민, 및 물로 구성되는 것인, 조성물.
  14. 하기 단계를 포함하는, 방법:
    Si 함유 피처(feature)를 지지하는 반도체 기판을 제1항의 조성물과 접촉시켜 Si 함유 피처를 실질적으로 제거하는 단계.
  15. 제14항에 있어서, 반도체 기판의 표면에 패턴이 형성되어 있고 Si 함유 피처가 패턴의 일부인, 방법.
  16. 제14항에 있어서, 방법이 SiN 또는 SiOx를 실질적으로 제거하지 않는 것인, 방법.
  17. 제14항의 방법에 의해 형성된 물품(article)으로서, 여기서 물품은 반도체 소자인, 물품.
  18. 제17항에 있어서, 반도체 소자가 집적 회로인, 물품.
KR1020247030672A 2022-03-10 2023-02-14 에칭 조성물 Pending KR20240158916A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202263318498P 2022-03-10 2022-03-10
US63/318,498 2022-03-10
PCT/US2023/013015 WO2023172378A2 (en) 2022-03-10 2023-02-14 Etching compositions

Publications (1)

Publication Number Publication Date
KR20240158916A true KR20240158916A (ko) 2024-11-05

Family

ID=87935724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247030672A Pending KR20240158916A (ko) 2022-03-10 2023-02-14 에칭 조성물

Country Status (8)

Country Link
US (1) US20230313041A1 (ko)
EP (1) EP4490772A2 (ko)
JP (1) JP2025507176A (ko)
KR (1) KR20240158916A (ko)
CN (1) CN119013768A (ko)
IL (1) IL315239A (ko)
TW (1) TW202346643A (ko)
WO (1) WO2023172378A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4416233A1 (en) * 2021-10-12 2024-08-21 Fujifilm Electronic Materials USA, Inc. Etching compositions

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279293B1 (ko) * 2009-03-31 2013-06-26 다이킨 고교 가부시키가이샤 에칭액
JP5792284B2 (ja) * 2010-04-15 2015-10-07 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 老朽化したプリント回路基板のリサイクル方法
CN103249849B (zh) * 2010-08-20 2015-11-25 安格斯公司 从电子垃圾回收贵金属和贱金属的可持续方法
JP5941612B2 (ja) * 2010-08-31 2016-06-29 株式会社フジミインコーポレーテッド 研磨用組成物
WO2012051380A2 (en) * 2010-10-13 2012-04-19 Advanced Technology Materials, Inc. Composition for and method of suppressing titanium nitride corrosion
US8790160B2 (en) * 2011-04-28 2014-07-29 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing composition and method for polishing phase change alloys
JP2014529183A (ja) * 2011-08-01 2014-10-30 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 特定の有機化合物を含む化学機械研磨用組成物の存在下での元素ゲルマニウムおよび／またはＳｉ１−ｘＧｅｘ材料の化学機械研磨を含む、半導体デバイスを製造するための方法
WO2013090517A1 (en) * 2011-12-15 2013-06-20 Advanced Technology Materials, Inc. Apparatus and method for stripping solder metals during the recycling of waste electrical and electronic equipment
JP5439466B2 (ja) * 2011-12-26 2014-03-12 富士フイルム株式会社 シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット
CN111394100A (zh) * 2013-06-06 2020-07-10 恩特格里斯公司 用于选择性蚀刻氮化钛的组合物和方法
US10400167B2 (en) * 2015-11-25 2019-09-03 Versum Materials Us, Llc Etching compositions and methods for using same
US10179878B2 (en) * 2016-12-15 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch chemistry for selective silicon etch
US11180697B2 (en) * 2018-11-19 2021-11-23 Versum Materials Us, Llc Etching solution having silicon oxide corrosion inhibitor and method of using the same
KR20210111289A (ko) * 2019-01-11 2021-09-10 버슘머트리얼즈 유에스, 엘엘씨 산화하프늄 부식 억제제
JPWO2022168687A1 (ko) * 2021-02-03 2022-08-11
US20230052829A1 (en) * 2021-08-05 2023-02-16 Fujifilm Electronic Materials U.S.A., Inc. Compositions and methods of use thereof
JP2023098232A (ja) * 2021-12-28 2023-07-10 東京応化工業株式会社 洗浄液、及び基板の洗浄方法

Also Published As

Publication number Publication date
IL315239A (en) 2024-10-01
TW202346643A (zh) 2023-12-01
WO2023172378A3 (en) 2023-10-12
JP2025507176A (ja) 2025-03-13
WO2023172378A2 (en) 2023-09-14
EP4490772A2 (en) 2025-01-15
CN119013768A (zh) 2024-11-22
US20230313041A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US11124704B2 (en) Etching compositions
WO2019079547A1 (en) ETCHING COMPOSITIONS
KR20230065325A (ko) 에칭 조성물
KR20240158916A (ko) 에칭 조성물
US12074020B2 (en) Etching compositions
WO2023163878A1 (en) Etching compositions
TWI875607B (zh) 蝕刻組成物
WO2025049387A2 (en) Etching compositions
US20240059968A1 (en) Etching compositions
US20240336840A1 (en) Etching Compositions
US20240279549A1 (en) Etching compositions
KR20250049294A (ko) 에칭 조성물
US20250101303A1 (en) Etching compositions

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20240911

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application