[go: up one dir, main page]

KR20240151387A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20240151387A
KR20240151387A KR1020230047303A KR20230047303A KR20240151387A KR 20240151387 A KR20240151387 A KR 20240151387A KR 1020230047303 A KR1020230047303 A KR 1020230047303A KR 20230047303 A KR20230047303 A KR 20230047303A KR 20240151387 A KR20240151387 A KR 20240151387A
Authority
KR
South Korea
Prior art keywords
film
etching stop
trench
insulating film
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020230047303A
Other languages
English (en)
Inventor
김일섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020230047303A priority Critical patent/KR20240151387A/ko
Publication of KR20240151387A publication Critical patent/KR20240151387A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

신뢰성 및 성능을 개선할 수 있는 반도체 장치 제조 방법을 제공하는 것이다. 반도체 장치 제조 방법은 하부 패턴을 포함하는 기판 상에, 식각 정지막과 절연막을 형성하고, 상기 절연막 내에 상부 트렌치를 형성하고, 상기 상부 트렌치의 측벽을 따라 연장된 측벽부와, 상기 상부 트렌치의 바닥면을 따라 연장된 바닥부를 포함하는 배리어막을 형성하고, 제1 건식 식각 공정을 이용하여 상기 배리어막의 바닥부를 제거하여, 상기 절연막을 노출하고, 노출된 상기 절연막을 제거하여, 상기 절연막 내에 하부 트렌치를 형성하고, 상기 하부 트렌치를 형성한 후, 제1 습식 식각 공정을 이용하여 상기 배리어막의 측벽부를 제거하는 것을 포함한다.

Description

반도체 장치 제조 방법{Method for fabricating semiconductor device}
본 발명은 반도체 장치 제조 방법에 관한 것이다.
전자기술의 발달로 인해, 최근 반도체 소자의 다운-스케일링(down-scaling)이 급속도로 진행됨에 따라, 반도체 칩의 고집적화 및 저전력화가 요구되고 있다. 반도체 칩의 고집적화 및 저전력화를 위해, 배선층의 종횡비(aspect ratio)는 증가하게 된다.
이와 같이 종횡비가 증가한 배선층에서, 하부 배선의 손상(damage)을 줄여주면서, 안정적으로 비아홀을 형성하는 방법에 대해서 다양한 연구가 진행되고 있다.
본 발명이 해결하려는 과제는 상부 배선 공정과 하부 배선 공정을 정교하게 조절할 수 있게 하여 반도체 소자의 신뢰성 및 성능을 개선할 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치 제조 방법의 일 태양(aspect)은 하부 패턴을 포함하는 기판 상에, 식각 정지막과 절연막을 형성하고, 상기 절연막 내에 상부 트렌치를 형성하고, 상기 상부 트렌치의 측벽을 따라 연장된 측벽부와, 상기 상부 트렌치의 바닥면을 따라 연장된 바닥부를 포함하는 배리어막을 형성하고, 제1 건식 식각 공정을 이용하여 상기 배리어막의 바닥부를 제거하여, 상기 절연막을 노출하고, 노출된 상기 절연막을 제거하여, 상기 절연막 내에 하부 트렌치를 형성하고, 상기 하부 트렌치를 형성한 후, 제1 습식 식각 공정을 이용하여 상기 배리어막의 측벽부를 제거하는 것을 포함한다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치 제조 방법의 다른 태양은 하부 패턴을 포함하는 기판 상에, 제1 식각 정지막, 제2 식각 정지막, 제3 식각 정지막과 절연막을 형성하고, 상기 절연막 내에 상부 트렌치를 형성하고, 상기 상부 트렌치의 측벽을 따라 연장된 측벽부와, 상기 상부 트렌치의 바닥면을 따라 연장된 바닥부를 포함하는 배리어막을 형성하고, 상기 배리어막은 알루미늄 산화물을 포함하고, 제1 건식 식각 공정을 이용하여 상기 배리어막의 바닥부를 제거하여, 상기 절연막을 노출하고, 노출된 상기 절연막을 제거하여, 상기 절연막 내에 하부 트렌치를 형성하고, 상기 하부 트렌치를 형성한 후, 제1 습식 식각 공정을 이용하여 상기 배리어막의 측벽부와 상기 제3 식각 정지막을 제거하고, 제2 건식 식각 공정을 이용하여, 상기 제2 식각 정지막을 제거하고, 상기 절연막에 TCR을 형성하고, 제2 습식 식각 공정을 이용하여 상기 제1 식각 정지막을 제거하고, 상기 하부 패턴을 노출시키는 것을 포함한다.
도 1 내지 도 10은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 11 내지 도 20은 본 발명의 또 다른 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일수도 있음은 물론이다.
이하에서, 도 1 내지 도 10을 참조하여 본 발명의 일 실시예에 따른 반도체 장치 제조 방법에 대해 설명한다.
도 1 내지 도 10은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 1을 참고하면, 하부 패턴(101)이 형성된 기판(100) 상에, 식각 정지막(110)과 절연막(120)이 순차적으로 형성될 수 있다.
식각 정지막(110)은 제1 식각 정지막(111), 제2 식각 정지막(112) 및 제3 식각 정지막(113)을 포함할 수 있다.
이어서, 제1 마스크 패턴(130)은 절연막(120) 상에 형성될 수 있다. 제1 마스크 패턴(130)은 제1 개구부(11)를 포함할 수 있다.
구체적으로, 기판(100)에 하부 패턴(101)이 형성될 수 있다. 기판(100)은 베이스 기판과 에피층이 적층된 구조일 수 있으나, 이에 한정되는 것은 아니다. 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있다. 이하에서는, 예시적으로 실리콘 기판을 예로 든다. 또한, 기판(100)은 실리콘 기판 상에 절연막이 형성된 형태일 수도 있다.
본 발명의 실시예들에 따른 반도체 장치 제조 방법에서, 하부 패턴(101)은 금속 배선인 것으로 설명하나, 이는 설명의 편의성을 위한 것일 뿐, 이에 제한되는 것은 아니다. 즉, 하부 패턴(101)은 기판(100) 내 또는 상에 형성되는 트랜지스터, 다이오드 등일 수도 있다. 구체적으로, 하부 패턴(101)은 트랜지스터의 게이트 전극 또는 트랜지스터의 소오스/드레인일 수 있음은 물론이다.
하부 패턴(101)은 하부 배리어막(101S)과, 하부 배선막(101P)을 포함할 수 있다. 하부 배리어막(101S)은 예를 들어, 기판(100) 내의 리세스를 따라 형성될 수 있다. 하부 배선막(101P)은 하부 배리어막(101S) 상에 형성될 수 있다. 하부 배리어막(101S)이 하부 배선막(101P)과 기판(100) 사이에 형성될 수 있다.
하부 배선막(101P)은 도전성 물질을 포함할 수 있다. 하부 배선막(101P)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co), 몰리브덴(Mo), 루테늄(Ru) 및 이들의 조합 중 하나를 포함할 수 있다.
하부 배리어막(101S)은 예를 들어, 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물, 루테늄, 코발트, 니켈, 니?R 보론(NiB), 텅스텐 질화물 등의 물질을 포함할 수 있지만, 이에 제한되는 것은 아니다. 하부 배리어막(101S)은 단층으로 도시되었으나, 복수개의 층을 포함할 수 있음은 물론이다.
식각 정지막(110)은 기판(100) 및 하부 패턴(101) 상에 형성될 수 있다. 식각 정지막(110)은 제1 식각 정지막(111), 제2 식각 정지막(112), 제3 식각 정지막(113)을 포함할 수 있다.
제1 식각 정지막(111)은 기판(100) 상에 형성될 수 있다. 제1 식각 정지막(111)은 하부 패턴(101)을 보호하는 캡핑막의 역할을 할 수 있다. 제1 식각 정지막(111)은 예를 들어, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄소질화물, 알루미늄 산화물 등을 포함할 수 있다. 제1 식각 정지막(111)은 예를 들어, 화학적 기상 증착법(Chemical Vapor Deposition) 또는 원자층 증착법(Atomic layer deposition, ALD) 등을 이용하여 형성될 수 있다. 이하에서, 예시적으로 제1 식각 정지막(111)은 알루미늄 산화물을 포함하는 것으로 설명한다.
제2 식각 정지막(112)은 제1 식각 정지막(111) 상에 형성될 수 있다. 제2 식각 정지막(112)은 제1 식각 정지막(111)을 보호하는 캡핑막의 역할을 할 수 있다. 제2 식각 정지막(112)은 예를 들어, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄소질화물, 탄소 함유 실리콘 산화물(SiOC) 등을 포함할 수 있다. 제2 식각 정지막(112)은 예를 들어, 화학적 기상 증착법 또는 원자층 증착법 등을 이용하여 형성될 수 있다. 이하에서 예시적으로 제2 식각 정지막(112)은 탄소 함유 실리콘 산화물을 포함하는 것으로 설명한다.
제3 식각 정지막(113)은 제2 식각 정지막(112) 상에 형성될 수 있다. 제3 식각 정지막(113)은 제2 식각 정지막(112)을 보호하는 캡핑막의 역할을 할 수 있다. 제3 식각 정지막(113)은 예를 들어, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄소질화물, 알루미늄 산화물 등을 포함할 수 있다. 제3 식각 정지막(113)은 예를 들어, 화학적 기상 증착법 또는 원자층 증착법 등을 이용하여 형성될 수 있다. 이하에서 예시적으로 제3 식각 정지막(113)은 알루미늄 산화물을 포함하는 것으로 설명한다.
절연막(120)은 제3 식각 정지막(113) 상에 형성될 수 있다. 절연막(120)은 제3 식각 정지막(113)과 식각 선택비를 갖는 물질을 포함할 수 있다.
절연막(120)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
절연막(120)은 배선 사이의 커플링 현상을 경감시키기 위해 저유전율 물질을 포함할 수 있다. 또한, 절연막(120)은 절연막(120) 상에 위치하는 제1 마스크 패턴(130)과의 접착력을 향상시킬 수 있는 물질을 포함할 수 있다.
저유전율 물질은 예를 들어, FOX(Flowable Oxide), TOSZ(Tonen SilaZen), USG(Undoped Silicate Glass), BSG(Borosilicate Glass), PSG(PhosphoSilicate Glass), BPSG(BoroPhosphoSilicate Glass), PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), FSG(Fluoride Silicate Glass), CDO(Carbon Doped silicon Oxide), Xerogel, Aerogel, Amorphous Fluorinated Carbon, OSG(Organo Silicate Glass), Parylene, BCB(bis-benzocyclobutenes), SiLK, polyimide, porous polymeric material 또는 이들의 조합을 포함할 수 있으나, 이에 제한되는 것은 아니다.
절연막(120)은 예를 들어, 화학적 기상 증착법, 스핀 코팅, PECVD(Plasma Enhanced CVD), HDP-CVD(High Density Plasma CVD) 등을 이용하여 형성될 수 있다.
제1 마스크 패턴(130)이 절연막(120) 상에 형성될 수 있다.
제1 마스크 패턴(130)은 예를 들어, 하드 마스크 패턴일 수 있다. 제1 마스크 패턴(130)은 예를 들어, 티타늄 질화물, 티타늄, 티타늄 산화물, 텅스텐, 텅스텐 질화물, 텅스텐 산화물, 탄탈륨, 탄탈륨 질화물 및 탄탈륨 산화물 중 적어도 하나를 포함할 수 있다.
구체적으로, 마스크막을 패터닝하기 위해, 포토 마스크 패턴이 마스크막 상에 형성된다. 도시되지 않았지만, 마스크막과 절연막(120) 사이에 반사 방지막이 추가적으로 형성될 수 있다. 이후, 포토 마스크 패턴을 마스크로 이용하여, 마스크막 내에 제1 개구부(11)가 형성될 수 있다. 이를 통해, 제1 개구부(11)를 포함하는 제1 마스크 패턴(130)이 절연막(120) 상에 형성될 수 있다.
제1 개구부(11)는 절연막(120)을 노출시킬 수 있다. 도 1에서, 제1 개구부(11)는 절연막(120)의 상면을 노출시키는 것으로 도시하였지만, 이에 제한되는 것은 아니며, 절연막(120)의 일부가 리세스될 수도 있다.
도 2를 참고하면, 제1 마스크 패턴(130)을 식각 마스크로 이용하여, 절연막(120) 내에 제1 상부 트렌치(125)가 형성될 수 있다.
제1 상부 트렌치(125)는 제3 식각 정지막(113)을 노출시키지 않는다. 좀 더 구체적으로, 제1 상부 트렌치(125)는 제3 식각 정지막(113)까지 연장되지 않는다.
구체적으로, 제1 개구부(11)에 의해 노출되는 절연막(120)을 식각하여, 절연막(120) 내에 제1 상부 트렌치(125)가 형성될 수 있다.
제1 상부 트렌치(125)를 형성하는 식각 공정은 예를 들어, 건식 식각 공정일 수 있다.
제1 상부 트렌치(125)를 형성할 때, 제1 마스크 패턴(130)은 제거되지 않을 수 있다.
도 3을 참고하면, 제1 배리어막(150)이 제1 상부 트렌치(125)의 측벽 및 바닥면과 제1 마스크 패턴(130) 상에 형성될 수 있다.
제1 배리어막(150)은 제1 부분(151)과 제2 부분(152)을 포함할 수 있다. 제1 배리어막(150)의 제1 부분(151)은 제1 상부 트렌치(125)의 측벽 및 바닥면을 따라 형성될 수 있다. 제1 배리어막(150)의 제2 부분(152)은 제1 마스크 패턴(130)의 상면을 따라 형성될 수 있다.
예를 들어, 제1 배리어막(150)은 제1 상부 트렌치(125)의 측벽 및 바닥면과 제1 마스크 패턴(130) 상에 컨포말(conformal)하게 형성될 수 있다. 제1 배리어막(150)은 예를 들어, 5 내지 100
Figure pat00001
범위의 두께로 형성될 수 있다.
제1 배리어막(150)은 예를 들어, 원자층 증착법 또는 화학적 기상 증착법 등을 이용하여 형성될 수 있다.
제1 배리어막(150)은 예를 들어, 절연성 물질을 포함할 수 있다. 제1 배리어막(150)은 알루미늄 화합물 또는 실리콘 화합물 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 배리어막(150)은 알루미늄 질화물, 알루미늄 산질화물, 알루미늄 탄질화물, 알루미늄 탄산질화물, 알루미늄 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 탄산질화물, 실리콘 산화물 중 적어도 하나를 포함할 수 있다.
이하 예시적으로 제1 배리어막(150)은 알루미늄 산화물을 포함하는 것으로 설명한다. 예를 들어, 제1 배리어막(150)은 알루미늄 산화물막일 수 있다.
도 4를 참고하면, 제1 배리어막(150) 상에 제1 상부 트렌치(125)를 채우면서 제1 배리어막(150)을 덮는 제1 희생막(140)과 제1 평탄화층(160) 및 제2 마스크 패턴(180)이 형성될 수 있다.
제1 희생막(140)은 제1 배리어막(150) 상에 형성될 수 있다. 제1 희생막(140)은 제1 상부 트렌치(125)를 채운다. 제1 희생막(140)은 제1 배리어막(150)이 형성된 제1 마스크 패턴(130) 상에 형성될 수 있다.
다시 말하면, 제1 희생막(140)은 제1 상부 트렌치(125) 내의 제1 배리어막(150)의 제1 부분(151) 상에 형성되고, 제1 마스크 패턴(130)의 상면 상의 제1 배리어막(150)의 제2 부분(152) 상에 형성될 수 있다.
제1 희생막(140)은 갭-필(gap-filling) 능력이 좋은 물질을 포함할 수 있다. 예를 들어, 제1 희생막(140)은 SOH(Spin On Hardmask), SOC(Spin on Carbon) 및 BARC 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 평탄화층(160)은 제1 희생막(140) 상에 형성될 수 있다. 제1 평탄화층(160)은 제1 희생막(140)의 상면을 따라 연장될 수 있다. 제1 평탄화층(160)은 절연물질로 이뤄질 수 있다.
제2 마스크 패턴(180)은 제1 평탄화층(160) 상에 형성될 수 있다.
제2 마스크 패턴(180)은 제2 개구부(21)를 포함할 수 있다. 제2 개구부(21)는 제1 상부 트렌치(125)와 기판(100)의 두께 방향으로 중첩되도록 형성될 수 있다. 제2 마스크 패턴은 예를 들어, 포토 레지스트(Photo Resist)일 수 있지만, 이에 제한되는 것은 아니다.
제1 희생막(140), 제1 평탄화층(160) 및 제2 마스크 패턴(180)을 형성한 후 제1 건식 식각 공정(10)이 진행될 수 있다.
제1 건식 식각 공정(10)은 불소를 포함하는 가스로부터 생성된 플라즈마를 이용할 수 있다.
제1 건식 식각 공정(10) 진행 시, 이온 에너지는 바이어스 파워(Bias Power)가 100W 이상일 수 있다.
도 5는 도 4에서 제1 건식 식각 공정(10)이 일부 진행된 상태를 나타낸다.
도 4 및 도 5를 참고하면, 제1 건식 식각 공정(10)을 이용하여 제1 희생막(140), 제1 평탄화층(160) 및 제2 마스크 패턴(180)이 제거될 수 있다.
제1 희생막(140)을 제거하여, 제1 상부 트렌치(125) 내에 형성된 제1 배리어막(150)이 노출될 수 있다. 제1 희생막(140)을 제거할 때, 제1 배리어막(150)에 의해 절연막(120)의 손상이 방지될 수 있다.
제1 배리어막(150)의 제1 부분(151)은 제1 상부 트렌치(125)의 측벽을 따라 연장된 측벽부와, 제1 상부 트렌치(125)의 바닥면을 따라 연장된 바닥부를 포함할 수 있다.
제1 건식 식각 공정(10)을 이용하여, 제1 배리어막(150)의 제1 부분(151)의 바닥부는 제거될 수 있다. 제1 배리어막(150)의 제1 부분(151)의 바닥부가 제거된 후 절연막(120)이 노출될 수 있다. 제1 배리어막(150)의 제1 부분(151)의 바닥부가 제거되는 동안, 제1 배리어막(150)의 제1 부분(151)의 측벽부가 남겨질 수 있다.
도 6은 도 5에서 제1 건식 식각 공정(10)이 진행된 상태를 나타낸다.
도 4 내지 도 6을 참고하면, 제1 배리어막(150)의 제1 부분(151)의 바닥부가 제거된 후, 제1 건식 식각 공정(10)을 이용하여, 제1 상부 트렌치(125)의 바닥부에 노출된 절연막(120)이 제거될 수 있다.
제1 상부 트렌치(125)에 의해 노출된 절연막(120)이 제거되어, 절연막(120) 내에 제1 하부 트렌치(126)가 형성될 수 있다. 제1 하부 트렌치(126)는 제1 상부 트렌치(125)의 하부에 형성될 수 있다.
제1 하부 트렌치(126)는 제1 상부 트렌치(125)의 측벽에 형성된 제1 배리어막(150)의 제1 부분(151)의 말단부터 제3 식각 정지막(113)의 상면까지 연장될 수 있다.
도 6 및 도 7을 참고하면, 제1 습식 식각 공정을 이용하여 제1 배리어막(150)과, 제3 식각 정지막(113)이 제거될 수 있다.
제1 습식 식각 공정을 이용하여 제1 배리어막(150)의 제1 부분(151)과 제2 부분(152)이 제거될 수 있다.
제1 배리어막(150)이 제거될 때, 제3 식각 정지막(113)이 동시에 제거될 수 있다. 즉, 제1 습식 식각 공정은 제1 배리어막(150)과 제3 식각 정지막(113)에 대한 식각 선택비가 없는 제1 습식 에천트가 이용될 수 있다.
제3 식각 정지막(113)이 제거된 후, 제2 식각 정지막(112)의 상면이 노출될 수 있다.
도 8을 참조하면, 제2 건식 식각 공정을 이용하여 제2 식각 정지막(112)이 제거될 수 있다. 절연막(120)에 대해 TCR(Top Corner Rounding) 공정(170)이 진행될 수 있다.
제2 식각 정지막(112)이 제거되어, 제1 식각 정지막(111)이 노출될 수 있다.
제2 식각 정지막(112)가 제거되는 동안, 절연막(120)에 대해 TCR(Top Corner Rounding) 공정(170)이 진행될 수 있다. 절연막(120)의 상부 모서리가 각진 형상을 가지고 있을 수 있다. 절연막(120)의 상부 모서리가 각진 형상을 가질 경우, 절연막(120)에 대해 TCR 공정(170)이 추가적으로 진행될 수 있다.
TCR 공정(170)을 진행함으로써, 절연막(120)의 상부 모서리 부분이 둥글게 형성될 수 있다. 즉, TCR 공정(170)을 통해, 제1 상부 트렌치(125)의 상부는 둥글게 형성될 수 있다.
제2 식각 정지막(112)을 제거하는 것과 TCR 공정(170)이 진행되는 것은 인-시츄(in-situ)로 진행될 수 있지만, 이에 제한되는 것은 아니다. 즉, 도 8에서 설명한 제2 식각 정지막(112)의 제거와 도 8의 TCR 공정(170)은 인-시츄로 진행될 수 있음은 물론이다.
도 9를 참조하면, 제2 습식 식각 공정을 이용하여 제1 식각 정지막(111)이 제거될 수 있다.
제1 식각 정지막(111)이 제거된 후, 하부 패턴(101)이 노출될 수 있다. 제1 식각 정지막(111)이 제거되어, 하부 배선막(101P)과 하부 배리어막(101S)의 일부가 노출될 수 있다.
제2 습식 식각 공정은 제2 습식 에천트를 이용할 수 있다. 제2 습식 에천트는 제1 식각 정지막(111) 및 하부 패턴(101)에 대한 식각 선택비를 가질 수 있다.
구체적으로, 제1 식각 정지막(111)은 제2 습식 에천트에 의해 식각되어 제거될 수 있다. 하지만 하부 패턴(101)은 제2 습식 에천트에 의해 식각되지 않을 수 있다. 다시 말하면, 제2 습식 에천트는 제1 식각 정지막(111)을 선택적으로 식각할 수 있다. 도시된 것과 달리, 제2 습식 에천트는 제1 식각 정지막(111)이 제거되어 노출된 하부 패턴(101)의 일부를 제거할 수 있다.
도 10을 참고하면, 노출된 하부 패턴(101) 상에 제1 상부 패턴(200)이 형성될 수 있다.
제1 상부 패턴(200)은 제1 상부 트렌치(125) 및 제1 하부 트렌치(126) 내에 형성될 수 있다. 제1 상부 패턴(200)은 제1 상부 트렌치(125)와 제1 하부 트렌치(126)를 채울 수 있다. 제1 상부 트렌치(125)와 제1 하부 트렌치(126)에 형성된 제1 상부 패턴(200)은 하부 패턴(101)과 접할 수 있다. 제1 상부 패턴(200)은 하부 패턴(101)과 전기적으로 연결된다.
제1 상부 패턴(200)은 제1 상부 배리어막(201)과 제1 상부 배선막(202)이 포함될 수 있다. 제1 상부 배리어막(201)은 제1 상부 트렌치(125)와 제1 하부 트렌치(126)의 측벽을 따라 형성될 수 있다. 제1 상부 배리어막(201)은 식각 정지막(110)의 측벽 및 바닥면을 따라 형성될 수 있다.
제1 상부 배리어막(201)은 예를 들어, 탄탈륨, 탄탈륨 질화물, 티타늄, 티타늄 질화물, 루테늄, 코발트, 니켈, 니켈 보론, 텅스텐 질화물 등의 물질을 포함할 수 있지만, 이에 제한되는 것은 아니다. 제1 상부 배리어막(201)은 예를 들어, 원자층 증착법, 화학적 기상 증착법 등을 이용하여 형성될 수 있다.
제1 상부 배선막(202)은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co) 및 이들의 조합을 포함할 수 있다. 제1 상부 배선막(202)은 예를 들어, 화학적 기상 증착법 또는 전기 도금(electroplating) 방식 등을 이용하여 형성될 수 있지만, 이에 제한되는 것은 아니다.
이하에서, 본 발명의 실시예들에 따른 반도체 장치 제조 방법의 효과에 대해 설명한다.
상부 배선과 하부 배선을 형성하기 위해 상부 트렌치와 하부 트렌치가 형성된다. 상부 트렌치와 하부 트렌치를 동시에 구현하면 하부 트렌치 형성하는 과정에서 절연막에 손상이 생기고, 식각 로딩 효과(Etch Loading Effect)로 식각률(etch rate)의 불균형을 초래한다. 따라서 상부 트렌치와 하부 트렌치를 분리시켜 공정이 진행될 필요가 있다. 반면, 본 발명의 실시예들에 따른 반도체 장치 제조 방법에서 상술한 것과 같이, 절연막 내에 상부 트렌치를 따라서 배리어 막을 형성하게 되면, 건식 식각 공정으로 하부 트렌치를 형성할 때 상부 트렌치와 하부 트렌치를 분리하여 형성할 수 있으므로 정교한 공정 수행이 가능하다.
또한, 하부 트렌치 형성 후 희생막을 제거하는 동안 절연막은 배리어 막에 의해 보호된다. 따라서 희생막을 제거하는 공정에 의한 절연막의 추가적인 식각을 방지할 수 있다.
도 11 내지 도 20을 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치 제조 방법에 대해 설명한다. 설명의 편의를 위해, 도 1 내지 도 10을 이용하여 설명한 실시예와 중복되는 부분은 간략히 설명하거나 생략한다.
도 11 내지 도 20은 본 발명의 다른 실시예에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 11을 참고하면, 하부 패턴(101)을 포함하는 기판(100) 상에, 식각 정지막(110) 및 절연막(120)이 형성될 수 있다.
식각 정지막(110)은 기판(100) 상에 순차적으로 형성된 제1 식각 정지막(111), 제2 식각 정지막(112) 및 제3 식각 정지막(113)을 포함할 수 있다.
이어서, 절연막(120) 상에 제3 개구부(12)를 포함하는 제3 마스크 패턴(230)이 형성될 수 있다.
구체적으로, 하부 패턴(101)을 포함하는 기판(100) 상에 제1 식각 정지막(111), 제2 식각 정지막(112), 제3 식각 정지막(113) 및 절연막(120)이 순차적으로 형성될 수 있다.
기판(100), 하부 패턴(101), 제1 식각 정지막(111), 제2 식각 정지막(112), 제3 식각 정지막(113) 및 절연막(120)에 대한 설명은 도 1에서 설명한 것과 실질적으로 동일할 수 있으므로, 이하 생략한다.
제3 마스크 패턴(230)이 절연막(120) 상에 형성될 수 있다.
제3 마스크 패턴(230)은 예를 들어, 하드 마스크 패턴일 수 있다. 제3 마스크 패턴(230)은 예를 들어, 티타늄 질화물, 티타늄, 티타늄 산화물, 텅스텐, 텅스텐 질화물, 텅스텐 산화물, 탄탈륨, 탄탈륨 질화물 및 탄탈륨 산화물 중 적어도 하나를 포함할 수 있다.
구체적으로, 마스크막을 패터닝하기 위해, 포토 마스크 패턴이 마스크막 상에 형성된다. 도시되지 않았지만, 마스크막과 절연막(120) 사이에 반사 방지막이 추가적으로 형성될 수 있다. 이후 포토 마스크 패턴을 마스크로 이용하여, 마스크막 내에 제3 개구부(12)가 형성될 수 있다. 이를 통해, 제3 개구부(12)를 포함하는 제3 마스크 패턴(230)이 절연막(120) 상에 형성될 수 있다.
제3 개구부(12)는 절연막(120)을 노출시킨다. 도 11에서 제3 개구부(12)는 절연막(120)의 상면을 노출시키는 것으로 도시하였지만, 이에 제한되는 것은 아니며, 절연막(120)의 일부가 리세스될 수도 있다.
도 12을 참고하면, 제3 마스크 패턴(230)을 식각 마스크로 이용하여, 절연막(120) 내에 제2 상부 트렌치(224)가 형성될 수 있다.
제2 상부 트렌치(224)는 제1 트렌치(225)와 제2 트렌치(226)를 포함할 수 있으나, 이에 제한되는 것은 아니다
단면도적 관점에서, 제1 트렌치(225)는 하부 패턴(101)이 형성된 영역과 기판(100)의 두께 방향으로 중첩될 수 있다. 제2 트렌치(226)는 하부 패턴(101)이 형성되지 않은 영역과 기판(100)의 두께 방향으로 중첩될 수 있다.
제2 상부 트렌치(224)는 제3 식각 정지막(113)을 노출시키지 않는다. 좀 더 구체적으로, 제2 상부 트렌치(224)는 제3 식각 정지막(113)까지 연장되지 않는다.
구체적으로, 제3 개구부(12)에 의해 노출되는 절연막(120)을 식각하여, 절연막(120) 내에 제2 상부 트렌치(224)가 형성될 수 있다.
제2 상부 트렌치(224)를 형성하는 식각 공정은 예를 들어, 건식 식각 공정일 수 있다.
제2 상부 트렌치(224)가 형성될 때, 제3 마스크 패턴(230)은 제거되지 않을 수 있다.
도 13을 참고하면, 제2 배리어막(250)이 제2 상부 트렌치(224)의 측벽 및 바닥면과 제3 마스크 패턴(230) 상에 형성될 수 있다.
제2 배리어막(250)은 제1 부분(251)과 제2 부분(252)을 포함할 수 있다. 제2 배리어막(250)의 제1 부분(251)은 제2 상부 트렌치(224)의 측벽 및 바닥면을 따라 형성된다. 제2 배리어막(250)의 제2 부분(252)은 제3 마스크 패턴(230)의 상면을 따라 형성된다.
예를 들어, 제2 배리어막(250)은 제2 상부 트렌치(224)의 측벽 및 바닥면과 제3 마스크 패턴(230) 상에 컨포말(conformal)하게 형성될 수 있다.
제2 배리어막(250)은 예를 들어, 원자층 증착법 또는 화학적 기상 증착법 등을 이용하여 형성될 수 있다.
제2 배리어막(250)에 대한 설명은 도 3의 제1 배리어막(150)에 대한 설명과 실질적으로 동일할 수 있으므로 생략한다.
도 14를 참고하면, 제2 배리어막(250) 상에 제2 상부 트렌치(224)를 채우면서 제2 배리어막(250)을 덮는 제2 희생막(240)이 형성될 수 있다. 제2 희생막(240) 상에 제2 평탄화층(260)과 제4 마스크 패턴(280)이 형성될 수 있다.
제2 희생막(240)은 제2 상부 트렌치(224)를 채운다. 제2 희생막(240)은 제2 배리어막(250)이 형성된 제3 마스크 패턴(230) 상에 형성될 수 있다.
다시 말하면, 제2 희생막(240)은 제2 배리어막(250)의 제1 부분(251) 상에 형성될 수 있다. 제2 희생막(240)은 제2 배리어막(250)의 제2 부분(252) 상에 형성될 수 있다.
제2 희생막(240)에 대한 설명은 전술한 제1 희생막(140)에 대한 설명과 실질적으로 동일할 수 있으므로 생략한다.
제2 평탄화층(260)은 제2 희생막(240) 상에 형성될 수 있다. 제2 평탄화층(160)은 제2 희생막(240)의 상면을 따라 연장될 수 있다. 제2 평탄화층(160)은 절연물질로 이뤄질 수 있다.
제4 마스크 패턴(280)은 제2 평탄화층(260)의 상면에 형성될 수 있다.
제4 마스크 패턴(280)은 제4 개구부(22)를 포함할 수 있다. 제4 개구부(22)는 제2 상부 트렌치(224)의 기판(100)의 두께 방향으로 중첩되도록 형성될 수 있다. 제4 마스크 패턴(280)은 예를 들어, 포토 레지스트일 수 있지만, 이에 제한되는 것은 아니다.
제2 희생막(240), 제2 평탄화층(260) 및 제4 마스크 패턴(280)을 형성한 후 제1 건식 식각 공정(10)이 진행될 수 있다.
제1 건식 식각 공정(10)에 대한 설명은 도 4에서의 설명과 동일할 수 있으므로 생략한다.
도 15는 도 14에서 제1 건식 식각 공정(10)이 일부 진행된 상태를 나타낸다.
도 14 및 도 15를 참고하면, 제1 건식 식각 공정(10)을 이용하여 제2 희생막(240), 제2 평탄화층(260) 및 제4 마스크 패턴(280)이 제거될 수 있다.
제2 희생막(240)을 제거하여, 제2 상부 트렌치(224) 내에 형성된 제2 배리어막(250)이 노출될 수 있다. 제2 희생막(240)을 제거할 때, 제2 배리어막(250)에 의해 절연막(120)의 손상이 방지될 수 있다.
제2 배리어막(250)이 노출된 후, 제1 트렌치(225)에 형성된 제2 배리어막(250)의 제1 부분(251)의 바닥면이 제거될 수 있다. 제1 트렌치(225)에 형성된 제2 배리어막(250)의 제1 부분(251)의 바닥면이 제거되는 동안, 제2 트렌치(226)에 형성된 배리어막(250)의 제1 부분(251)은 제거되지 않을 수 있다.
제1 트렌치(225)에 형성된 제2 배리어막(250)의 제1 부분(251)의 바닥면이 제거되어, 절연막(120)이 노출될 수 있다. 또한 제1 트렌치(225)에 형성된 제2 배리어막(250)의 제1 부분(251)의 측벽부만 남게 될 수 있다.
도 16은 도 15에서 제1 건식 식각 공정(10)이 진행된 상태를 나타낸다.
도 14 내지 도 16을 참고하면, 제1 트렌치(225)의 바닥부가 제거된 후, 제1 건식 식각 공정(10)을 이용하여, 제1 트렌치(225)의 바닥면에 노출된 절연막(120)이 제거될 수 있다.
제2 상부 트렌치(225)에 의해 노출된 절연막(120)이 제거되어, 절연막(120) 내에 제2 하부 트렌치(227)가 형성될 수 있다. 제2 하부 트렌치(227)는 제1 트렌치(225)의 하부에 형성될 수 있다.
제2 하부 트렌치(227)는 제1 트렌치(225)의 측벽에 형성된 제2 배리어막(250)의 제1 부분(251)의 말단부터 제3 식각 정지막(113)의 상면까지 연장될 수 있다.
도 16 및 도 17을 참고하면, 제1 습식 식각 공정을 이용하여 제2 배리어막(250)과 제3 식각 정지막(113)이 제거될 수 있다.
제1 습식 식각 공정을 이용하여 제2 배리어막(250)의 제1 부분(251)과 제2 부분(252)이 제거될 수 있다.
제2 배리어막(250)이 제거될 때, 제3 식각 정지막(113)이 동시에 제거될 수 있다. 즉, 제1 습식 식각 공정은 제2 배리어막(250)과 제3 식각 정지막(113)에 대한 식각 선택비가 없는 제1 습식 에천트가 이용될 수 있다.
제3 식각 정지막(113)이 제거된 후, 제2 식각 정지막(112)의 상면이 노출될 수 있다.
도 18을 참조하면, 제2 건식 식각 공정을 이용하여 제2 식각 정지막(112)이 제거될 수 있다. 절연막(120)에 대해 TCR 공정(270)이 진행될 수 있다.
제2 식각 정지막(112)이 제거되어, 제1 식각 정지막(111)이 노출될 수 있다.
제2 식각 정지막(112)이 제거되는 동안, 절연막(120)에 대해 TCR 공정(270)이 진행될 수 있다.
절연막(120)의 상부 모서리가 각진 형상을 가지고 있을 수 있다. 절연막(120)의 상부 모서리가 각진 형상을 가질 경우, 절연막(120)에 대해 TCR 공정(270)이 추가적으로 진행될 수 있다.
TCR 공정(270)을 진행함으로써, 절연막(120)의 상부 모서리 부분이 둥글게 형성될 수 있다. 즉, TCR 공정(270)을 통해, 제2 상부 트렌치(224)의 상부는 둥글게 형성될 수 있다.
도 19를 참조하면, 제2 습식 식각 공정을 이용하여 제1 식각 정지막(111)이 제거될 수 있다.
제1 식각 정지막(111)이 제거된 후, 하부 패턴(101)이 노출될 수 있다. 제1 식각 정지막(111)이 제거되어, 하부 배선막(101P)과 하부 배리어막(101S)의 일부가 노출될 수 있다.
제2 습식 식각 공정을 통해 제1 식각 정지막(111)이 제거되는 것은 도 9를 통해 설명한 것과 실질적으로 동일하므로 생략한다.
도 20을 참고하면, 노출된 하부 패턴(101) 상에 제2 상부 패턴(300)이 형성될 수 있다. 제2 상부 패턴(300)은 제1 트렌치(225), 제2 트렌치(226) 및 제2 하부 트렌치(227)를 채울 수 있다. 제1 트렌치(225) 및 제2 하부 트렌치(227)에 형성된 제2 상부 패턴(300)은 하부 패턴(101)과 접하여. 전기적으로 연결된다.
제2 상부 패턴(300)은 제2 상부 배리어막(301)과 제2 상부 배선막(302)이 포함될 수 있다. 제2 상부 배리어막(301)은 제2 상부 트렌치(224)의 측벽 및 바닥면을 따라 형성될 수 있다. 제2 상부 배리어막(301)은 제2 하부 트렌치(227)의 측벽과 식각 정지막(110)의 측벽 및 바닥면을 따라 형성될 수 있다.
제2 상부 배리어막(301)과 제2 상부 배선막(302)에 대한 설명은 도 10을 통해 설명한 것과 실질적으로 동일하므로 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 101: 하부 패턴
110: 식각 정지막 120: 절연막
130, 230: 마스크 패턴 125, 224: 상부 트렌치
150, 250: 배리어막 126, 227: 하부 트렌치

Claims (10)

  1. 하부 패턴을 포함하는 기판 상에, 식각 정지막과 절연막을 형성하고,
    상기 절연막 내에 상부 트렌치를 형성하고,
    상기 상부 트렌치의 측벽을 따라 연장된 측벽부와, 상기 상부 트렌치의 바닥면을 따라 연장된 바닥부를 포함하는 배리어막을 형성하고,
    제1 건식 식각 공정을 이용하여 상기 배리어막의 바닥부를 제거하여, 상기 절연막을 노출하고,
    노출된 상기 절연막을 제거하여, 상기 절연막 내에 하부 트렌치를 형성하고,
    상기 하부 트렌치를 형성한 후, 제1 습식 식각 공정을 이용하여 상기 배리어막의 측벽부를 제거하는 것을 포함하는 반도체 장치 제조 방법.
  2. 제1 항에 있어서,
    상기 배리어막은 알루미늄 산화물을 포함하는 반도체 장치 제조 방법.
  3. 제1 항에 있어서,
    상기 제1 건식 식각 공정은 불소를 포함하는 가스로부터 생성된 플라즈마를 이용하는 반도체 장치 제조 방법.
  4. 제1 항에 있어서,
    상기 배리어막의 측벽부가 제거되는 동안, 상기 식각 정지막의 일부가 제거되는 반도체 장치 제조 방법.
  5. 제4 항에 있어서,
    상기 식각 정지막은 상기 기판 상에 순차적으로 배치된 제1 식각 정지막, 제2 식각 정지막, 제3 식각 정지막을 포함하고,
    상기 제1 습식 식각 공정은 상기 배리어막의 측벽부와 상기 제3 식각 정지막을 동시에 제거하는 반도체 장치 제조 방법.
  6. 제5 항에 있어서,
    제2 건식 식각 공정을 이용하여 상기 제2 식각 정지막을 제거하는 것을 더 포함하는 반도체 장치 제조 방법.
  7. 제6 항에 있어서,
    상기 제2 식각 정지막이 제거되는 동안, 상기 절연막에 TCR공정이 진행되는 반도체 장치 제조 방법.
  8. 제5 항에 있어서,
    제2 습식 식각 공정을 이용하여 상기 제1 식각 정지막을 제거하는 것을 더 포함하는 반도체 장치 제조 방법.
  9. 제8 항에 있어서,
    상기 제1 식각 정지막이 제거되는 동안, 상기 하부 패턴을 노출시키는 반도체 장치 제조 방법.
  10. 하부 패턴을 포함하는 기판 상에, 제1 식각 정지막, 제2 식각 정지막, 제3 식각 정지막과 절연막을 형성하고,
    상기 절연막 내에 상부 트렌치를 형성하고,
    상기 상부 트렌치의 측벽을 따라 연장된 측벽부와, 상기 상부 트렌치의 바닥면을 따라 연장된 바닥부를 포함하는 배리어막을 형성하고, 상기 배리어막은 알루미늄 산화물을 포함하고,
    제1 건식 식각 공정을 이용하여 상기 배리어막의 바닥부를 제거하여, 상기 절연막을 노출하고, 노출된 상기 절연막을 제거하여, 상기 절연막 내에 하부 트렌치를 형성하고,
    상기 하부 트렌치를 형성한 후, 제1 습식 식각 공정을 이용하여 상기 배리어막의 측벽부와 상기 제3 식각 정지막을 제거하고,
    제2 건식 식각 공정을 이용하여, 상기 제2 식각 정지막을 제거하고, 상기 절연막에 TCR을 형성하고,
    제2 습식 식각 공정을 이용하여 상기 제1 식각 정지막을 제거하고, 상기 하부 패턴을 노출시키는 것을 포함하는 반도체 장치 제조 방법.
KR1020230047303A 2023-04-11 2023-04-11 반도체 장치 제조 방법 Pending KR20240151387A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230047303A KR20240151387A (ko) 2023-04-11 2023-04-11 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230047303A KR20240151387A (ko) 2023-04-11 2023-04-11 반도체 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20240151387A true KR20240151387A (ko) 2024-10-18

Family

ID=93291464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230047303A Pending KR20240151387A (ko) 2023-04-11 2023-04-11 반도체 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR20240151387A (ko)

Similar Documents

Publication Publication Date Title
KR101476544B1 (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US6861347B2 (en) Method for forming metal wiring layer of semiconductor device
JP5562087B2 (ja) ビア構造とそれを形成するビアエッチングプロセス
US9793212B2 (en) Interconnect structures and methods of forming same
TWI610343B (zh) 具有楔形鑲嵌孔洞之半導體結構及其製造方法
US9911645B2 (en) Method for forming fin field effect transistor (FinFET) device structure with interconnect structure
US11251070B2 (en) Semiconductor device including a passivation spacer and method of fabricating the same
US8709942B2 (en) Methods for fabricating semiconductor devices
US20210118688A1 (en) Reduction of Line Wiggling
KR20150132028A (ko) 공기 간극 구조를 구비한 반도체 장치 및 그 제조 방법
US8703606B2 (en) Method for manufacturing semiconductor device having a wiring structure
US10923423B2 (en) Interconnect structure for semiconductor devices
CN107046012A (zh) 内连线
CN114975238A (zh) 集成芯片
CN115332158A (zh) 内连线结构的形成方法
US9431292B1 (en) Alternate dual damascene method for forming interconnects
CN107046017A (zh) 内连线
CN111211095B (zh) 导电互连线的制造方法
KR20240151387A (ko) 반도체 장치 제조 방법
TWI803209B (zh) 製造半導體元件之方法
KR102766439B1 (ko) 배선 구조물의 형성 방법
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
CN113097060B (zh) 半导体结构及其形成方法
CN117198986A (zh) 一种半导体结构及其形成方法
CN119517841A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20230411

PG1501 Laying open of application