[go: up one dir, main page]

KR20240130063A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20240130063A
KR20240130063A KR1020240110872A KR20240110872A KR20240130063A KR 20240130063 A KR20240130063 A KR 20240130063A KR 1020240110872 A KR1020240110872 A KR 1020240110872A KR 20240110872 A KR20240110872 A KR 20240110872A KR 20240130063 A KR20240130063 A KR 20240130063A
Authority
KR
South Korea
Prior art keywords
electrode
light
disposed
semiconductor element
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020240110872A
Other languages
English (en)
Inventor
전우식
김동규
김성철
송옥근
이성수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020240110872A priority Critical patent/KR20240130063A/ko
Publication of KR20240130063A publication Critical patent/KR20240130063A/ko
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

투과 영역에서 광을 방출하는 유기 발광 표시 장치는 기판 상의 서브 화소 영역에 배치되는 제1 반도체 소자, 기판 상의 서브 화소 영역 및 투과 영역의 적어도 일부와 중첩되도록 위치하고, 제1 반도체 소자와 이격하여 배치되는 제2 반도체 소자, 제1 반도체 상의 서브 화소 영역에 배치되고, 제1 반도체 소자와 전기적으로 연결되는 제1 하부 전극, 기판 상의 투과 영역에 배치되고, 제2 반도체 소자와 전기적으로 연결되며, 제1 하부 전극의 두께보다 작은 두께를 가지고, 광을 투과시키는 제2 하부 전극, 제1 하부 전극 상에 배치되는 제1 발광층, 제2 하부 전극 상에 배치되는 제2 발광층 및 제1 및 제2 발광층들 상에 배치되는 상부 전극을 포함할 수 있다. 이에 따라, 화소의 급격한 열화를 방지하고, 소비 전력을 감소시킬 수 있는 투명 유기 발광 표시 장치를 구현할 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 투과 영역을 갖는 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다. 이 중, 유기 발광 표시 장치는 액정 표시 장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트를 필요로 하지 않아 초박형으로 구현할 수 있다는 장점이 있다. 이러한 유기 발광 표시 장치는 유기 박막에 음극과 양극을 통하여 주입된 전자와 정공이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한다.
최근 투과 영역을 구비하여, 유기 발광 표시 장치의 후면에 위치하는 대상의 이미지를 투과시킬 수 있는 투명 표시 장치가 개발되고 있다. 여기서, 유기 발광 표시 장치는 투과 영역을 포함하기 때문에 상대적으로 화소의 개구율이 줄어질 수 있다. 또한, 유기 발광 표시 장치의 투과 영역은 외광을 투과하는 기능만 수행하기 때문에 상기 감소된 개구율을 갖는 유기 발광 표시 장치는 종래의 유기 발광 표시 장치의 수준의 영상 이미지를 구현하기 위해 고휘도 구동으로 작동될 수 있다. 결과적으로, 유기 발광 표시 장치의 화소의 수명이 상대적으로 급격히 감소되고 유기 발광 표시 장치의 소비 전력이 증가되는 문제점이 있다.
본 발명의 일 목적은 투과 영역에 발광층을 구비한 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 서브 화소 영역 및 투과 영역을 포함하는 기판, 상기 기판 상의 서브 화소 영역에 배치되는 제1 반도체 소자, 상기 기판 상의 서브 화소 영역 및 투과 영역의 적어도 일부와 중첩되도록 위치하고, 상기 제1 반도체 소자와 이격하여 배치되는 제2 반도체 소자, 상기 제1 반도체 상의 상기 서브 화소 영역에 배치되고, 상기 제1 반도체 소자와 전기적으로 연결되는 제1 하부 전극, 상기 기판 상의 투과 영역에 배치되고, 상기 제2 반도체 소자와 전기적으로 연결되며, 제1 하부 전극의 두께보다 작은 두께를 가지고,, 광(light)을 투과시키는 제2 하부 전극, 상기 제1 하부 전극 상에 배치되는 제1 발광층, 상기 제2 하부 전극 상에 배치되는 제2 발광층 및 상기 제1 및 제2 발광층들 상에 배치되는 상부 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 반도체 소자는 상기 기판 상의 서브 화소 영역에 배치되는 제1 액티브층, 상기 제1 액티브층 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되며 상기 제1 액티브층의 제1 부분에 접속되는 제1 소스 전극 및 상기 제1 게이트 전극 상에 배치되며 상기 제1 액티브층의 제2 부분에 접속되는 제1 드레인 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 반도체 소자는 상기 기판 상에 배치되는 제2 액티브층, 상기 제2 액티브층 상에 배치되는 제2 게이트 전극, 상기 제2 게이트 전극 상에 배치되며 상기 제2 액티브층의 제1 부분에 접속되는 제2 소스 전극 및 상기 제2 게이트 전극 상에 배치되며 상기 제2 액티브층의 제2 부분에 접속되는 제2 드레인 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 반도체 소자의 적어도 일부가 상기 제2 발광층과 중첩될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 반도체 소자가 상기 제2 발광층과 중첩되지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 제2 액티브층의 제2 부분은 상기 투과 영역과 중첩되고, 상기 제2 드레인 전극은 상기 투과 영역에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 반도체 소자들 상에 배치되는 평탄화층 및 상기 평탄화층 상에 배치되고, 상기 제1 하부 전극의 양측부 및 제2 하부 전극의 양측부를 덮는 화소 정의막을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화층은 제1 콘택홀 및 제2 콘택홀을 가지며, 상기 제1 콘택홀을 통해 상기 제1 하부 전극이 상기 제1 드레인 전극에 접속되고, 상기 제2 콘택홀을 통해 상기 제2 하부 전극이 상기 제2 드레인 전극에 접속될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 콘택홀은 상기 제2 발광층 아래에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 콘택홀은 상기 제2 발광층과 중첩되지 않도록 상기 화소 정의막 아래에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 발광층은 상기 기판의 상면에 직교하는 제1 방향으로 광을 방출하고, 상기 제2 발광층은 상기 제1 방향 및 상기 제1 방향과 반대되는 제2 방향으로 광을 방출할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 하부 전극은 상기 제1 발광층으로부터 방출된 광을 반사시키고, 상기 제2 하부 전극은 상기 제2 발광층으로부터 방출된 광을 투과시킬 수 있다.
예시적인 실시예들에 있어서, 제2 발광층은 백색 광을 발광할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 반도체 소자가 활성화되는 경우, 상기 제2 발광층은 백색 광을 방출하고, 상기 제2 반도체 소자가 비활성화되는 경우, 상기 투과 영역을 통해 상기 유기 발광 표시 장치의 후면에 위치하는 대상의 이미지가 투과될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 서브 화소 영역 및 투과 영역을 포함하는 기판, 상기 기판 상의 서브 화소 영역에 배치되는 제1 반도체 소자, 상기 제1 반도체 소자와 이격하여 상기 기판 상의 서브 화소 영역에 배치되는 제2 반도체 소자, 상기 제1 반도체 상의 상기 서브 화소 영역에 배치되고, 상기 제1 반도체 소자와 전기적으로 연결되는 제1 하부 전극, 상기 기판 상의 서브 화소 영역의 일부 및 투과 영역에 배치되고, 상기 제2 반도체 소자와 전기적으로 연결되며, 제1 하부 전극의 두께보다 작은 두께를 가지고, 광(light)을 투과시키는 제2 하부 전극, 상기 제1 하부 전극 상에 배치되는 제1 발광층, 상기 제2 하부 전극 상에 배치되는 제2 발광층 및 상기 제1 및 제2 발광층들 상에 배치되는 상부 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 반도체 소자는 상기 기판 상의 서브 화소 영역에 배치되는 제1 액티브층, 상기 제1 액티브층 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되며 상기 제1 액티브층의 제1 부분에 접속되는 제1 소스 전극 및 상기 제1 게이트 전극 상에 배치되며 상기 제1 액티브층의 제2 부분에 접속되는 제1 드레인 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 반도체 소자는 상기 기판 상에 배치되는 제2 액티브층, 상기 제2 액티브층 상에 배치되는 제2 게이트 전극, 상기 제2 게이트 전극 상에 배치되며 상기 제2 액티브층의 제1 부분에 접속되는 제2 소스 전극 및 상기 제2 게이트 전극 상에 배치되며 상기 제2 액티브층의 제2 부분에 접속되는 제2 드레인 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 반도체 소자들 상에 배치되는 평탄화층 및 상기 평탄화층 상에 배치되고, 상기 제1 하부 전극의 양측부 및 제2 하부 전극의 양측부를 덮는 화소 정의막을 더 포함하고, 상기 평탄화층은 제1 콘택홀 및 제2 콘택홀을 가지며, 상기 제1 콘택홀을 통해 상기 제1 하부 전극이 상기 제1 드레인 전극에 접속되고, 상기 제2 콘택홀을 통해 상기 제2 하부 전극이 상기 제2 드레인 전극에 접속될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 콘택홀들은 상기 서브 화소 영역에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 콘택홀은 상기 제2 발광층과 중첩되지 않도록 상기 화소 정의막 아래에 위치할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 투과 영역에 발광층을 구비하여 유기 발광 표시 장치의 화소의 급격한 열화를 방지하고, 유기 발광 표시 장치의 소비 전력을 감소시킬 수 있다.
다만, 본 발명의 효과가 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 유기 발광 표시 장치를 I-I'라인을 따라 절단한 단면도이다.
도 3은 도 2의 제1 하부 전극을 설명하기 위한 단면도이다.
도 4는 도 2의 제2 하부 전극을 설명하기 위한 단면도이다.
도 5 내지 도 9는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 11은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 유기 발광 표시 장치(100)는 복수의 화소 영역들을 가질 수 있다. 하나의 화소 영역(10)은 서브 화소 영역(II) 및 투과 영역(III)을 포함할 수 있다.
서브 화소 영역(II)에는 제1 내지 제3 서브 화소들(15, 20, 25)이 각기 배치될 수 있다. 예를 들어, 상기 제1 서브 화소(15)는 적색 광을 방출할 수 있고, 상기 제2 서브 화소(20)는 녹색 광을 방출할 수 있으며, 상기 제3 서브 화소(25)는 청색 광을 방출할 수 있다. 제1 내지 제3 서브 화소들(15, 20, 25)은 화소 정의막(310)에 의해 실질적으로 둘러싸일 수 있다.
투과 영역(III)에는 투과창이 위치할 수 있다. 상기 투과창은 화소 정의막(310)에 의해 실질적으로 둘러싸일 수 있다. 상기 투과창을 통해 외부로부터 입사되는 광이 투과될 수 있다. 예시적인 실시예들에 있어서, 투과 영역(III)에도 제4 서브 화소(30)가 배치될 수 있다. 상기 광이 투과 영역(III)을 투과하기 위해 제4 서브 화소(30)는 상기 제1 내지 제3 서브 화소들(15, 20, 25)에 포함된 하부 전극보다 상대적으로 얇은 하부 전극을 포함할 수 있다. 또한, 제4 서브 화소(30)는 백색 광을 방출할 수 있다. 선택적으로, 제4 서브 화소(30)는 적색 광, 녹색 광, 청색 광 등을 방출할 수도 있다. 이에 따라, 유기 발광 표시 장치(100)의 투과 영역(III)에서도 제4 서브 화소(30)에 의해 광이 방출될 수 있다.
다만, 본 발명의 구성이 이에 한정되는 것은 아니며, 복수의 화소 영역들이 하나의 투과 영역과 공유될 수도 있다. 또한, 제1 내지 제3 서브 화소 영역의 배열이 제1 방향으로 배열되는 것으로 도시되어 있지만, 상기 제1 내지 제3 서브 화소 영역의 배열은 상기 제1 방향과 직교하는 제2 방향으로 배열될 수도 있다.
도 2는 도 1의 유기 발광 표시 장치를 I-I'라인을 따라 절단한 단면도이고, 도 3은 도 2의 제1 하부 전극을 설명하기 위한 단면도이며, 도 4는 도 2의 제2 하부 전극을 설명하기 위한 단면도이다.
도 2 내지 도 4를 참조하면, 유기 발광 표시 장치(100)는 기판(110), 게이트 절연층(150), 층간 절연층(190), 평탄화층(270), 제1 및 제2 발광 구조물들, 화소 정의막(310) 등을 포함할 수 있다. 여기서, 상기 제1 및 제2 발광 구조물들 각각은 제1 및 제2 반도체 소자들(250, 255), 제1 및 제2 하부 전극들(290, 295), 제1 및 제2 발광층들(330, 335), 상부 전극(340)을 포함할 수 있고, 제1 및 제2 반도체 소자들(250, 255) 각각은 제1 및 제2 액티브층들(130, 135), 제1 및 제2 게이트 전극들(170, 175), 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 포함할 수 있다.
전술한 바와 같이, 유기 발광 표시 장치(100)는 복수의 화소 영역들을 포함할 수 있다. 상기 하나의 화소 영역은 서브 화소 영역(II) 및 투과 영역(III)을 포함할 수 있다.
서브 화소 영역(II)에는 제1 반도체 소자(250), 제1 하부 전극(290), 제1 발광층(330) 등이 배치될 수 있다. 투과 영역(III)에는 제2 하부 전극(295), 제2 발광층(335) 등이 배치될 수 있다. 한편, 상부 전극(340)은 서브 화소 영역(II) 및 투과 영역(III)에 전체적으로 배치될 수 있고, 제2 반도체 소자(255)는 서브 화소 영역(II)의 일부 및 투과 영역(III)의 일부에 배치될 수 있다. 예시적인 실시예들에 있어서, 제2 반도체 소자(255)의 일부는 제2 발광층(335)과 중첩될 수 있다.
서브 화소 영역(II)에서는 화상이 표시될 수 있고, 투과 영역(III)에서도 제2 발광층(335)에 의해 광이 방출될 수 있다. 다만, 제2 발광층(335) 및 제2 하부 전극(295)은 실질적으로 투명할 수 있다. 이에 따라, 제2 반도체 소자(255)가 비활성화(예를 들어, 제2 발광층(335)의 턴-오프 상태)되는 경우, 투과 영역(III)에서는 유기 발광 표시 장치(100)의 후면에 위치하는 대상의 이미지가 투과될 수 있다. 이러한 투과 영역(III)을 구비함에 따라, 유기 발광 표시 장치(100)은 투명 디스플레이 장치로 기능할 수 있다.
기판(110) 상에 상기 제1 및 제2 발광 구조물들이 배치될 수 있다. 기판(110)은 투명한 재료로 구성될 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 기판, 무알칼리(non-alkali) 기판 등을 포함할 수 있다. 선택적으로는, 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 예를 들면, 상기 폴리이미드 기판은 경질의 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 상기 폴리이미드 기판의 제2 폴리이미드층 상에 절연층(예를 들어, 버퍼층)을 배치한 후, 상기 절연층 상에 상기 발광 구조물들이 배치될 수 있다. 이러한 발광 구조물들의 형성 후, 상기 경질의 유리 기판이 제거될 수 있다. 즉, 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상기 발광 구조물들을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 상기 경질의 유리 기판을 이용하여 상기 발광 구조물들을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판이 기판(110)으로 이용될 수 있다. 유기 발광 표시 장치(100)가 서브 화소 영역(II) 및 투과 영역(III)을 구비함에 따라, 기판(110)도 서브 화소 영역(II) 및 투과 영역(III)으로 구분될 수 있다.
기판(110) 상에는 버퍼층(도시되지 않음)이 배치될 수 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 제1 및 제2 액티브층들(130, 135)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 제1 및 제2 액티브층들(130, 135)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다.
제1 반도체 소자(250)는 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)으로 구성될 수 있고, 기판(110) 상의 서브 화소 영역(II)에 배치될 수 있다.
예시적인 실시예들에 있어서, 제2 반도체 소자(255)는 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)으로 구성될 수 있고, 기판(110) 상의 서브 화소 영역(II)의 일부 및 투과 영역(III)의 일부에 배치될 수 있다. 즉, 제2 반도체 소자(255)의 적어도 일부는 제2 발광층(335)과 중첩될 수 있다. 예를 들면, 제2 반도체 소자(255)는 제1 발광층(330)과 제2 발광층(335) 사이에 배치된 화소 정의막(310) 아래에 배치될 수 있다. 여기서, 투과 영역(III)에서는 외광(external light)이 투과될 수 있다. 유기 발광 표시 장치(100)가 투과 영역(III)에서 높은 투과율을 갖는 경우, 유기 발광 표시 장치(100)의 후면에 위치하는 대상의 이미지가 선명하게 시인될 수 있다. 따라서, 유기 발광 표시 장치(100)가 투과 영역(III)에서 높은 투과율을 갖기 위해, 기판(110) 상의 투과 영역(III)에는 투과율을 감소시킬 수 있는 제2 반도체 소자(255)가 투과 영역(III)과 중첩되지 않아야 한다. 다만, 제2 반도체 소자(255)가 제2 하부 전극(295)과 평탄화층(270)에 위치하는 콘택홀을 통해 전기적으로 연결되어야 하므로, 제2 반도체 소자(255)의 적어도 일부는 투과 영역(III)에 배치될 수 있다. 즉, 제2 반도체 소자(255)의 적어도 일부가 제2 발광층(335)과 중첩될 수 있다. 또한, 제2 반도체 소자(255)를 구비함으로써, 제2 발광층(335)은 독립적으로 발광할 수 있다. 즉, 제1 반도체 소자(250)는 제1 발광층(330)을 제어하고, 제2 반도체 소자(255)는 제2 발광층(335)을 제어함으로써, 제1 발광층(330) 및 제2 발광층(335)은 동시에 발광되거나 둘 중 하나만 발광될 수도 있다.
제1 및 제2 액티브층들(130, 135)은 기판(110) 상에 소정의 간격으로 이격하여 배치될 수 있다. 예를 들어, 제1 액티브층(130)은 서브 화소 영역(II)에 배치될 수 있고, 제2 액티브층(135)은 서브 화소 영역(II)의 일부 및 투과 영역(III)의 일부에 배치될 수 있다. 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
제1 및 제2 액티브층들(130, 135) 상에는 게이트 절연층(150)이 배치될 수 있다. 게이트 절연층(150)은 서브 화소 영역(II) 및 투과 영역(III)에서 제1 및 제2 액티브층들(130, 135)을 덮을 수 있으며, 기판(110) 상에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)은 제1 및 제2 액티브층들(130, 135)을 충분히 덮을 수 있으며, 제1 및 제2 액티브층들(130, 135)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 제1 및 제2 액티브층들(130, 135)을 덮으며, 균일한 두께로 제1 및 제2 액티브층들(130, 135)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들어, 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
제1 및 제2 게이트 전극들(170, 175) 각각은 게이트 절연층(150) 중에서 하부에 제1 및 제2 액티브층들(130, 135) 각각이 위치하는 부분 상에 배치될 수 있다. 제1 및 제2 게이트 전극들(170, 175)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
제1 및 제2 게이트 전극들(170, 175) 상에는 층간 절연층(190)이 배치될 수 있다. 층간 절연층(190)은 서브 화소 영역(II) 및 투과 영역(III)에서 제1 및 제2 게이트 전극들(170, 175)을 덮을 수 있으며, 기판(110) 상에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(190)은 제1 및 제2 게이트 전극들(170, 175)을 충분히 덮을 수 있으며, 제1 및 제2 게이트 전극들(170, 175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 제1 및 제2 게이트 전극들(170, 175)을 덮으며, 균일한 두께로 제1 및 제2 게이트 전극들(170, 175)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
층간 절연층(190) 상에는 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)이 배치될 수 있다. 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)은 각기 게이트 절연층(150) 및 층간 절연층(190)의 일부를 관통하여 제1 및 제2 액티브층(130, 135)의 일측 및 타측에 각각 접속될 수 있다. 예를 들어, 제1 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 일부를 관통하여 제1 액티브층(130)의 제1 부분에 접속될 수 있고, 제1 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 일부를 관통하여 제1 액티브층(130)의 제2 부분에 접속될 수 있다. 유사하게, 제2 소스 전극(215)은 게이트 절연층(150) 및 층간 절연층(190)의 일부를 관통하여 제2 액티브층(135)의 제1 부분에 접속될 수 있고, 제2 드레인 전극(235)은 게이트 절연층(150) 및 층간 절연층(190)의 일부를 관통하여 제2 액티브층(135)의 제2 부분에 접속될 수 있다. 예시적인 실시예들에 있어서, 제2 액티브층(135)의 상기 제2 부분은 투과 영역(III)과 중첩될 수 있고, 제2 드레인 전극(235)은 투과 영역(III)에 배치될 수 있다. 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이와 같이, 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)으로 구성되는 제1 반도체 소자(250)가 서브 화소 영역(II)에 구성될 수 있고, 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)으로 구성되는 제2 반도체 소자(255)가 서브 화소 영역(II)의 일부 및 투과 영역(III)의 일부에 구성될 수 있다.
다만, 유기 발광 표시 장치(100)의 상기 반도체 소자들이 상부 게이트 구조로 구성되는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것은 아니며, 상기 반도체 소자들은 하부 게이트 구조로 구성될 수도 있다.
제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)(또는, 제1 반도체 소자(250) 및 제2 반도체 소자(255)) 상에는 평탄화층(270)이 배치될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 서브 화소 영역(II)에 위치하는 제1 콘택홀 및 투과 영역(III)에 위치하는 제2 콘택홀을 가질 수 있다. 예를 들어, 상기 제1 콘택홀은 제1 발광층(330) 아래에 위치하고, 상기 제2 콘택홀은 제2 발광층(335) 아래에 위치할 수 있다. 상기 제1 콘택홀을 통해 제1 하부 전극(290)이 제1 드레인 전극(230)에 접속될 수 있고, 상기 제2 콘택홀을 통해 제2 하부 전극(295)이 제2 드레인 전극(235)에 접속될 수 있다. 평탄화층(270)은 서브 화소 영역(II) 및 투과 영역(III)에서 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 덮을 수 있으며 기판(110) 상에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치되고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 선택적으로, 평탄화층(270)은 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 덮으며, 균일한 두께로 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 평탄화층(270)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제1 및 제2 하부 전극들(290, 295)은 평탄화층(270) 상에 배치될 수 있다. 제1 하부 전극(290)은 기판(110) 상의 서브 화소 영역(II)에 배치될 수 있고, 제1 두께를 가질 수 있다. 제1 하부 전극(290)은 평탄화층(270)의 제1 콘택홀을 관통하여 제1 드레인 전극(230)과 접속될 수 있다. 또한, 제1 하부 전극(290)은 제1 반도체 소자(250)와 전기적으로 연결될 수 있다. 유기 발광 표시 장치(100)는 서브 화소 영역(II)에서 전면 발광 방식으로 제조될 수 있다. 따라서, 제1 하부 전극(290)은 광 반사층을 포함할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 제1 하부 전극(290)은 다층 구조를 가질 수 있다. 상기 다층 구조는 제1 내지 제3 전극막들(291, 292, 293)을 포함할 수 있다. 제1 전극막(291)이 평탄화층(270) 상의 서브 화소 영역(II)에 배치될 수 있고, 제1 전극막(291) 상에 제2 및 제3 전극막들(292, 293)이 순서대로 배치될 수 있다. 여기서, 제1 및 제3 전극막들(291, 292, 293)은 실질적으로 동일한 물질을 포함할 수 있고, 제2 전극막(292)은 제1 및 제3 전극막들(291, 293) 사이에 개재될 수 있다. 제1 및 제3 전극막들(291, 293)의 두께들 각각은 제2 전극막(292)의 두께보다 실질적으로 얇을 수 있고, 제1 및 제3 전극막들(291, 293)의 두께는 서로 실질적으로 동일할 수 있다.
제1 전극막(291)은 평탄화층(270)의 불균일한 상면을 덮을 수 있다. 제1 전극막(291)이 평탄화층(270) 상에 배치됨으로써, 제2 전극막(292)의 형성을 도울 수 있다. 제3 전극막(293)은 제2 전극막(292) 상에 배치됨으로써, 유기 발광 표시 장치(100)의 색좌표를 용이하게 조절할 수 있다. 제2 전극막(292)이 상기 광 반사층으로 기능할 수 있다. 제2 전극막(292)은 제1 발광층(330)에서 방출된 광을 유기 발광 표시 장치(100)의 전면(예를 들어, 제1 방향)으로 반사시킬 수 있다. 따라서, 제2 전극막(292)을 포함하는 제1 하부 전극(290)은 실질적으로 불투명할 수 있다. 선택적으로, 제1 하부 전극(290)은 제1 전극막(291) 및 제2 전극막(292)을 포함하는 다층 구조로 구성될 수도 있고, 제2 전극막(292)을 포함하는 단층 구조로도 구성될 수도 있다. 예를 들어, 제2 전극막(292)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir) 등으로 구성될 수 있다. 이와는 달리, 상기 제2 전극막(292)은 금속 합금, 금속 질화물, 도전성 금속 산화물 등으로 구성될 수도 있다. 예를 들어, 제2 전극막(292)은 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx) 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 및 제3 전극막들(291, 293) 각각은 실질적으로 투명할 수 있다. 예를 들어, 제1 및 제3 전극막들(291, 293) 각각은 투명 도전성 물질 등을 포함할 수 있다. 예를 들어, 제1 및 제3 전극막들(291, 293) 각각은 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등으로 구성될 수 있다.
제2 하부 전극(295)은 기판(110) 상의 투과 영역(III)에 배치될 수 있고, 제2 두께를 가질 수 있다. 제2 하부 전극(295)의 제2 두께는 제1 하부 전극(290)의 제1 두께보다 작을 수 있다. 제2 하부 전극(295)은 평탄화층(270)의 제2 콘택홀을 관통하여 제2 드레인 전극(235)과 접속될 수 있다. 또한, 제2 하부 전극(295)은 제2 반도체 소자(255)와 전기적으로 연결될 수 있다. 투과 영역(III)에서 외광을 투과시키기 위해 유기 발광 표시 장치(100)는 투과 영역(III)에서 양면 발광 방식으로 제조될 수 있다. 즉, 제2 하부 전극(295)은 투명할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제2 하부 전극(295)은 다층 구조를 가질 수 있다. 상기 다층 구조는 제4 전극막(296) 및 제5 전극막(297)을 포함할 수 있다. 제4 전극막(296)이 평탄화층(270) 상의 투과 영역(III)에 배치될 수 있고, 제4 전극막(296) 상에 제5 전극막(297)이 배치될 수 있다. 여기서, 제4 및 제5 전극막들(296, 297)은 실질적으로 동일한 물질을 포함할 수 있고, 제4 및 제5 전극막들(296, 297)의 두께는 서로 실질적으로 동일할 수 있다. 제4 및 제5 전극막들(296, 297) 각각은 제2 발광층(335)에서 방출된 광을 투과시킬 수 있다. 따라서, 제4 및 제5 전극막들(296, 297) 각각은 실질적으로 투명할 수 있고, 제2 발광층(335)에서 방출된 광을 유기 발광 표시 장치(100)의 상기 배면(예를 들어, 상기 제1 방향과 반대되는 제2 방향)으로 투과시킬 수 있다. 예시적인 실시예들에 있어서, 제1 전극막(291)은 제4 전극막(296)과 동시에 형성될 수 있고, 제3 전극막(293)은 제5 전극막(297)과 동시에 형성될 수 있다. 따라서, 제4 및 제5 전극막들(296, 297)은 제1 및 제3 전극막들(291, 293)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들어, 제4 및 제5 전극막들(296, 297) 각각은 투명 도전성 물질 등을 포함할 수 있다. 선택적으로, 제2 하부 전극(295)은 제4 전극막(296) 또는 제5 전극막(297)을 포함하는 단층 구조로 구성될 수도 있다.
도 2를 다시 참조하면, 화소 정의막(310)은 제1 및 제2 하부 전극들(290, 295)의 일부들을 노출시키면서 평탄화층(270) 상에 배치될 수 있다. 예를 들어, 화소 정의막(310)은 제1 하부 전극(290)의 양측부 및 제2 하부 전극(295)의 양측부를 덮을 수 있다. 이 경우, 화소 정의막(310)에 의해 적어도 일부가 노출된 제1 및 제2 하부 전극들(290, 295) 상에 제1 및 제2 발광층들(330, 335)이 위치할 수 있다. 여기서, 투과 영역(III)에 형성된 제2 하부 전극(295)을 노출시키는 개구는 도 1의 투과창에 해당될 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다.
제1 발광층(330)(예를 들어, 도 1의 제3 서브 화소(25)에 포함된 발광층)은 적어도 일부가 노출된 제1 하부 전극(290) 상에 배치될 수 있다. 제1 발광층(330)은 도 1에 예시한 제1 내지 제3 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 제1 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 제1 발광층(330) 상에 컬러 필터가 배치될 수 있고, 투과 영역(III)에는 상기 컬러 필터가 배치되지 않을 수 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성수지로 구성될 수 있다.
제2 발광층(335)(예를 들어, 도 1의 제4 서브 화소(30)에 포함된 발광층)은 적어도 일부가 노출된 제2 하부 전극(295) 상에 배치될 수 있다. 제2 발광층(335)은 도 1에 예시한 제4 서브 화소에 따라 백색광을 방출시킬 수 있다. 제2 발광층(335)은 제2 반도체 소자(255)에 의해 제어될 수 있다. 예를 들어, 제2 반도체 소자(255)가 활성화되는 경우, 제2 발광층(335)은 상기 백색광을 상기 제1 방향 및 상기 제2 방향으로 방출할 수 있다. 제2 반도체 소자(255)가 비활성화되는 경우, 투과 영역(III)을 통해 유기 발광 표시 장치(100)의 후면에 위치하는 대상의 이미지가 투과될 수 있다. 이에 따라, 유기 발광 표시 장치(100)의 투과 영역(III)에서도 제2 발광층(335)에 의해 광이 방출될 수 있다. 제2 발광층(335)는 백색광을 방출하기 위해 탠덤(tandem) 구조를 가질 수 있다. 예를 들어, 제2 발광층(335)은 적색 발광층, 녹색 발광층, 청색 발광층을 포함할 수 있고, 상기 적색 발광층과 녹색 발광층 사이 및 녹색 발광층과 청색 발광층 사이에 각각 전하 발생층(charge generation layer CGL)이 개재될 수 있다. 예를 들어, 제2 하부 전극(295) 상에 상기 적색 발광층, 제1 전하 발생층, 상기 녹색 발광층, 제2 전하 발생층, 상기 청색 발광층의 순서대로 배치될 수 있다. 이와는 달리, 상기 적색 발광층과 녹색 발광층 사이 및 녹색 발광층과 청색 발광층 사이 중 적어도 하나에 상기 전하 발생층이 배치될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 발광층(335)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 혼합하여 전체적으로 백색광을 방출할 수 있다. 예를 들어, 제2 발광층(335)은 청색(blue) 형광 물질 및 노란색(yellow-Green) 인광 물질을 이용하여 청색광 및 노란색 광을 발생시킬 수 있고, 이들이 혼합되어 백색광이 구현될 수 있다. 또한, 상기 발광 물질들의 혼합 비율을 조절하여 다양한 색광을 방출할 수도 있다. 예를 들면, 상기 발광 물질들은 노란색, 보라색, 하늘색 등의 색광을 발출할 수 있다. 선택적으로, 제2 발광층(335)은 제1 발광층(330)과 동일하게 적색 광, 녹색 광 또는 청색 광을 방출할 수도 있다.
상부 전극(340)은 화소 정의막(310) 및 제1 및 제2 발광층들(330, 335) 상에 배치될 수 있다. 상부 전극(340)은 서브 화소 영역(II) 및 투과 영역(III)에서 화소 정의막(310) 및 제1 및 제2 발광층들(330, 335)을 덮을 수 있다. 즉, 상부 전극(340)은 제1 및 제2 발광층들(330, 335)에 공유될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
봉지 기판(도시하지 않음)이 상부 전극(340) 상에 배치될 수 있다. 상기 봉지 기판은 실질적으로 기판(110)과 동일한 재료로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 또는 불소가 도핑된 석영 기판, 소다 라임 기판, 무알칼리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 봉지 기판은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 연성을 갖는 투명 수지 기판을 포함할 수도 있다. 이 경우, 유기 발광 표시 장치(100)의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 투과 영역(III)에 제2 발광층(335)을 포함할 수 있다. 이에 따라, 유기 발광 표시 장치(100)에 포함된 화소의 급격한 열화를 방지할 수 있다. 또한, 제2 발광층(335)이 백색광을 방출함으로써 유기 발광 표시 장치(100)의 소비 전력을 감소시킬 수 있다.
도 5 내지 도 9는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 5를 참조하면, 기판(510)의 서브 화소 영역(II)에 제1 액티브층(530)이 형성될 수 있고, 기판(510)의 서브 화소 영역(II)의 일부 및 투과 영역(III)의 일부에 제2 액티브층(535)이 형성될 수 있다. 제1 및 제2 액티브층들(530, 535) 각각은 산화물 반도체, 무기물 반도체 또는 유기물 반도체 등을 사용하여 형성될 수 있다. 기판(510)은 유리, 석영 기판, 합성 석영 기판, 불화칼슘 또는 불소가 도핑된 석영 기판, 소다라임 기판, 무알칼리 기판 등을 사용하여 형성될 수 있다. 선택적으로, 기판(510) 상에는 버퍼층이 형성될 수 있다. 예를 들면, 상기 버퍼층은 기판(510) 상에 전체적으로 형성될 수 있고, 기판(510)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 게이트 절연층(550)은 기판(510) 상에 형성될 수 있다. 게이트 절연층(550)은 제1 및 제2 액티브층들(530, 535) 각각을 덮으며 기판(510) 상의 서브 화소 영역(II) 및 투과 영역(III)에 전체적으로 형성될 수 있다. 게이트 절연층(550)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 제1 및 제2 게이트 전극들(570, 575)은 각기 게이트 절연층(550) 중에서 하부에 제1 및 제2 액티브층들(530, 535) 각각이 위치하는 부분 상에 형성될 수 있다. 제1 및 제2 게이트 전극들(570, 575) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
도 6을 참조하면, 제1 및 제2 게이트 전극들(570, 575) 상에는 층간 절연층(590)이 형성될 수 있다. 층간 절연층(590)은 제1 및 제2 게이트 전극들(570, 575) 각각을 덮으며 게이트 절연층(550) 상의 서브 화소 영역(II) 및 투과 영역(III)에 전체적으로 형성될 수 있다. 층간 절연층(590)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 층간 절연층(590) 상에는 제1 및 제2 소스 전극들(610, 615) 및제1 및 제2 드레인 전극들(630, 635)이형성될 수 있다. 제1 소스 전극(610)은 게이트 절연층(550) 및 층간 절연층(590)의 일부를 관통하여 제1 액티브층(530)의 일측에 접속될 수 있고, 제1 드레인 전극(630)은 게이트 절연층(550) 및 층간 절연층(590)의 일부를 관통하여 제1 액티브층(530)의 타측에 접속될 수 있다. 또한, 제2 소스 전극(615)은 게이트 절연층(550) 및 층간 절연층(590)의 일부를 관통하여 제2 액티브층(535)의 일측에 접속될 수 있고, 제2 드레인 전극(635)은 게이트 절연층(550) 및 층간 절연층(590)의 일부를 관통하여 제2 액티브층(535)의 타측에 접속될 수 있다. 여기서, 제2 액티브층(535)의 상기 타측은 투과 영역(III)과 중첩될 수 있고, 제2 드레인 전극(535)은 투과 영역(III)에 형성될 수 있다. 제1 및 제2 소스 전극들(610, 615) 및제1 및 제2 드레인 전극들(630, 635)은각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이에 따라, 제1 및 제2 액티브층들(530, 535), 제1 및 제2 게이트 전극들(570, 575), 제1 및 제2 소스 전극들(610, 615) 및제1 및 제2 드레인 전극들(630, 635)을포함하는 제1 및 제2 반도체 소자들(650, 655)이 형성될 수 있다.
도 7을 참조하면, 층간 절연층(590) 상에는 평탄화층(670)이 형성될 수 있다. 평탄화층(670)은 제1 및 제2 소스 전극들(610, 615) 및제1 및 제2 드레인 전극들(630, 635)을덮으며 층간 절연층(590) 상에서 상기 제1 방향으로 연장될 수 있다. 즉, 평탄화층(670)은 기판(510) 상의 서브 화소 영역(II) 및 투과 영역(III)에 전체적으로 형성될 수 있다. 평탄화층(670)은 서브 화소 영역(II)에 위치하는 제1 콘택홀 및 투과 영역(III)에 위치하는 제2 콘택홀을 형성할 수 있다. 평탄화층(670)은 제1 및 제2 소스 전극들(610, 615) 및 제1 및 제2 드레인 전극들(630, 635)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성되고, 평탄화층(670)의 평탄한 상면을 구현하기 위하여 평탄화층(670)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(670)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
제1 및 제2 하부 전극들(690, 695)은평탄화층(670) 상에 형성될 수 있다. 제1 하부 전극(690)은 기판(510) 상의 서브 화소 영역(II)에 제1 두께로 형성될 수 있다. 제1 하부 전극(690)은 평탄화층(670)의 제1 콘택홀을 관통하여 제1 드레인 전극(630)과 접속될 수 있다. 예를 들어, 제1 하부 전극(690)은 다층 구조를 가질 수 있다. 도 3에 예시한 바와 같이, 상기 다층 구조는 제1 내지 제3 전극막들을 포함할 수 있다. 제1 전극막이 평탄화층(670) 상의 서브 화소 영역(II)에 형성될 수 있고, 제1 전극막 상에 제2 및 제3 전극막들이 순서대로 형성될 수 있다. 여기서, 제1 및 제3 전극막들은 실질적으로 동일한 물질을 사용하여 형성될 수 있고, 제2 전극막은 제1 및 제3 전극막들 사이에 개재될 수 있다. 제1 및 제3 전극막들의 두께들 각각은 제2 전극막의 두께보다 실질적으로 얇게 형성될 수 있고, 제1 및 제3 전극막들의 두께는 서로 실질적으로 동일할 수 있다. 제2 전극막은 불투명할 수 있다. 예를 들어, 제2 전극막은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 및 제3 전극막들 각각은 실질적으로 투명할 수 있다. 예를 들어, 제1 및 제3 전극막들 각각은 투명 도전성 물질 등을 사용하여 형성될 수 있다.
제2 하부 전극(695)은 기판(510) 상의 투과 영역(III)에 제2 두께로 형성될 수 있다. 제2 하부 전극(695)의 제2 두께는 제1 하부 전극(690)의 제1 두께보다 작을 수 있다. 제2 하부 전극(695)은 평탄화층(670)의 제2 콘택홀을 관통하여 제2 드레인 전극(635)과 접속될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 제2 하부 전극(695)은 다층 구조를 가질 수 있다. 상기 다층 구조는 제4 전극막 및 제5 전극막을 포함할 수 있다. 제4 전극막이 평탄화층(670) 상의 투과 영역(III)에 형성될 수 있고, 제4 전극막 상에 제5 전극막이 형성될 수 있다. 여기서, 제4 및 제5 전극막들은 실질적으로 동일한 물질을 포함할 수 있고, 제4 및 제5 전극막들의 두께는 서로 실질적으로 동일할 수 있다. 예시적인 실시예들에 있어서, 제1 전극막은 제4 전극막과 동시에 형성될 수 있고, 제3 전극막은 제5 전극막과 동시에 형성될 수 있다. 예를 들면, 제1 예비 전극막이 평탄화층(670) 상에 전체적으로 형성될 수 있다. 상기 제1 예비 전극막이 형성된 후, 제1 예비 전극막을 부분적으로 제거하여 제1 전극막 및 제4 전극막이 형성될 수 있다. 제1 전극막 및 제4 전극막이 형성된 후, 상기 제1 전극막 상에 제2 전극막이 형성될 수 있다. 제2 전극막이 형성된 후, 제2 전극막, 제4 전극막 및 평탄화층(670) 상에 제2 예비 전극막이 전체적으로 형성될 수 있다. 상기 제2 예비 전극막이 형성된 후, 제2 예비 전극막을 부분적으로 제거하여 제3 전극막 및 제5 전극막이 형성될 수 있다. 따라서, 제4 및 제5 전극막들은 제1 및 제3 전극막들과 실질적으로 동일한 물질을 포함할 수 있다. 제4 및 제5 전극막들 각각은 실질적으로 투명할 수 있다. 예를 들어, 제4 및 제5 전극막들 각각은 투명 도전성 물질 등을 포함할 수 있다.
도 8 및 도 9를 참조하면, 화소 정의막(710)은 제1 및 제2 하부 전극들(690, 695)의일부들을 노출시키면서 평탄화층(670) 상에 형성될 수 있다. 예를 들어, 화소 정의막(710)은 제1 하부 전극(690)의 양측부 및 제2 하부 전극(695)의 양측부를 덮을 수 있다. 화소 정의막(710)은 아래에 제2 반도체 소자(655)가 위치할 수 있다. 제2 반도체 소자(655)의 적어도 일부는 제2 발광층(335)과 중첩될 수 있다. 예를 들면, 제2 반도체 소자(655)는 제1 하부 전극(690)과 제2 하부 전극(695) 사이에 배치된 화소 정의막(710) 아래에 형성될 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다.
제1 발광층(730)은 적어도 일부가 노출된 제1 하부 전극(690) 상에 형성될 수 있다. 제1 발광층(730)은 도 1에 예시한 제1 내지 제3 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다.
제2 발광층(735)은 적어도 일부가 노출된 제2 하부 전극(695) 상에 형성될 수 있다. 제2 발광층(735)은 도 1에 예시한 제4 서브 화소에 따라 백색광을 방출시킬 수 있다. 제2 발광층(735)는 백색광을 방출하기 위해 탠덤 구조를 가질 수 있다. 예를 들어, 제2 발광층(735)은 적색 발광층, 녹색 발광층, 청색 발광층을 포함할 수 있고, 상기 적색 발광층과 녹색 발광층 사이 및 녹색 발광층과 청색 발광층 사이에 각각 전하 발생층이 개재될 수 있다. 예를 들어, 제2 하부 전극(795) 상에 상기 적색 발광층, 제1 전하 발생층, 상기 녹색 발광층, 제2 전하 발생층, 상기 청색 발광층의 순서대로 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 발광층(735)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 혼합하여 전체적으로 백색광을 방출할 수 있다. 예를 들어, 제2 발광층(335)은 청색(blue) 형광 물질 및 노란색(yellow-Green) 인광 물질을 이용하여 청색광 및 노란색 광을 발생시킬 수 있고, 이들이 혼합되어 백색광이 구현될 수 있다. 또한, 상기 발광 물질들의 혼합 비율을 조절하여 다양한 색광을 방출할 수도 있다. 예를 들면, 상기 발광 물질들은 노란색, 보라색, 하늘색 등의 색광을 발출할 수 있다. 선택적으로, 제2 발광층(735)은 제1 발광층(730)과 동일하게 적색 광, 녹색 광 또는 청색 광을 방출할 수도 있다.
상부 전극(740)은 서브 화소 영역(II) 및 투과 영역(III)에서 화소 정의막(710) 및 제1 및 제2 발광층들(730, 735)을 덮으며, 화소 정의막(710) 및 제1 및 제2 발광층들(730, 735) 상에 전체적으로 형성될 수 있다. 상부 전극(740)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 10에 예시한 유기 발광 표시 장치는 제2 반도체 소자(255)의 위치를 제외하면, 도 2를 참조하여 설명한 유기 발광 표시 장치(100)과 실질적으로 동일하거나 실질적으로 유사한 구성을 가질 수 있다. 도 10에 있어서, 도 2를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 실질적으로 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 10을 참조하면, 유기 발광 표시 장치는 기판(110), 게이트 절연층(150), 층간 절연층(190), 평탄화층(270), 제1 및 제2 발광 구조물들, 화소 정의막(312) 등을 포함할 수 있다. 여기서, 상기 제1 및 제2 발광 구조물들 각각은 제1 및 제2 반도체 소자들(250, 255), 제1 및 제2 하부 전극들(290, 297), 제1 및 제2 발광층들(330, 335), 상부 전극(340)을 포함할 수 있고, 제1 및 제2 반도체 소자들(250, 255) 각각은 제1 및 제2 액티브층들(130, 135), 제1 및 제2 게이트 전극들(170, 175), 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 포함할 수 있다.
전술한 바와 같이, 상기 유기 발광 표시 장치는 복수의 화소 영역들을 포함할 수 있다. 상기 하나의 화소 영역은 서브 화소 영역(II) 및 투과 영역(III)을 포함할 수 있다.
서브 화소 영역(II)에는 제1 반도체 소자(250), 제1 하부 전극(290), 제1 발광층(330) 등이 배치될 수 있다. 투과 영역(III)에는 제2 하부 전극(297), 제2 발광층(335) 등이 배치될 수 있다. 한편, 상부 전극(340)은 서브 화소 영역(II) 및 투과 영역(III)에 전체적으로 배치될 수 있고, 제2 반도체 소자(255)는 서브 화소 영역(II)의 일부 및 투과 영역(III)의 일부에 배치될 수 있다. 예시적인 실시예들에 있어서, 제2 반도체 소자(255)는 제1 발광층(330)과 제2 발광층(335) 사이에 배치된 화소 정의막(312) 아래에 배치될 수 있다.
서브 화소 영역(II)에서는 화상이 표시될 수 있고, 투과 영역(III)에서도 제2 발광층(335)에 의해 광이 방출될 수 있다. 다만, 제2 발광층(335) 및 제2 하부 전극(297)은 실질적으로 투명할 수 있다. 이에 따라, 제2 반도체 소자(255)가 비활성화(예를 들어, 제2 발광층(335)의 턴-오프 상태)되는 경우, 투과 영역(III)에서는 상기 유기 발광 표시 장치의 후면에 위치하는 대상의 이미지가 투과될 수 있다. 이러한 투과 영역(III)을 구비함에 따라, 상기 유기 발광 표시 장치는 투명 디스플레이 장치로 기능할 수 있다.
제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)(또는, 제1 반도체 소자(250) 및 제2 반도체 소자(255)) 상에는 평탄화층(270)이 배치될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 서브 화소 영역(II)에 위치하는 제1 콘택홀 및 투과 영역(III)에 위치하는 제2 콘택홀을 가질 수 있다. 예를 들어, 상기 제1 콘택홀은 제1 발광층(330) 아래에 위치하고, 상기 제2 콘택홀은 제2 발광층(335)과 중첩되지 않도록 화소 정의막(312) 아래에 위치할 수 있다. 상기 제1 콘택홀을 통해 제1 하부 전극(290)이 제1 드레인 전극(230)에 접속될 수 있고, 상기 제2 콘택홀을 통해 제2 하부 전극(297)이 제2 드레인 전극(235)에 접속될 수 있다. 평탄화층(270)은 서브 화소 영역(II) 및 투과 영역(III)에서 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 덮을 수 있으며 기판(110) 상에 전체적으로 배치될 수 있다. 평탄화층(270)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제1 및 제2 하부 전극들(290, 297)은 평탄화층(270) 상에 배치될 수 있다. 제1 하부 전극(290)은 기판(110) 상의 서브 화소 영역(II)에 배치될 수 있고, 제1 두께를 가질 수 있다. 제1 하부 전극(290)은 평탄화층(270)의 제1 콘택홀을 관통하여 제1 드레인 전극(230)과 접속될 수 있다. 제2 하부 전극(297)은 기판(110) 상의 투과 영역(III)에 배치될 수 있고, 제2 두께를 가질 수 있다. 제2 하부 전극(297)의 제2 두께는 제1 하부 전극(290)의 제1 두께보다 작을 수 있다. 제2 하부 전극(297)은 평탄화층(270)의 제2 콘택홀을 관통하여 제2 드레인 전극(235)과 접속될 수 있다. 예시적인 실시예들에 있어서, 제2 반도체 소자(255)가 제1 발광층(330)과 제2 발광층(335) 사이에 배치된 화소 정의막(312) 아래에 배치됨으로써, 상기 유기 발광 표시 장치의 투과율이 증가될 수 있다.
도 11은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 11에 예시한 유기 발광 표시 장치는 제2 반도체 소자(255)의 위치를 제외하면, 도 2를 참조하여 설명한 유기 발광 표시 장치(100)과 실질적으로 동일하거나 실질적으로 유사한 구성을 가질 수 있다. 도 11에 있어서, 도 2를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 실질적으로 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 11을 참조하면, 유기 발광 표시 장치는 기판(110), 게이트 절연층(150), 층간 절연층(190), 평탄화층(270), 제1 및 제2 발광 구조물들, 화소 정의막(314) 등을 포함할 수 있다. 여기서, 상기 제1 및 제2 발광 구조물들 각각은 제1 및 제2 반도체 소자들(250, 255), 제1 및 제2 하부 전극들(290, 299), 제1 및 제2 발광층들(330, 335), 상부 전극(340)을 포함할 수 있고, 제1 및 제2 반도체 소자들(250, 255) 각각은 제1 및 제2 액티브층들(130, 135), 제1 및 제2 게이트 전극들(170, 175), 제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)을 포함할 수 있다.
전술한 바와 같이, 상기 유기 발광 표시 장치는 복수의 화소 영역들을 포함할 수 있다. 상기 하나의 화소 영역은 서브 화소 영역(II) 및 투과 영역(III)을 포함할 수 있다.
서브 화소 영역(II)에는 제1 및 제2 반도체 소자(250, 255), 제1 하부 전극(290), 제1 발광층(330) 등이 배치될 수 있다. 투과 영역(III)에는 제2 하부 전극(299), 제2 발광층(335) 등이 배치될 수 있다. 한편, 상부 전극(340)은 서브 화소 영역(II) 및 투과 영역(III)에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 제2 반도체 소자(255)는 제1 발광층(330)과 제2 발광층(335) 사이에 배치된 화소 정의막(314) 아래의 서브 화소 영역(II)에 배치될 수 있다.
서브 화소 영역(II)에서는 화상이 표시될 수 있고, 투과 영역(III)에서도 제2 발광층(335)에 의해 광이 방출될 수 있다. 다만, 제2 발광층(335) 및 제2 하부 전극(299)은 실질적으로 투명할 수 있다. 이에 따라, 제2 반도체 소자(255)가 비활성화되는 경우, 투과 영역(III)에서는 상기 유기 발광 표시 장치의 후면에 위치하는 대상의 이미지가 투과될 수 있다. 이러한 투과 영역(III)을 구비함에 따라, 상기 유기 발광 표시 장치는 투명 디스플레이 장치로 기능할 수 있다.
제1 반도체 소자(250)는 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)으로 구성될 수 있고, 기판(110) 상의 서브 화소 영역(II)에 배치될 수 있다.
예시적인 실시예들에 있어서, 제2 반도체 소자(255)는 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)으로 구성될 수 있고, 기판(110) 상의 서브 화소 영역(II)에 배치될 수 있다. 즉, 제2 반도체 소자(255)의 적어도 일부는 제2 발광층(335)과 중첩되지 않을 수 있다. 예를 들면, 제2 반도체 소자(255)는 제1 발광층(330)과 제2 발광층(335) 사이에 배치된 화소 정의막(314) 아래의 서브 화소 영역(II)에 배치될 수 있다.
제1 및 제2 소스 전극들(210, 215) 및 제1 및 제2 드레인 전극들(230, 235)(또는, 제1 반도체 소자(250) 및 제2 반도체 소자(255)) 상에는 평탄화층(270)이 배치될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 서브 화소 영역(II)에 위치하는 제1 콘택홀 및 제2 콘택홀을 가질 수 있다. 예를 들어, 상기 제1 콘택홀은 제1 발광층(330) 아래에 위치하고, 상기 제2 콘택홀은 제2 발광층(335)과 중첩되지 않도록 화소 정의막(314) 아래의 서브 화소 영역(II)에 위치할 수 있다. 상기 제1 콘택홀을 통해 제1 하부 전극(290)이 제1 드레인 전극(230)에 접속될 수 있고, 상기 제2 콘택홀을 통해 제2 하부 전극(299)이 제2 드레인 전극(235)에 접속될 수 있다. 평탄화층(270)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제1 및 제2 하부 전극들(290, 299)은 평탄화층(270) 상에 배치될 수 있다. 제1 하부 전극(290)은 기판(110) 상의 서브 화소 영역(II)에 배치될 수 있고, 제1 두께를 가질 수 있다. 제1 하부 전극(290)은 평탄화층(270)의 제1 콘택홀을 관통하여 제1 드레인 전극(230)과 접속될 수 있다. 제2 하부 전극(299)은 기판(110) 상에서 투과 영역(III)으로부터 서브 화소 영역(II)의 방향으로 연장될 수 있고, 제2 하부 전극(299)이 서브 화소 영역(II)의 일부 및 투과 영역(III)에 배치될 수 있으며, 제2 두께를 가질 수 있다. 제2 하부 전극(299)의 제2 두께는 제1 하부 전극(290)의 제1 두께보다 작을 수 있다. 제2 하부 전극(299)은 평탄화층(270)의 제2 콘택홀을 관통하여 제2 드레인 전극(235)과 접속될 수 있다. 예시적인 실시예들에 있어서, 제2 반도체 소자(255)가 제1 발광층(330)과 제2 발광층(335) 사이에 배치된 화소 정의막(314) 아래의 서브 화소 영역(II)에 배치됨으로써, 상기 유기 발광 표시 장치의 투과율이 상대적으로 증가될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 화소 영역 15: 제1 서브 화소 영역
20: 제2 서브 화소 영역 25: 제3 서브 화소 영역
30: 투과 영역 100: 유기 발광 표시 장치
110, 510: 기판 130, 530: 제1 액티브층
135, 535: 제2 액티브층 150, 550: 게이트절연층
170, 570: 제1 게이트 전극 175, 575: 제2 게이트 전극
190, 590: 층간 절연층 210, 610: 제1 소스 전극
215, 615: 제2 소스 전극 230, 630: 제1 드레인 전극
235, 635: 제2 드레인 전극 250, 650: 제1 반도체 소자
255, 655: 제2 반도체 소자 270, 670: 평탄화층
290, 690: 제1 하부 전극 291: 제1 전극막
292: 제2 전극막 293: 제3 전극막
295, 298, 299, 695 제2 하부 전극
296: 제4 전극막 297: 제5 전극막
310, 312, 314, 710: 화소 정의막 330, 730: 제1 발광층
335, 735: 제2 발광층 340, 740: 상부 전극
II: 서브 화소 영역 III: 투과 영역

Claims (20)

  1. 서브 화소 영역 및 투과 영역을 포함하는 기판;
    상기 기판 상의 서브 화소 영역에 배치되는 제1 반도체 소자;
    상기 기판 상의 서브 화소 영역과 적어도 일부 중첩되도록 위치하고, 상기 제1 반도체 소자와 이격하여 배치되는 제2 반도체 소자;
    상기 제1 반도체 소자 상의 상기 서브 화소 영역에 배치되고, 상기 제1 반도체 소자와 전기적으로 연결되는 제1 하부 전극;
    상기 기판 상의 투과 영역에 배치되고, 상기 제2 반도체 소자와 전기적으로 연결되며, 제1 하부 전극의 두께보다 작은 두께를 가지고, 광(light)을 투과시키는 제2 하부 전극;
    상기 제1 하부 전극 상에 배치되는 제1 발광층;
    상기 제2 하부 전극 상에 배치되는 제2 발광층; 및
    상기 제1 및 제2 발광층들 상에 배치되는 상부 전극을 포함하고,
    상기 제1 하부 전극은 제1 전극막, 상기 제1 전극막 상에 배치되는 제2 전극막, 및 상기 제2 전극막 상에 배치되는 제3 전극막을 포함하고,
    상기 제2 하부 전극은 제4 전극막 및 상기 제4 전극막 상에 배치되는 제5 전극막을 포함하고,
    상기 제4 전극막 및 상기 제5 전극막은 서로 직접 컨택하고,
    상기 제1 전극막, 상기 제3 전극막, 상기 제4 전극막, 및 상기 제5 전극막은 투명 도전성 물질을 포함하고,
    상기 제2 전극막은 광 반사성 물질을 포함하고,
    상기 제4 전극막의 두께는 상기 제1 전극막의 두께와 동일하고,
    상기 제5 전극막의 두께는 상기 제3 전극막의 두께와 동일하고,
    상기 제1 전극막, 상기 제3 전극막, 상기 제4 전극막, 및 상기 제5 전극막 각각의 두께는 상기 제2 전극막의 두께보다 얇고,
    상기 제1 반도체 소자는 제1 소스 전극 및 제1 드레인 전극을 포함하고,
    상기 제2 반도체 소자는 제2 소스 전극 및 제2 드레인 전극을 포함하고,
    상기 제1 하부 전극은 상기 제1 드레인 전극의 전부, 상기 제1 소스 전극 및 상기 제2 소스 전극과 중첩하고,
    상기 제2 하부 전극은 상기 제2 드레인 전극의 전부와 중첩하고, 상기 제1 소스 전극과는 중첩하지 않는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 반도체 소자는,
    상기 기판 상의 서브 화소 영역에 배치되는 제1 액티브층; 및
    상기 제1 액티브층 상에 배치되는 제1 게이트 전극을 더 포함하고,
    상기 제1 소스 전극은 상기 제1 게이트 전극 상에 배치되며 상기 제1 액티브층의 제1 부분에 접속되고,
    상기 제1 드레인 전극은 상기 제1 게이트 전극 상에 배치되며 상기 제1 액티브층의 제2 부분에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 2 항에 있어서, 상기 제2 반도체 소자는,
    상기 기판 상에 배치되는 제2 액티브층; 및
    상기 제2 액티브층 상에 배치되는 제2 게이트 전극을 더 포함하고,
    상기 제2 소스 전극은 상기 제2 게이트 전극 상에 배치되며 상기 제2 액티브층의 제1 부분에 접속되고,
    상기 제2 드레인 전극은 상기 제2 게이트 전극 상에 배치되며 상기 제2 액티브층의 제2 부분에 접속되고,
    상기 제2 반도체 소자의 일부는 상기 투과 영역과 중첩되는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 3 항에 있어서, 상기 제2 반도체 소자의 적어도 일부가 상기 제2 발광층과 중첩되는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 3 항에 있어서, 상기 제2 반도체 소자가 상기 제2 발광층과 중첩되지 않는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 3 항에 있어서, 상기 제2 액티브층의 제2 부분은 상기 투과 영역과 중첩되고, 상기 제2 드레인 전극은 상기 투과 영역에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 3 항에 있어서, 상기 제1 및 제2 반도체 소자들 상에 배치되는 평탄화층; 및
    상기 평탄화층 상에 배치되고, 상기 제1 하부 전극의 양측부 및 제2 하부 전극의 양측부를 덮는 화소 정의막을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 7 항에 있어서, 상기 평탄화층은 제1 콘택홀 및 제2 콘택홀을 가지며,
    상기 제1 콘택홀을 통해 상기 제1 하부 전극이 상기 제1 드레인 전극에 접속되고, 상기 제2 콘택홀을 통해 상기 제2 하부 전극이 상기 제2 드레인 전극에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 8 항에 있어서, 상기 제2 콘택홀은 상기 제2 발광층 아래에 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 8 항에 있어서, 상기 제2 콘택홀은 상기 제2 발광층과 중첩되지 않도록 상기 화소 정의막 아래에 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 1 항에 있어서, 상기 제1 발광층은 상기 기판의 상면에 직교하는 제1 방향으로 광을 방출하고, 상기 제2 발광층은 상기 제1 방향 및 상기 제1 방향과 반대되는 제2 방향으로 광을 방출하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 1 항에 있어서, 상기 제1 하부 전극은 상기 제1 발광층으로부터 방출된 광을 반사시키고, 상기 제2 하부 전극은 상기 제2 발광층으로부터 방출된 광을 투과시키는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 3 항에 있어서, 제2 발광층은 백색 광을 발광하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 13 항에 있어서,
    상기 제2 반도체 소자가 활성화되는 경우, 상기 제2 발광층은 백색 광을 방출하고,
    상기 제2 반도체 소자가 비활성화되는 경우, 상기 투과 영역을 통해 상기 유기 발광 표시 장치의 후면에 위치하는 대상의 이미지가 투과되는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 서브 화소 영역 및 투과 영역을 포함하는 기판;
    상기 기판 상의 서브 화소 영역에 배치되는 제1 반도체 소자;
    상기 제1 반도체 소자와 이격하여 상기 기판 상의 서브 화소 영역에 배치되는 제2 반도체 소자;
    상기 제1 반도체 소자 상의 상기 서브 화소 영역에 배치되고, 상기 제1 반도체 소자와 전기적으로 연결되는 제1 하부 전극;
    상기 기판 상의 서브 화소 영역의 일부 및 투과 영역에 배치되고, 상기 제2 반도체 소자와 전기적으로 연결되며, 제1 하부 전극의 두께보다 작은 두께를 가지고, 광(light)을 투과시키는 제2 하부 전극;
    상기 제1 하부 전극 상에 배치되는 제1 발광층;
    상기 제2 하부 전극 상에 배치되는 제2 발광층; 및
    상기 제1 및 제2 발광층들 상에 배치되는 상부 전극을 포함하고,
    상기 제1 하부 전극은 제1 전극막, 상기 제1 전극막 상에 배치되는 제2 전극막, 및 상기 제2 전극막 상에 배치되는 제3 전극막을 포함하고,
    상기 제2 하부 전극은 제4 전극막 및 상기 제4 전극막 상에 배치되는 제5 전극막을 포함하고,
    상기 제4 전극막 및 상기 제5 전극막은 서로 직접 컨택하고,
    상기 제1 전극막, 상기 제3 전극막, 상기 제4 전극막, 및 상기 제5 전극막은 투명 도전성 물질을 포함하고,
    상기 제2 전극막은 광 반사성 물질을 포함하고,
    상기 제4 전극막의 두께는 상기 제1 전극막의 두께와 동일하고,
    상기 제5 전극막의 두께는 상기 제3 전극막의 두께와 동일하고,
    상기 제1 전극막, 상기 제3 전극막, 상기 제4 전극막, 및 상기 제5 전극막 각각의 두께는 상기 제2 전극막의 두께보다 얇고,
    상기 제1 반도체 소자는 제1 소스 전극 및 제1 드레인 전극을 포함하고,
    상기 제2 반도체 소자는 제2 소스 전극 및 제2 드레인 전극을 포함하고,
    상기 제1 하부 전극은 상기 제1 드레인 전극의 전부, 상기 제1 소스 전극 및 상기 제2 소스 전극과 중첩하고,
    상기 제2 하부 전극은 상기 제2 드레인 전극의 전부와 중첩하고, 상기 제1 소스 전극과는 중첩하지 않는 유기 발광 표시 장치.
  16. 제 15 항에 있어서, 상기 제1 반도체 소자는,
    상기 기판 상의 서브 화소 영역에 배치되는 제1 액티브층; 및
    상기 제1 액티브층 상에 배치되는 제1 게이트 전극을 더 포함하고,
    상기 제1 소스 전극은 상기 제1 게이트 전극 상에 배치되며 상기 제1 액티브층의 제1 부분에 접속되고,
    상기 제1 드레인 전극은 상기 제1 게이트 전극 상에 배치되며 상기 제1 액티브층의 제2 부분에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 16 항에 있어서, 상기 제2 반도체 소자는,
    상기 기판 상에 배치되는 제2 액티브층; 및
    상기 제2 액티브층 상에 배치되는 제2 게이트 전극을 더 포함하고,
    상기 제2 소스 전극은 상기 제2 게이트 전극 상에 배치되며 상기 제2 액티브층의 제1 부분에 접속되고,
    상기 제2 드레인 전극은 상기 제2 게이트 전극 상에 배치되며 상기 제2 액티브층의 제2 부분에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 17 항에 있어서, 상기 제1 및 제2 반도체 소자들 상에 배치되는 평탄화층; 및
    상기 평탄화층 상에 배치되고, 상기 제1 하부 전극의 양측부 및 제2 하부 전극의 양측부를 덮는 화소 정의막을 더 포함하고,
    상기 평탄화층은 제1 콘택홀 및 제2 콘택홀을 가지며,
    상기 제1 콘택홀을 통해 상기 제1 하부 전극이 상기 제1 드레인 전극에 접속되고, 상기 제2 콘택홀을 통해 상기 제2 하부 전극이 상기 제2 드레인 전극에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 18 항에 있어서, 상기 제1 및 제2 콘택홀들은 상기 서브 화소 영역에 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 18 항에 있어서, 상기 제2 콘택홀은 상기 제2 발광층과 중첩되지 않도록 상기 화소 정의막 아래에 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020240110872A 2016-01-13 2024-08-20 유기 발광 표시 장치 Pending KR20240130063A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240110872A KR20240130063A (ko) 2016-01-13 2024-08-20 유기 발광 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160004067A KR20170085157A (ko) 2016-01-13 2016-01-13 유기 발광 표시 장치
KR1020240110872A KR20240130063A (ko) 2016-01-13 2024-08-20 유기 발광 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004067A Division KR20170085157A (ko) 2016-01-13 2016-01-13 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20240130063A true KR20240130063A (ko) 2024-08-28

Family

ID=59276440

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160004067A Ceased KR20170085157A (ko) 2016-01-13 2016-01-13 유기 발광 표시 장치
KR1020240110872A Pending KR20240130063A (ko) 2016-01-13 2024-08-20 유기 발광 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160004067A Ceased KR20170085157A (ko) 2016-01-13 2016-01-13 유기 발광 표시 장치

Country Status (3)

Country Link
US (2) US20170200778A1 (ko)
KR (2) KR20170085157A (ko)
CN (1) CN106972042B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102447451B1 (ko) * 2016-01-20 2022-09-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102343283B1 (ko) * 2017-08-21 2021-12-27 삼성디스플레이 주식회사 표시 장치
CN108305891A (zh) * 2018-02-12 2018-07-20 上海天马微电子有限公司 一种显示面板及其制造方法、显示装置
US10707284B2 (en) * 2018-04-19 2020-07-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting display panel and manufacturing method thereof
CN108493222B (zh) * 2018-04-19 2020-03-10 武汉华星光电半导体显示技术有限公司 一种有机发光显示面板及其制作方法
KR102551867B1 (ko) * 2018-05-29 2023-07-05 엘지디스플레이 주식회사 표시 장치
KR102609512B1 (ko) 2018-06-27 2023-12-04 엘지디스플레이 주식회사 패널, 디스플레이 및 차량용 디스플레이
US20220005896A1 (en) * 2018-09-26 2022-01-06 Sharp Kabushiki Kaisha Display device
KR102606567B1 (ko) * 2018-11-07 2023-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치
US20200185467A1 (en) * 2018-12-06 2020-06-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Active matrix organic light-emitting diode display panel
CN115410493A (zh) 2018-12-29 2022-11-29 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
KR20200106589A (ko) 2019-03-04 2020-09-15 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
CN110323259B (zh) * 2019-06-28 2022-04-15 云谷（固安）科技有限公司 像素结构、掩膜板及显示面板
CN111312755B (zh) * 2019-11-29 2021-06-08 昆山国显光电有限公司 显示面板及显示装置
US11557635B2 (en) * 2019-12-10 2023-01-17 Samsung Display Co., Ltd. Display device, mask assembly, and apparatus for manufacturing the display device
CN113555513B (zh) * 2021-07-16 2023-09-12 昆山国显光电有限公司 Oled显示面板及显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11329745A (ja) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd 発光素子及び積層型表示素子
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP3840926B2 (ja) * 2000-07-07 2006-11-01 セイコーエプソン株式会社 有機ｅｌ表示体及びその製造方法、並びに電子機器
KR100489590B1 (ko) * 2002-09-19 2005-05-16 엘지.필립스 엘시디 주식회사 투과형 유기전계발광 소자 및 그의 제조방법
JP2004303481A (ja) * 2003-03-28 2004-10-28 Sanyo Electric Co Ltd 発光素子及び発光表示装置
KR100527198B1 (ko) * 2003-11-12 2005-11-08 삼성에스디아이 주식회사 양면으로 화면을 표시할 수 있는 평면표시장치
KR100579194B1 (ko) * 2004-05-28 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자의 제조방법
JP4507964B2 (ja) * 2005-04-15 2010-07-21 ソニー株式会社 表示装置および表示装置の製造方法
KR100740132B1 (ko) * 2006-11-10 2007-07-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP5076994B2 (ja) * 2007-03-30 2012-11-21 大日本印刷株式会社 発光型有機ｅｌ表示パネル
JP5244439B2 (ja) * 2008-04-08 2013-07-24 三菱電機株式会社 透明導電膜、表示装置、及びこれらの製造方法
KR101305377B1 (ko) * 2009-06-16 2013-09-06 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 그 제조 방법
JP5672695B2 (ja) * 2009-12-18 2015-02-18 セイコーエプソン株式会社 表示装置
JP5477963B2 (ja) * 2010-03-29 2014-04-23 双葉電子工業株式会社 透過型カラー有機ｅｌ表示装置
KR101223722B1 (ko) * 2010-04-02 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101223487B1 (ko) * 2010-12-30 2013-01-17 삼성디스플레이 주식회사 투명 전극, 상기 투명 전극을 포함하는 유기 발광 장치 및 그 제조 방법
JP5771991B2 (ja) * 2011-01-05 2015-09-02 凸版印刷株式会社 Ｅｌ素子及びこれを備えた照明装置、ディスプレイ装置、液晶ディスプレイ装置
US9721998B2 (en) * 2011-11-04 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR101275810B1 (ko) * 2012-01-20 2013-06-18 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI612656B (zh) * 2013-08-19 2018-01-21 友達光電股份有限公司 雙面發光式顯示面板
JP2015225537A (ja) * 2014-05-28 2015-12-14 パナソニックＩｐマネジメント株式会社 表示装置
KR102364387B1 (ko) * 2014-07-04 2022-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20210399075A1 (en) 2021-12-23
CN106972042B (zh) 2023-10-13
KR20170085157A (ko) 2017-07-24
CN106972042A (zh) 2017-07-21
US20170200778A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
KR20240130063A (ko) 유기 발광 표시 장치
KR102447451B1 (ko) 유기 발광 표시 장치
KR102512022B1 (ko) 유기 발광 표시 장치
KR102572128B1 (ko) 유기 발광 표시 장치
KR102523344B1 (ko) 유기 발광 표시 장치
KR102478223B1 (ko) 유기 발광 표시 장치
KR102290785B1 (ko) 유기 발광 표시 장치
KR102426425B1 (ko) 유기 발광 표시 장치
KR102485689B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9436053B2 (en) Display unit and electronic apparatus
KR102659854B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR102261610B1 (ko) 유기 발광 표시 장치
KR102504436B1 (ko) 유기 발광 표시 장치
KR102560317B1 (ko) 유기 발광 표시 장치
KR102430705B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR20170113729A (ko) 유기 발광 표시 장치
EP2197061B1 (en) Organic light emitting diode display
US20160099296A1 (en) Organic light-emitting display apparatus
KR102365036B1 (ko) 유기 발광 표시 장치
KR102469294B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20240820

Patent event code: PA01071R01D

Filing date: 20160113

Application number text: 1020160004067

PA0201 Request for examination

Patent event code: PA02011R04I

Patent event date: 20240820

Comment text: Divisional Application of Patent

PG1501 Laying open of application