[go: up one dir, main page]

KR20240106151A - 표시 장치 및 그의 구동 방법 - Google Patents

표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20240106151A
KR20240106151A KR1020220188807A KR20220188807A KR20240106151A KR 20240106151 A KR20240106151 A KR 20240106151A KR 1020220188807 A KR1020220188807 A KR 1020220188807A KR 20220188807 A KR20220188807 A KR 20220188807A KR 20240106151 A KR20240106151 A KR 20240106151A
Authority
KR
South Korea
Prior art keywords
signal
power
display device
driving
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020220188807A
Other languages
English (en)
Inventor
윤성준
이준철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220188807A priority Critical patent/KR20240106151A/ko
Publication of KR20240106151A publication Critical patent/KR20240106151A/ko
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

실시 예들은 복수의 화소들이 배치되는 표시 패널; 상기 복수의 화소들로 구동 신호를 인가하는 구동부; 전원 전압을 변환하여 상기 표시 패널 및 상기 구동부로 구동 전압을 인가하는 전원 공급부; 상기 구동부 및 상기 전원 공급부의 동작 타이밍을 제어하는 타이밍 제어부; 및 상기 타이밍 제어부와 메인 링크를 통해 연결되며, 상기 전원 전압을 공급하는 호스트 시스템을 포함하고, 상기 타이밍 제어부는, 상기 전원 전압이 공급되는 동안 상기 메인 링크를 통해 신호가 수신되지 않으면, 상기 전원 공급부, 상기 구동부 및 상기 표시 패널의 잔류 전하를 방전하기 위한 파워 다운 신호를 출력하는, 표시 장치 및 그의 구동 방법에 관한 것이다.

Description

표시 장치 및 그의 구동 방법{Display Device and Driving Method thereof}
본 발명은 표시 장치 및 그의 구동 방법에 관한 것이다.
고해상도, 고품질의 영상을 표시하는 전자 기기가 발전함에 따라, 표시 장치에 대한 수요가 증가하고 있다. 표시 장치에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display) 및 유기 발광 표시 장치(Organic Light Emitting Diodes Display) 등이 있고, 최근에는 3D 표시 장치와 플렉시블 표시 장치도 개발되고 있다.
능동 매트릭스 구조의 표시 장치는, 게이트 신호에 응답하여 화소들에 데이터 전압을 충전하고, 충전된 데이터 전압을 적어도 한 프레임 동안 유지하는 방식으로 구동된다.
이러한 표시 장치에서, 화소 내 전압이 누적되면, 얼룩과 같은 불량이 발생하고 화소가 열화될 수 있다. 또한, 표시 장치의 화소뿐만 아니라 구동부들에 잔류 전하가 발생하게 되면, 표시 장치가 열화되고 수명이 단축될 수 있다.
실시 예들은 표시 장치의 파워 오프시, 표시 패널 및 구동부들에 잔류된 전하를 방전시키는 표시 장치 및 그의 구동 방법을 제공한다.
실시 예들은 표시 장치의 방전에 필요한 충분한 시간을 확보할 수 잇는 표시 장치 및 그의 구동 방법을 제공한다.
일 실시 예에 따른 표시 장치는, 복수의 화소들이 배치되는 표시 패널, 상기 복수의 화소들로 구동 신호를 인가하는 구동부, 전원 전압을 변환하여 상기 표시 패널 및 상기 구동부로 구동 전압을 인가하는 전원 공급부, 상기 구동부 및 상기 전원 공급부의 동작 타이밍을 제어하는 타이밍 제어부 및 상기 타이밍 제어부와 메인 링크를 통해 연결되며, 상기 전원 전압을 공급하는 호스트 시스템을 포함하고, 상기 타이밍 제어부는, 상기 전원 전압이 공급되는 동안 상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 상기 전원 공급부, 상기 구동부 및 상기 표시 패널의 잔류 전하를 방전하기 위한 파워 다운 신호를 출력할 수 있다.
상기 타이밍 제어부는, 상기 메인 링크를 통해 상기 신호가 수신되다가 수신이 중단되는 것이 감지되면, 상기 파워 다운 신호를 출력할 수 있다.
상기 타이밍 제어부는, 상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 상기 호스트 시스템으로부터 패널 셀프 리프레시 모드를 수행하기 위한 플래그 신호가 수신되었는지 판단하고, 상기 플래그 신호가 수신되지 않았으면, 상기 파워 다운 신호를 출력할 수 있다.
상기 타이밍 제어부는, 상기 플래그 신호가 수신되면, 상기 호스트 시스템으로부터 이전에 수신된 영상 신호를 프레임 메모리에 저장하고, 상기 저장된 영상 신호를 주기적으로 로드하여 상기 구동부로 전송할 수 있다.
상기 타이밍 제어부는, 상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 기설정된 시간 경과 후 상기 파워 다운 신호를 출력할 수 있다.
상기 전원 공급부는, 상기 파워 다운 신호에 응답하여 상기 구동 전압의 생성을 중단하고, 게이트 올 하이 신호를 출력하며, 상기 전원 공급부 및 상기 구동부에 기저장된 전압들은 소정의 방전 시간동안 방전될 수 있다.
상기 게이트 올 하이 신호에 응답하여, 상기 표시 패널을 방전시키기 위한 방전 신호를 출력하는 레벨 시프터 및 상기 방전 신호에 기초하여 턴-온 레벨의 게이트 신호를 상기 복수의 화소들에 인가하는 시프트 레지스터를 더 포함하고, 상기 턴-온 레벨의 게이트 신호에 의해 상기 복수의 화소들에 구비되는 스위칭 트랜지스터가 턴온되어 상기 복수의 화소들에 잔류된 전하가 방전될 수 있다.
상기 호스트 시스템은, 상기 메인 링크를 통한 전송을 중단한 후에 상기 전원 전압의 공급을 중단할 수 있다.
상기 파워 다운 신호의 출력 시점은, 상기 전원 전압의 공급 중단 시점 보다 앞설 수 있다.
상기 전원 전압 공급이 중단됨에 따라, 상기 전원 전압은 소정의 방전 시간 동안 감소하여 소정의 레벨에 도달하고, 상기 파워 다운 신호의 출력 시점은, 상기 전원 전압이 상기 소정의 레벨에 도달하는 시점보다 앞설 수 있다.
일 실시 예에 따른 표시 장치의 구동 방법은, 복수의 화소들이 배치되는 표시 패널, 상기 복수의 화소들로 구동 신호를 인가하는 구동부, 외부로부터 공급되는 전원 전압을 변환하여 상기 표시 패널 및 상기 구동부로 구동 전압을 인가하는 전원 공급부, 및 상기 외부와 연결된 메인 링크를 통해 제공되는 신호에 기초하여 상기 구동부를 제어하는 타이밍 제어부를 포함하는 표시 장치를 구동한다.
상기 방법은, 상기 전원 공급부로 상기 전원 전압이 공급되는 동안 상기 메인 링크를 통해 신호가 수신되는지 모니터링하는 단계 및 상기 신호가 수신되지 않으면, 상기 전원 공급부, 상기 구동부 및 상기 표시 패널의 잔류 전하를 방전하기 위한 파워 다운 신호를 출력하는 단계를 포함할 수 있다.
상기 파워 다운 신호를 출력하는 단계는, 상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 이전에 상기 메인 링크를 통해 상기 신호가 전송되었는지 판단하는 단계 및 이전에 상기 메인 링크를 통해 상기 신호가 전송되었으면, 상기 파워 다운 신호를 출력하는 단계를 포함할 수 있다.
상기 파워 다운 신호를 출력하는 단계는, 상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 상기 호스트 시스템으로부터 패널 셀프 리프레시 모드를 수행하기 위한 플래그 신호가 수신되었는지 판단하는 단계 및 상기 플래그 신호가 수신되지 않았으면, 상기 파워 다운 신호를 출력하는 단계를 포함할 수 있다.
상기 파워 다운 신호를 출력하는 단계는, 상기 플래그 신호가 수신되면, 상기 호스트 시스템으로부터 이전에 수신된 영상 신호를 프레임 메모리에 저장하는 단계 및 상기 저장된 영상 신호를 주기적으로 로드하여 상기 구동부로 전송하는 단계를 더 포함할 수 있다.
상기 파워 다운 신호를 출력하는 단계는, 상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 기설정된 시간이 경과하였는지 판단하는 단계 및 상기 기설정된 시간이 경과하면, 상기 파워 다운 신호를 출력하는 단계를 포함할 수 있다.
상기 파워 다운 신호에 응답하여, 상기 구동 전압의 생성을 중단하는 단계를 더 포함하고, 상기 구동 전압 생성의 중단에 의해, 상기 전원 공급부 및 상기 구동부에 기저장된 전압들은 소정의 방전 시간동안 방전될 수 있다.
상기 파워 다운 신호의 출력 시점은, 상기 전원 전압의 공급 중단 시점 보다 앞설 수 있다.
상기 전원 전압 공급이 중단됨에 따라, 상기 전원 전압은 소정의 방전 시간 동안 감소하여 소정의 레벨에 도달하고, 상기 파워 다운 신호의 출력 시점은, 상기 전원 전압이 상기 소정의 레벨에 도달하는 시점보다 앞설 수 있다.
일 실시 예에 따른 표시 장치 및 그의 구동 방법은, 표시 장치의 파워 오프 시, 표시 패널 및 구동부의 잔류 전하를 완전히 방전시킬 수 있게 한다.
일 실시 예에 따른 표시 장치 및 그의 구동 방법은, 방전 불충분 시 잔류 전하에 의해 표시 패널에 플리커 또는 비정상적인 화면이 표시되는 것을 방지할 수 있다.
도 1은 일 실시 예에 따른 표시 장치를 나타낸 블록도이다.
도 2는 일 실시 예에 따른 파워 오프 시퀀스의 신호 변화를 나타낸 도면이다.
도 3은 일 실시 예에 따른 표시 패널 방전을 위한 구성 요소 부분을 개략적으로 설명하기 위한 도면이다.
도 4는 도 3에 도시된 회로에서 나타나는 신호의 파형의 일 실시 예를 나타낸 도면이다.
도 5는 도 3 및 도 4에 도시된 신호에 따른 화소의 방전 동작을 나타낸 도면이다.
도 6은 다른 실시 예에 따른 파워 오프 시퀀스의 신호 변화를 나타낸 도면이다.
도 7은 일 실시 예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 8은 다른 실시 예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 9는 또 다른 실시 예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 10은 또 다른 실시 예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 11은 일 실시 예에 따른 표시 패널 방전을 위한 구성 요소 부분을 개략적으로 설명하기 위한 도면이다.
도 12는 도 11에 도시된 회로에서 나타나는 신호의 파형의 일 실시 예를 나타낸 도면이다.
이하, 도면을 참조하여 실시 예들을 설명한다. 본 명세서에서, 어떤 구성 요소(또는 영역, 층, 부분 등)가 다른 구성 요소 "상에 있다.", "연결된다.", 또는 "결합된다."고 언급되는 경우에 그것은 다른 구성 요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성 요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면 부호는 동일한 구성 요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 실시 예들의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
"아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다." 또는 "가지다." 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 일 실시 예에 따른 표시 장치를 나타낸 블록도이다.
도 1을 참조하면, 표시 장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시 패널(50)을 포함한다. 타이밍 제어부(10)는 호스트 시스템(2)과 연결될 수 있다.
타이밍 제어부(10)는 후술되는 전원 공급부(40)를 통해 입력되는 전원 전압(VCC)에 기초하여 구동될 수 있다. 타이밍 제어부(10)는 호스트 시스템(2)으로부터 영상 신호 및 제어 신호를 수신할 수 있다. 영상 신호는 복수의 계조 데이터(R, G, B)를 포함할 수 있다. 제어 신호는 예를 들어, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 클럭 신호(CLK) 및 데이터 인에이블 신호(DE) 등을 포함할 수 있다.
타이밍 제어부(10)는 영상 신호 및 제어 신호를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(GCS), 데이터 구동 제어 신호(DCS) 및 전원 공급 제어 신호(PCS)를 생성 및 출력할 수 있다. 타이밍 제어부(10)는 이러한 영상 신호 및 제어 신호를 통해 게이트 구동부(20) 및 데이터 구동부(30)를 포함하는 구동부의 동작 타이밍을 제어할 수 있다.
게이트 구동 제어 신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 및 게이트 출력 인에이블 신호(Gate Output Enable) 등의 스캔 타이밍 제어 신호를 포함할 수 있다 데이터 구동 제어 신호(DCS)는 소스 샘플링 클럭(Source Sampling Clock), 극성 제어 신호(Polarity) 및 소스 출력 인에이블 신호 (Source Output Enable) 등의 데이터 타이밍 제어 신호를 포함할 수 있다.
타이밍 제어부(10)는, 데이터 구동부(30)가 본딩된 소스 인쇄 회로 기판과 연성 플랫 케이블(Flexible Flat Cable; FFC) 또는 연성 인쇄 회로(Flexible Printed Circuit; FPC)의 연결 매체를 통해 연결된 컨트롤 인쇄 회로 기판(Control Printed Circuit Board)에 배치될 수 있다. 예를 들어, 타이밍 제어부(10)는 EPI(Embedded clock P-P Interface) 배선 쌍을 통하여 데이터 구동부(30)와 연결되어 데이터를 송수신할 수 있다.
게이트 구동부(20)는 타이밍 제어부(10)로부터 제공된 게이트 구동 제어 신호(GCS)에 응답하여, 게이트 라인(GL)을 통해 한 프레임 내의 1 수평 기간씩 순차적으로 게이트 신호를 출력할 수 있다. 이에 따라, 각 게이트 라인(GL)에 연결된 화소 행은 1 수평 기간씩 턴-온된다. 하나의 수평 기간 동안, 게이트 라인(GL)에 의해 턴-온된 화소 행으로 데이터 신호가 인가될 수 있다.
게이트 구동부(20)는 다수의 게이트 라인(GL)들에 각각 연결되는 스테이지 회로들로 구성될 수 있으며, 표시 패널(50) 상에 실장되는 GIP(Gate In Panel)형태로 구성될 수 있다. 이러한 게이트 구동부(20)는 시프트 레지스터, 또는 레벨 시프터 등을 포함할 수 있다.
데이터 구동부(30)는 타이밍 제어부(10)로부터 제공된 디지털 형태의 영상 데이터(DATA)를, 데이터 구동 제어 신호(DCS)에 따라 아날로그 데이터 신호로 변환한다. 데이터 구동부(30)는 아날로그 데이터 신호를 데이터 라인(DL)을 통해 대응되는 화소(PX)들로 인가할 수 있다.
데이터 구동부(30)는 소스 드라이브 회로 또는 소스 드라이브 IC로 구성될 수 있다. 데이터 구동부(30)는, TAB(Tape Automated Bonding) 방식 또는 칩 온 글래스(Chip on Glass; COG) 방식으로 표시 패널(50)의 본딩 패드에 연결되거나, 표시 패널(50)에 직접 배치될 수도 있으며, 경우에 따라서, 표시 패널(50)에 집적화되어 배치될 수도 있다.
전원 공급부(40)는 전원 공급 제어 신호(PCS)에 기초하여 호스트 시스템(2)으로부터 입력되는 전원 전압(VCC)을 변환(승압 또는 감압)하여 구성 요소들을 위한 구동 전압을 생성하고, 이를 각각의 구성 요소들(예를 들어, 게이트 구동부(20), 데이터 구동부(30) 및 표시 패널(50))로 인가할 수 있다. 구동 전압은 예를 들어 고전위 구동 전압, 저전위 구동 전압, 공통 전압, 게이트 하이 전압, 게이트 로우 전압, 감마 기준 전압 등일 수 있다.
전원 공급부(40)는 타이밍 제어부(10)가 배치된 컨트롤 인쇄 회로 기판 상에 배치될 수 있다. 이러한 전원 공급부(40)는 전원 관리 집적회로(Power Management IC; PMIC)로 명명될 수 있다.
표시 패널(50)은, 박막 트랜지스터 기판(이하, 하부 기판이라 한다)과 컬러필터 기판(이하, 상부 기판이라 한다) 및 이들 사이에 주입되는 액정층을 포함할 수 있으며, 매트릭스 형태로 배치된 화소(PX)를 포함할 수 있다. 또한, 표시 패널(50)은, 상부 기판과 하부 기판의 합착을 위한 실링재로 이루어진 실 패턴(seal pattern)을 포함할 수 있다.
하부 기판에는 데이터 라인(DL), 게이트 라인(GL), 박막 트랜지스터, 스토리지 커패시터 등이 형성될 수 있고, 상부 기판에는 블랙 매트릭스, 컬러필터 등이 형성될 수 있다.
하나의 화소(PX)는, 상호 교차하는 데이터 배선(DL)과 게이트 배선(GL)에 의해 정의될 수 있다. 하나의 화소(PX)에는 게이트 라인(GL)을 통해 공급된 게이트 신호에 의해 구동하는 박막 트랜지스터, 데이터 라인(DL)을 통해 공급된 데이터 전압을 저장하는 스토리지 커패시터, 스토리지 커패시터에 저장된 데이터 전압에 의해 구동하는 액정 셀이 포함될 수 있다. 액정 셀은 화소 전극에 공급된 데이터 전압과 공통 전극에 공급된 공통 전압에 의해 구동될 수 있다. 공통 전극은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서는 상부 기판 위에 형성되며, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소 전극과 함께 하부 기판 위에 형성될 수 있다. 공통 전극은 공통 전압 배선으로부터 공통 전압을 공급받을 수 있다. 이와 같이 구성된 표시 패널(50)의 하부 기판과 상부 기판에는 편광판이 부착되고, 액정의 프리틸트 각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다. 표시 패널(50)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.
타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40)는 각각 별개의 집적 회로(Integrated Circuit; IC)로 구성되거나 적어도 일부가 통합된 집적 회로로 구성될 수 있다. 또한, 게이트 구동부(20)는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구성될 수 있다.
호스트 시스템(2)은 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 클럭 신호(CLK) 및 데이터 인에이블 신호(DE) 등을 포함하는 제어 신호 및 계조 데이터(R, G, B)를 포함하는 영상 신호를 타이밍 제어부(10)에 공급할 수 있다. 또한, 호스트 시스템(2)은 전원 공급부(40)에 전원 전압(VCC)을 공급할 수 있다.
호스트 시스템(2)과 타이밍 제어부(10)는 LVDS(Low Voltage Differential Signal) 인터페이스, DP(Display Port) 또는 eDP(embedded Display Port) 인터페이스 등과 같은 다양한 인터페이스를 통해 통신할 수 있다.
DP 또는 eDP 인터페이스는 LVDS 인터페이스와 DVI(Digital Visual Interface)를 통합한 인터페이스 방식으로, 이러한 인터페이스 방식에서 호스트 시스템(2)이 소스부로 동작하고, 타이밍 제어부(10)는 싱크부로 동작할 수 있다. 호스트 시스템(2)은 메인 링크를 통해 영상 신호 및 제어 신호를 타이밍 제어부(10)에 전송하고, 보조 링크를 통해 인터페이스의 환경 설정을 위한 정보인 DPCD(Display Port Configuration Data)를 전송할 수 있다. 이러한 실시 예에서, 타이밍 제어부(10)는 호스트 시스템(2)의 DP/eDP 송신부로부터 타이밍 제어부(10)의 DP/eDP 수신부를 통해 수신되는 센서를 처리하여 EPI 송신부를 통해 데이터 구동부(30)의 EPI 수신부로 전송할 수 있다.
타이밍 제어부(10)는 메인 링크를 통해 신호가 전송되는지 여부를 프레임 단위로 검출하여 호스트 시스템(2)의 동작 상태를 판단하고, 그에 대응하여 필요한 동작을 수행할 수 있다. 예를 들어, 표시 장치(1)가 파워 오프 상태로 제어됨에 따라 메인 링크를 통해 신호가 전송되지 않는 경우, 타이밍 제어부(10)는 파워 오프 시퀀스를 수행할 수 있다. 또는, 예를 들어, 패널 셀프 리프레시(Panel Self-Refresh; 이하 PSR) 모드가 활성화됨에 따라 메인 링크를 통해 신호가 전송되지 않는 경우, 타이밍 제어부(10)는 메인 링크를 통해 이전의 적어도 한 프레임에 전송된 영상 신호를 프레임 버퍼 등에 저장하였다가, 저장된 영상 신호를 주기적으로 로드하여 사용하는 PSR 모드 동작을 수행할 수 있다. 또는, 예를 들어, 비정상 구동으로 인해 메인 링크를 통해 신호가 전송되지 않는 경우, 타이밍 제어부(10)는 소정의 조건 판단을 통해 메인 링크 신호 전송 중단이 비정상 구동으로 인해 발생한 것인지 판단할 수 있다.
도 2는 일 실시 예에 따른 파워 오프 시퀀스의 신호 변화를 나타낸 도면이다.
도 2를 참조하면, 외부 입력 등에 의해 표시 장치(1)가 파워 오프 상태로 제어되면, 호스트 시스템(2)은 메인 링크를 통한 타이밍 제어부(10)로의 신호 전송을 중단한다(Main link off). 이후에, 호스트 시스템(2)은 표시 장치(1)로의 전원 전압(VCC) 출력을 중단할 수 있다. 그러면, 표시 장치(1)로 인가되는 전원 전압(VCC)은 소정의 방전 시간 동안 서서히 감소하여 그라운드 전압(GND)에 도달할 수 있다.
전원 전압(VCC)의 공급이 중단됨에 따라, 전원 공급부(40)는 게이트 구동부(20), 데이터 구동부(30) 및 표시 패널(50) 등으로 인가될 구동 전압의 생성을 중단한다. 그에 따라, 기생성된 구동 전압은 자연 방전되며, 전원 공급부(40) 내의 전압 및 게이트 구동부(20), 데이터 구동부(30)와 표시 패널(50)에 기저장된 전압들은 소정의 방전 시간 동안 서서히 감소되어 그라운드 전압(GND)에 도달할 수 있다. 또한, 파워 오프 시퀀스 중에, 화소(PX)들에 저장된 잔류 전하가 방전됨으로써, 표시 패널(50)에 저장된 전압이 그라운드 전압(GND)에 도달할 수 있다.
다시 말하면, 전원 공급부(40)가 게이트 구동부(20), 데이터 구동부(30) 및 표시 패널(50) 등으로 인가될 구동 전압의 생성을 중단하여 전원 공급부(40) 내의 전압, 게이트 구동부(20), 데이터 구동부(30)와 표시 패널(50)에 기저장된 전압들이 소정의 방전 시간 동안 서서히 감소되어 그라운드 전압(GND)에 도달하는 과정은 방전(discharging) 시퀀스로 명명되며, 이하에서는, 표시 패널(50)의 방전 시퀀스에 대해 보다 구체적으로 설명한다.
도 3은 일 실시 예에 따른 표시 패널 방전을 위한 구성 요소 부분을 개략적으로 설명하기 위한 도면이다. 도 4는 도 3에 도시된 회로에서 나타나는 신호의 파형의 일 실시 예를 나타낸 도면이다.
도 3을 참조하면, 일 실시 예에 따른 전원 공급부(40)는 전원 전압(VCC)을 입력받고, 전원 전압(VCC)을 승압 또는 감압하여 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 생성할 수 있다.
레벨 시프터(41)는 전원 공급부(40)로부터 인가되는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 이용하여, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 게이트 클럭 신호(GCLK)를 출력할 수 있다. 일 실시 예에서, 레벨 시프터(41)는 전원 공급부(40)의 내부에 구비될 수 있다. 다른 실시 예에서, 레벨 시프터(41)는 독립적인 구성 요소로 구성되거나, 게이트 구동부(20) 내에 마련될 수도 있다.
시프트 레지스터(21)는 레벨 시프터(41)로부터 출력되는 게이트 클럭 신호(GCLK)를 이용하여 게이트 신호를 생성하고, 게이트 라인(GL)을 통해 표시 패널(50)의 화소(PX)들로 게이트 신호를 출력할 수 있다. 시프트 레지스터(21)는 게이트 구동부(20)의 내부에 구성될 수 있다.
도 4를 참조하면, 표시 장치(1)가 파워 오프 상태로 제어될 때, 메인 링크를 통한 신호 전송이 중단되고, 이후에 전원 전압(VCC)은 서서히 감소되어 그라운드 전압(GND)에 도달할 수 있다. 전원 공급부(40)는 외부에서 입력되는 전원 전압(VCC)이 감소되어 소정의 레벨(Vset)에 도달하면, 활성 레벨(예를 들어, 로우 레벨)의 게이트 올 하이 신호(ALL_H)를 출력할 수 있다. 게이트 올 하이 신호(ALL_H)는 게이트 신호를 동시에 턴-온 레벨로 전환시키기 위해 출력될 수 있다.
레벨 시프터(41)는 전원 공급부(40)로부터 출력된 게이트 올 하이 신호(ALL_H)에 응답하여, 표시 패널(50)을 방전시킬 수 있는 방전 신호(DSC)를 출력할 수 있다. 시프트 레지스터(21)는 방전 신호(DSC)에 응답하여 턴-온 레벨의 게이트 신호를 게이트 라인(GL)들의 전부 또는 일부에 일시적으로 출력할 수 있고, 게이트 신호에 의해 표시 패널(50)의 잔류 전하가 방전될 수 있다.
도 5는 도 3 및 도 4에 도시된 신호에 따른 화소의 방전 동작을 나타낸 도면이다.
도 5를 참조하면, 화소(PX)는 스위칭 트랜지스터(SW), 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)를 포함한다. 스위칭 트랜지스터(SW)의 게이트 전극은 게이트 라인(GL)에 연결되고 소스 전극은 데이터 라인(DL)에 연결된다. 스토리지 커패시터(Cst)는 스위칭 트랜지스터(SW)의 드레인 전극에 일단이 연결되고 공통 전압 라인(Vcom)에 타단이 연결된다. 액정 커패시터(Clc)는 스위칭 트랜지스터(SW)의 드레인 전극에 연결된 화소 전극(PE)과 공통 전압 라인(Vcom)에 연결된 공통 전극(CE) 사이에 형성될 수 있다.
표시 장치(1)의 파워 오프 시퀀스 동안, 게이트 라인(GL)을 통해 턴-온 레벨의 게이트 신호가 인가되면, 스위칭 트랜지스터(SW)가 턴-온된다. 파워 오프 시퀀스 동안, 데이터 라인(DL)으로는 그라운드 전압이 인가될 수 있다. 그러면, 화소(PX)에 잔류된 전하가 데이터 라인(DL)을 통해 그라운드로 방전(discharging)될 수 있다.
도 6은 다른 실시 예에 따른 파워 오프 시퀀스의 신호 변화를 나타낸 도면이다.
도 6을 참조하면, 외부 입력 등에 의해 표시 장치(1)가 파워 오프 상태로 제어되면, 호스트 시스템(2)은 메인 링크를 통한 타이밍 제어부(10)로의 신호 전송을 중단한다(Main link off). 이후에, 호스트 시스템(2)은 표시 장치(1)로의 전원 전압(VCC) 출력을 중단할 수 있다. 그러면, 표시 장치(1)로 인가되는 전원 전압(VCC)은 소정의 방전 시간 동안 서서히 감소하여 그라운드 전압(GND)에 도달할 수 있다.
타이밍 제어부(10)는 메인 링크를 통해 신호가 전송되는지 여부를 모니터링할 수 있다. 예를 들어, 타이밍 제어부(10)는 메인 링크를 통해 신호가 전송되는지 여부를 프레임 단위로 검출할 수 있다.
메인 링크를 통해 신호가 수신되지 않을 때, 타이밍 제어부(10)는 파워 다운 신호(PWDN)를 출력한다. 타이밍 제어부(10)는 활성화된 레벨의 파워 다운 신호(PWDN)를 출력할 수 있으며, 예를 들어, 로우 레벨의 파워 다운 신호(PWDN)를 출력할 수 있다. 그러나, 본 실시 예는 이로써 한정되지 않으며, 활성 레벨은 하이 레벨로 설정될 수도 있다.
일반적으로 메인 링크를 통한 데이터 중단이 전원 전압(VCC) 공급의 중단보다 앞서므로, 타이밍 제어부(10)는 전원 전압(VCC)이 정상적인 레벨로 공급되는 동안 메인 링크를 통해 파워 다운을 감지하고, 파워 다운 신호(PWDN)를 출력할 수 있다. 즉, 파워 다운 신호(PWDN)의 활성화 시점(t1)은, 전원 전압(VCC)의 공급 중단 시점(t2)보다 앞설 수 있다.
표시 장치(1)의 구성 요소들은, 타이밍 제어부(10)로부터 출력되는 활성 레벨의 파워 다운 신호(PWDN)에 응답하여 방전 시퀀스를 수행한다. 예를 들어, 전원 공급부(40)는 데이터 구동부(30) 및 표시 패널(50) 등으로 인가될 구동 전압의 생성을 중단할 수 있다. 기생성된 구동 전압은 자연 방전되며, 전원 공급부(40) 내의 전압 및 데이터 구동부(30)와 표시 패널(50)에 저장된 전압들은 소정의 방전 시간 동안 서서히 감소되어 그라운드 전압(GND)에 도달할 수 있다.
타이밍 제어부(10)의 파워 다운 신호(PWDN) 활성화 시점이 전원 전압(VCC)의 공급 중단 시점보다 이르기 때문에, 구성 요소들에 더 긴 방전 시간이 확보될 수 있다. 그에 따라, 표시 장치(1)의 방전 신뢰도는 향상될 수 있고, 방전 불충분 시 잔류 전하에 의해 표시 패널에 플리커 또는 비정상적인 화면이 표시되는 것을 방지할 수 있다.
한편, 메인 링크를 통한 신호 전송의 중단은 파워 오프 이외의 조건에 의해 발생할 수 있다. 예를 들어, 표시 장치(1)의 파워 온 시에는, 타이밍 제어부(10)가 먼저 구동된 이후에 메인 링크를 통해 신호가 수신되지 않는 구간이 발생할 수 있다. 또한, 동일한 영상이 복수 개의 프레임 동안 표시되는 경우, PSR 모드에 의해 메인 링크를 통한 신호 전송이 중단될 수 있다. 또는, 호스트 시스템(2)이나 타이밍 제어부(10)의 비정상적인 동작에 의해 메인 링크를 통해 신호가 전송되지 않을 수 있다. 이러한 다양한 경우에, 표시 장치(1)의 동작이 실질적으로 종료되지 않았음에도 파워 오프 시퀀스가 진행되면 표시 장치(1)의 손상 및 고장을 초래할 수 있다.
따라서, 일 실시 예에 따른 타이밍 제어부(10)는 메인 링크를 통한 신호 중단이 소정의 조건을 만족할 때에, 파워 오프로 인해 발생한 것으로 판단하여 파워 다운 신호(PWDN)를 출력할 수 있다. 타이밍 제어부(10)는 메인 링크가 온 상태에서 오프 상태로 제어되는 경우에 파워 다운 신호(PWDN)를 출력할 수 있다.
또는, 타이밍 제어부(10)는 호스트 시스템(2) 등으로부터 PSR 모드 구동을 위한 플래그 신호를 수신하도록 구성되고, PSR 플래그 신호가 수신되는 경우에는, 메인 링크 오프가 발생하더라도 파워 다운 신호(PWDN)를 출력하지 않을 수 있다.
또한, 타이밍 제어부(10)는 비정상적인 메인 링크 오프 여부를 판단하기 위해, 메인 링크 오프가 소정의 기설정된 시간 동안 유지되는 경우에, 파워 오프로 판단하고 파워 다운 신호(PWDN)를 출력할 수 있다.
도 7은 일 실시 예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 7을 참조하면, 일 실시 예에 따른 타이밍 제어부(10)는 호스트 시스템(2)으로부터 메인 링크를 통해 신호가 전송되는지 여부를 모니터링할 수 있다(101). 예를 들어, 타이밍 제어부(10)는 메인 링크로 신호가 수신되는지 여부를 프레임 단위로 검출할 수 있다.
타이밍 제어부(10)는 모니터링을 통해 메인 링크를 통해 신호가 전송되다가 전송 중단(OFF)되는 것을 감지할 수 있다(메인 링크 ON->OFF, 102). 즉, 타이밍 제어부(10)는 구동하는 동안 메인 링크가 온 상태였다가 오프 상태로 제어된 것을 감지할 수 있다. 만약, 메인 링크가 온 상태였던 이력이 없고, 계속해서 오프 상태인 경우에는, 표시 장치(1)의 파워 온 시퀀스가 진행되는 경우일 수 있다.
상기 감지 결과에 따라, 타이밍 제어부(10)는 파워 다운 신호(PWDN)를 출력할 수 있다(103). 즉, 타이밍 제어부(10)는 전원 전압(VCC)의 정상 공급과 무관하게, 표시 장치(1)가 파워 오프로 제어된 것으로 판단하고, 파워 다운 신호(PWDN)를 데이터 구동부(30), 전원 공급부(40)와 같은 다른 구성 요소들로 출력할 수 있다.
한편, 모니터링 동안 메인 링크를 통해 신호가 전송되는 경우, 타이밍 제어부(10)는 수신되는 신호를 처리하여 표시 장치(1)의 동작 조건에 필요한 신호들을 생성할 수 있다. 예를 들어, 타이밍 제어부(10)는 수신된 신호로부터 영상 신호 및 제어 신호를 획득하고, 이를 동작 조건에 맞게 처리하여 영상 데이터(DATA) 및 타이밍 제어 신호들을 생성할 수 있다. 타이밍 제어부(10)는 생성된 영상 데이터(DATA)와 타이밍 제어 신호들을 구동부들, 즉 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40) 등으로 전송할 수 있다.
도 8은 다른 실시 예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 8을 참조하면, 일 실시 예에 따른 타이밍 제어부(10)는 호스트 시스템(2)으로부터 메인 링크를 통해 신호가 전송되는지 여부를 모니터링할 수 있다(201). 예를 들어, 타이밍 제어부(10)는 메인 링크로 신호가 수신되는지 여부를 프레임 단위로 검출할 수 있다.
메인 링크로 신호의 오프 상태가 감지되면(202), 타이밍 제어부(10)는 이전에 PSR 플래그 신호가 수신되었는지 판단할 수 있다(203). 일 실시 예에서, PSR 모드로 진입할 때, 호스트 시스템(2)은 타이밍 제어부(10)로 PSR 플래그 신호를 전송할 수 있다. PSR 플래그 신호가 수신되었으면, 타이밍 제어부(10)는 PSR 모드로 동작할 수 있다(204). 이때, 타이밍 제어부(10)는 메인 링크를 통해 신호를 수신하지 않으며, 호스트 시스템(2)으로부터 이전에 수신된 영상 신호를 프레임 버퍼 등에 저장하고 이를 주기적으로 로드하여 데이터 구동부(30)로 전송할 수 있다. 일 실시 예에서 PSR 플래그 신호는 메인 링크를 통해 전송될 수 있으나, 이로써 한정되지 않으며, 다른 실시 예들에서 PSR 플래그 신호는 보조 링크 등을 통해 전송될 수도 있다.
PSR 모드로 동작하는 동안, 타이밍 제어부(10)는 주기적으로 메인 링크를 모니터링하여, PSR 모드가 종료되는지 판단할 수 있다(201).
PSR 플래그 신호가 수신되지 않았으면, 타이밍 제어부(10)는 파워 다운 신호(PWDN)를 출력할 수 있다(205). 즉, 타이밍 제어부(10)는 전원 전압(VCC)의 정상 공급과 무관하게, 표시 장치(1)가 파워 오프로 제어된 것으로 판단하고, 파워 다운 신호(PWDN)를 데이터 구동부(30), 전원 공급부(40)와 같은 다른 구성 요소들로 출력할 수 있다.
한편, 모니터링 동안 메인 링크를 통해 신호가 전송되는 경우(201), 타이밍 제어부(10)는 수신되는 신호를 처리하여 표시 장치(1)의 동작 조건에 필요한 신호들을 생성할 수 있다. 예를 들어, 타이밍 제어부(10)는 수신된 신호로부터 영상 신호 및 제어 신호를 획득하고, 이를 동작 조건에 맞게 처리하여 영상 데이터(DATA) 및 타이밍 제어 신호들을 생성할 수 있다. 타이밍 제어부(10)는 생성된 영상 데이터(DATA)와 타이밍 제어 신호들을 구동부들, 즉 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40) 등으로 전송할 수 있다.
도 9는 또 다른 실시 예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 9를 참조하면, 일 실시 예에 따른 타이밍 제어부(10)는 호스트 시스템(2)으로부터 메인 링크를 통해 신호가 전송되는지 여부를 모니터링할 수 있다(301). 예를 들어, 타이밍 제어부(10)는 메인 링크로 신호가 수신되는지 여부를 프레임 단위로 검출할 수 있다.
메인 링크로 신호가 전송되지 않는 경우(302), 타이밍 제어부(10)는 기설정된 시간이 경과했는지 판단할 수 있다(303). 여기서 기설정된 시간은, 일시적인 비정상 구동이 아닌, 표시 장치(1)의 파워 오프로 인하여 메인 링크가 오프된 것으로 판단하기 위해 충분한 시간으로, 표시 장치(1)의 제조자 등에 의해 설정되어 미리 저장될 수 있다.
타이밍 제어부(10)는 내부 타이머 등을 통해 기설정된 시간이 경과할 때까지 대기한 후, 기설정된 시간이 경과할 때, 타이밍 제어부(10)는 파워 다운 신호(PWDN)를 출력할 수 있다(304). 타이밍 제어부(10)는 전원 전압(VCC)의 정상 공급과 무관하게, 표시 장치(1)가 파워 오프로 제어된 것으로 판단하고, 파워 다운 신호(PWDN)를 데이터 구동부(30), 전원 공급부(40)와 같은 다른 구성 요소들로 출력할 수 있다.
기설정된 시간이 경과하기 이전에 메인 링크를 통해 신호가 수신되면, 타이밍 제어부(10)는 일시적인 오동작 등에 의해 메인 링크가 오프된 것으로 판단하고, 수신된 신호를 처리하여 표시 장치(1)의 동작 조건에 필요한 신호들을 생성할 수 있다. 예를 들어, 타이밍 제어부(10)는 수신된 신호로부터 영상 신호 및 제어 신호를 획득하고, 이를 동작 조건에 맞게 처리하여 영상 데이터(DATA) 및 타이밍 제어 신호들을 생성할 수 있다. 타이밍 제어부(10)는 생성된 영상 데이터(DATA)와 타이밍 제어 신호들을 구동부들, 즉 게이트 구동부(20), 데이터 구동부(30) 및 전원 공급부(40) 등으로 전송할 수 있다.
도 10은 또 다른 실시 예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
상기에서 도 7 내지 도 9의 실시 예들은 독립적으로 설명된다. 그러나 본 실시 예는 이로써 한정되지 않는다. 즉, 다른 실시 예들에서, 타이밍 제어부(10)는 도 7 내지 도 9에 설명된 하나 이상의 조건이 동시에 만족될 때, 표시 장치(1)가 파워 오프된 것으로 판단하도록 구성될 수 있다. 복수 개의 조건이 만족되는지 여부를 판단하는 순서는 제한되지 않으며, 순차적으로 또는 병렬적으로 동시에 판단될 수 있다.
예를 들어, 도 10을 참조하면, 일 실시 예에 따른 타이밍 제어부(10)는 호스트 시스템(2)으로부터 메인 링크를 통해 신호가 전송되는지 여부를 모니터링할 수 있다(401). 예를 들어, 타이밍 제어부(10)는 메인 링크로 신호가 수신되는지 여부를 프레임 단위로 검출할 수 있다.
메인 링크로 신호가 전송되었다가 전송 중단되는지 판단할 수 있다(402). 즉, 타이밍 제어부(10)는 구동하는 동안 메인 링크가 온 상태였다가 오프 상태로 제어는지 판단할 수 있다. 만약, 메인 링크가 온 상태였던 이력이 없고, 계속해서 오프 상태인 경우에는, 표시 장치(1)의 파워 온 시퀀스가 진행되는 경우일 수 있다.
메인 링크를 통해 신호가 전송된 이력이 없는 경우, 타이밍 제어부(10)는 이전에 PSR 플래그 신호가 수신되었는지 판단할 수 있다(403).
PSR 플래그 신호가 수신되지 않았으면, 타이밍 제어부(10)는 기설정된 시간이 경과했는지 판단할 수 있다(404). 여기서 기설정된 시간은, 일시적인 비정상 구동이 아닌, 표시 장치(1)의 파워 오프로 인하여 메인 링크가 오프된 것으로 판단하기 위해 충분한 시간으로, 표시 장치(1)의 제조자 등에 의해 설정되어 미리 저장될 수 있다.
기설정된 시간이 경과할 때, 타이밍 제어부(10)는 파워 다운 신호(PWDN)를 출력할 수 있다(405). 타이밍 제어부(10)는 전원 전압(VCC)의 정상 공급과 무관하게, 표시 장치(1)가 파워 오프로 제어된 것으로 판단하고, 파워 다운 신호(PWDN)를 데이터 구동부(30), 전원 공급부(40)와 같은 다른 구성 요소들로 출력할 수 있다.
상기에서, 메인 링크를 통해 신호가 전송되었다가 전송 중단되는 것이 감지되거나, PSR 플래그 신호가 수신되었거나, 기설정된 시간이 경과하지 않았으면, 타이밍 제어부(10)는 파워 다운 신호(PWDN)를 출력하지 않거나 비활성화 값으로 출력할 수 있다.
도 11은 일 실시 예에 따른 표시 패널 방전을 위한 구성 요소 부분을 개략적으로 설명하기 위한 도면이다. 도 12는 도 11에 도시된 회로에서 나타나는 신호의 파형의 일 실시 예를 나타낸 도면이다.
도 11을 참조하면, 일 실시 예에 따른 전원 공급부(40')는 전원 전압(VCC)을 입력받고, 전원 전압(VCC)을 승압 또는 감압하여 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 생성할 수 있다.
레벨 시프터(41)는 전원 공급부(40')로부터 인가되는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 이용하여, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 게이트 클럭 신호(GCLK)를 출력할 수 있다. 일 실시 예에서, 레벨 시프터(41)는 전원 공급부(40')의 내부에 구비될 수 있다. 다른 실시 예에서, 레벨 시프터(41)는 독립적인 구성 요소로 구성되거나, 게이트 구동부(20) 내에 마련될 수도 있다.
시프트 레지스터(21)는 레벨 시프터(41)로부터 출력되는 게이트 클럭 신호(GCLK)를 이용하여 게이트 신호를 생성하고, 게이트 라인(GL)을 통해 표시 패널(50)로 게이트 신호를 출력할 수 있다. 시프트 레지스터(21)는 게이트 구동부(20)의 내부에 구성될 수 있다.
도 12를 참조하면, 표시 장치(1) 파워 오프 상태로 제어될 때, 메인 링크를 통한 신호 전송이 중단되고, 이후에 전원 전압(VCC)은 서서히 감소되어 그라운드 전압(GND)에 도달할 수 있다. 메인 링크를 통한 신호 전송이 중단되면, 타이밍 제어부(10)로부터 전원 공급부(40')로 파워 다운 신호(PWDN)가 전송될 수 있다. 파워 다운 신호(PWDN)의 전송 시점(t1)은, 전원 전압(VCC)의 공급 중단 시점(t2)보다 앞선다.
전원 공급부(40')는 파워 다운 신호(PWDN)에 응답하여, 게이트 올 하이 신호(ALL_H)를 출력할 수 있다. 게이트 올 하이 신호(ALL_H)는 게이트 신호를 동시에 턴-온 레벨로 전환시키기 위해 출력될 수 있다.
레벨 시프터(41)는 전원 공급부(40')로부터 출력된 게이트 올 하이 신호(ALL_H)에 응답하여, 표시 패널(50)을 방전시킬 수 있는 방전 신호(DSC)를 출력할 수 있다. 시프트 레지스터(21)는 방전 신호(DSC)에 응답하여 턴-온 레벨의 게이트 신호를 게이트 라인(GL)들의 전부 또는 일부에 일시적으로 출력할 수 있고, 게이트 신호에 의해 표시 패널(50)의 잔류 전하가 방전될 수 있다.
파워 다운 신호(PWDN)를 통해 구동부들의 방전 시퀀스는 도 3의 실시 예와 비교할 때보다 더 긴 시간동안 수행될 수 있다. 따라서, 표시 장치(1)의 구성 요소들에 잔류된 전하들이 충분히 방전될 수 있고, 방전 불충분 시 잔류 전하에 의해 발생하는 플리커 또는 비정상적 화면 표시 현상이 방지될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 표시 장치
10: 타이밍 제어부
20: 게이트 구동부
30: 데이터 구동부
40: 전원 공급부
50: 표시 패널

Claims (18)

  1. 복수의 화소들이 배치되는 표시 패널;
    상기 복수의 화소들로 구동 신호를 인가하는 구동부;
    전원 전압을 변환하여 상기 표시 패널 및 상기 구동부로 구동 전압을 인가하는 전원 공급부;
    상기 구동부 및 상기 전원 공급부의 동작 타이밍을 제어하는 타이밍 제어부; 및
    상기 타이밍 제어부와 메인 링크를 통해 연결되며, 상기 전원 전압을 공급하는 호스트 시스템을 포함하고,
    상기 타이밍 제어부는,
    상기 전원 전압이 공급되는 동안 상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 상기 전원 공급부, 상기 구동부 및 상기 표시 패널의 잔류 전하를 방전하기 위한 파워 다운 신호를 출력하는, 표시 장치.
  2. 제1항에 있어서, 상기 타이밍 제어부는,
    상기 메인 링크를 통해 상기 신호가 수신되다가 수신이 중단되는 것이 감지되면, 상기 파워 다운 신호를 출력하는, 표시 장치.
  3. 제1항에 있어서, 상기 타이밍 제어부는,
    상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 상기 호스트 시스템으로부터 패널 셀프 리프레시 모드를 수행하기 위한 플래그 신호가 수신되었는지 판단하고, 상기 플래그 신호가 수신되지 않았으면, 상기 파워 다운 신호를 출력하는, 표시 장치.
  4. 제3항에 있어서, 상기 타이밍 제어부는,
    상기 플래그 신호가 수신되면, 상기 호스트 시스템으로부터 이전에 수신된 영상 신호를 프레임 메모리에 저장하고, 상기 저장된 영상 신호를 주기적으로 로드하여 상기 구동부로 전송하는, 표시 장치.
  5. 제1항에 있어서, 상기 타이밍 제어부는,
    상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 기설정된 시간 경과 후 상기 파워 다운 신호를 출력하는, 표시 장치.
  6. 제1항에 있어서, 상기 전원 공급부는,
    상기 파워 다운 신호에 응답하여 상기 구동 전압의 생성을 중단하고, 게이트 올 하이 신호를 출력하며,
    상기 전원 공급부 및 상기 구동부에 기저장된 전압들은 소정의 방전 시간동안 방전되는, 표시 장치.
  7. 제6항에 있어서,
    상기 게이트 올 하이 신호에 응답하여, 상기 표시 패널을 방전시키기 위한 방전 신호를 출력하는 레벨 시프터; 및
    상기 방전 신호에 기초하여 턴-온 레벨의 게이트 신호를 상기 복수의 화소들에 인가하는 시프트 레지스터를 더 포함하고,
    상기 턴-온 레벨의 게이트 신호에 의해 상기 복수의 화소들에 구비되는 스위칭 트랜지스터가 턴온되어 상기 복수의 화소들에 잔류된 전하가 방전되는, 표시 장치.
  8. 제1항에 있어서, 상기 호스트 시스템은,
    상기 메인 링크를 통한 전송을 중단한 후에 상기 전원 전압의 공급을 중단하는, 표시 장치.
  9. 제1항에 있어서,
    상기 파워 다운 신호의 출력 시점은, 상기 전원 전압의 공급 중단 시점 보다 앞서는, 표시 장치.
  10. 제8항에 있어서,
    상기 전원 전압 공급이 중단됨에 따라, 상기 전원 전압은 소정의 방전 시간 동안 감소하여 소정의 레벨에 도달하고,
    상기 파워 다운 신호의 출력 시점은, 상기 전원 전압이 상기 소정의 레벨에 도달하는 시점보다 앞서는, 표시 장치.
  11. 복수의 화소들이 배치되는 표시 패널, 상기 복수의 화소들로 구동 신호를 인가하는 구동부, 외부로부터 공급되는 전원 전압을 변환하여 상기 표시 패널 및 상기 구동부로 구동 전압을 인가하는 전원 공급부, 및 상기 외부와 연결된 메인 링크를 통해 제공되는 신호에 기초하여 상기 구동부를 제어하는 타이밍 제어부를 포함하는 표시 장치의 구동 방법으로,
    상기 전원 공급부로 상기 전원 전압이 공급되는 동안 상기 메인 링크를 통해 신호가 수신되는지 모니터링하는 단계; 및
    상기 신호가 수신되지 않으면, 상기 전원 공급부, 상기 구동부 및 상기 표시 패널의 잔류 전하를 방전하기 위한 파워 다운 신호를 출력하는 단계를 포함하는, 표시 장치의 구동 방법.
  12. 제11항에 있어서, 상기 파워 다운 신호를 출력하는 단계는,
    상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 이전에 상기 메인 링크를 통해 상기 신호가 전송되었는지 판단하는 단계; 및
    이전에 상기 메인 링크를 통해 상기 신호가 전송되었으면, 상기 파워 다운 신호를 출력하는 단계를 포함하는, 표시 장치의 구동 방법.
  13. 제11항에 있어서, 상기 파워 다운 신호를 출력하는 단계는,
    상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 호스트 시스템으로부터 패널 셀프 리프레시 모드를 수행하기 위한 플래그 신호가 수신되었는지 판단하는 단계; 및
    상기 플래그 신호가 수신되지 않았으면, 상기 파워 다운 신호를 출력하는 단계를 포함하는, 표시 장치의 구동 방법.
  14. 제13항에 있어서, 상기 파워 다운 신호를 출력하는 단계는,상기 플래그 신호가 수신되면, 상기 호스트 시스템으로부터 이전에 수신된 영상 신호를 프레임 메모리에 저장하는 단계; 및
    상기 저장된 영상 신호를 주기적으로 로드하여 상기 구동부로 전송하는 단계를 더 포함하는, 표시 장치의 구동 방법.
  15. 제11항에 있어서, 상기 파워 다운 신호를 출력하는 단계는,
    상기 메인 링크를 통해 상기 신호가 수신되지 않으면, 기설정된 시간이 경과하였는지 판단하는 단계; 및
    상기 기설정된 시간이 경과하면, 상기 파워 다운 신호를 출력하는 단계를 포함하는, 표시 장치의 구동 방법.
  16. 제11항에 있어서,
    상기 파워 다운 신호에 응답하여, 상기 구동 전압의 생성을 중단하는 단계를 더 포함하고,
    상기 구동 전압 생성의 중단에 의해, 상기 전원 공급부 및 상기 구동부에 기저장된 전압들은 소정의 방전 시간동안 방전되는, 표시 장치의 구동 방법.
  17. 제16항에 있어서,
    상기 파워 다운 신호의 출력 시점은, 상기 전원 전압의 공급 중단 시점 보다 앞서는, 표시 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 전원 전압 공급이 중단됨에 따라, 상기 전원 전압은 소정의 방전 시간 동안 감소하여 소정의 레벨에 도달하고,
    상기 파워 다운 신호의 출력 시점은, 상기 전원 전압이 상기 소정의 레벨에 도달하는 시점보다 앞서는, 표시 장치의 구동 방법.
KR1020220188807A 2022-12-29 2022-12-29 표시 장치 및 그의 구동 방법 Pending KR20240106151A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220188807A KR20240106151A (ko) 2022-12-29 2022-12-29 표시 장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220188807A KR20240106151A (ko) 2022-12-29 2022-12-29 표시 장치 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20240106151A true KR20240106151A (ko) 2024-07-08

Family

ID=91945309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220188807A Pending KR20240106151A (ko) 2022-12-29 2022-12-29 표시 장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR20240106151A (ko)

Similar Documents

Publication Publication Date Title
US10691242B2 (en) Touch display device
US8711137B2 (en) Liquid crystal display device with a control mechanism for eliminating images
US7158130B2 (en) Method and apparatus for preventing residual image in liquid crystal display
KR20160012487A (ko) 터치 패널을 포함한 표시 장치
KR20070109551A (ko) 액정표시장치의 소프트 페일 처리 회로 및 방법
JP2009003155A (ja) 表示装置
KR20170003847A (ko) 전원공급부 및 이를 이용한 표시장치
KR20170028000A (ko) 표시장치 및 이의 구동방법
US10867568B2 (en) Liquid crystal display device and driving method thereof comprising low refresh rate polarity inversion patterns
US9570029B2 (en) Display device
US10283065B2 (en) Display device and driving method thereof
KR20240106151A (ko) 표시 장치 및 그의 구동 방법
US9508298B2 (en) Adaptive inversion control of liquid crystal display device
JP4905635B2 (ja) 表示駆動装置
KR20080078475A (ko) 액정표시장치의 테스트 회로
KR102556962B1 (ko) 표시 장치와 그 구동방법
KR102148488B1 (ko) 표시장치의 전원회로
KR101761253B1 (ko) 액정표시장치 및 그 구동방법
KR102487712B1 (ko) 표시 장치
KR20080075647A (ko) 표시 장치 및 이의 구동방법
KR20070072967A (ko) 액정 표시 모듈 및 그 구동 방법
KR102571356B1 (ko) 표시 장치 및 이의 구동 방법
KR101717903B1 (ko) 패널 구동 회로
KR102465513B1 (ko) 표시 장치
KR20160093919A (ko) 표시 모듈 및 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20221229

PG1501 Laying open of application