KR20240076265A - 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법 - Google Patents
일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20240076265A KR20240076265A KR1020220158636A KR20220158636A KR20240076265A KR 20240076265 A KR20240076265 A KR 20240076265A KR 1020220158636 A KR1020220158636 A KR 1020220158636A KR 20220158636 A KR20220158636 A KR 20220158636A KR 20240076265 A KR20240076265 A KR 20240076265A
- Authority
- KR
- South Korea
- Prior art keywords
- polyimide
- manufacturing
- multilayer
- circuit wiring
- trench structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 229920001721 polyimide Polymers 0.000 title claims abstract description 138
- 239000004642 Polyimide Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000010409 thin film Substances 0.000 title description 7
- 238000003672 processing method Methods 0.000 title 1
- 229920006259 thermoplastic polyimide Polymers 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000000149 penetrating effect Effects 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000003475 lamination Methods 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 69
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000005245 sintering Methods 0.000 description 5
- 239000000523 sample Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000005001 laminate film Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002003 electrode paste Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
다층 회로배선기판 제조시 불량을 최소화하여 수율이 향상되고 공정시간이 단축되어 공정효율성을 최대화할 수 있는 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법이 개시된다. 본 발명에 따른 일괄적층형 다층 폴리이미드 회로배선기판 제조방법은 제1열가소성 폴리이미드층, 내부폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계; 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계; 트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하여 전도성 패턴이 형성된 폴리이미드 필름을 형성하는 단계; 전도성 패턴이 형성된 폴리이미드 필름을 복수개 정렬하여 적층하는 단계; 및 적층체를 가열 및 가압하는 단계;를 포함한다.
Description
본 발명은 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법에 관한 것으로, 보다 상세하게는 다층 회로배선기판 제조시 불량을 최소화하여 수율이 향상되고 공정시간이 단축되어 공정효율성을 최대화할 수 있는 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법에 관한 것이다.
메모리 반도체 검사장치로 사용되는 MEMS 프로브카드는 인쇄회로기판, Space Transformer, 및 MEMS 프로브로 구성된다. Space Transformer는 다시 다층세라믹기판(MLC, multilayer ceramic)과 그 위에 형성된 다층박막회로(MTF, multilayer thin film)로 구성된다.
다층박막회로는 다층세라믹기판 상에 순차적층 방식으로 형성된다. 먼저, 다층세라믹 기판 상에 폴리이미드 층을 스핀 코팅 등으로 형성하고, 구리 동박을 스퍼터링과 포토이미징 또는 레이저 이미징 등의 공정을 이용하여 구리 배선으로 형성한다. 폴리이미드층과 구리배선층이 순차적으로 빌드업(build-up) 방식으로 적층되어 다층박막회로가 제조된다.
그러나, 순차적층방식은 각각의 층을 순차적으로 형성하기 때문에 비용이 많이 드는 공정장비가 요구되며, 순차적층 과정에서 불량이 발생하면 다층박막회로 뿐만 아니라 다층 세라믹 기판까지 기판 전체를 폐기해야 할 수 있다. 따라서, 불량률이 높아 낮은 제품수율에 의한 고비용화가 불가피하다. 아울러, 다층박막회로의 층수가 많아질수록 공정 시간이 길어지므로 프로브카드 납기가 길어지고 비용이 상승한다는 문제가 있다.
또한, 일반적인 연성동박적층필름 기반의 다층 폴리이미드 제작공정을 적용할 경우, 미세패턴과 미세 비아홀 형성에 어려움이 있고, 동박 패턴에 의한 단차 발생을 피하기 어려운 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 다층 회로배선기판 제조시 불량을 최소화하여 수율이 향상되고 공정시간이 단축되어 공정효율성을 최대화할 수 있는 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법을 제공하는데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일측면에 따른 일괄적층형 다층 폴리이미드 회로배선기판 제조방법은 제1열가소성 폴리이미드층, 내부폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계; 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계; 트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하여 전도성 패턴이 형성된 폴리이미드 필름을 형성하는 단계; 전도성 패턴이 형성된 폴리이미드 필름을 복수개 정렬하여 적층하는 단계; 및 적층체를 가열 및 가압하는 단계;를 포함한다.
트렌치 구조는 레이저 스크라이빙 방식으로 형성될 수 있다.
비아홀 구조는 레이저 드릴을 이용하여 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하여 형성될 수 있다.
트렌치 구조 및 비아홀 구조가 동시 충진될 수 있다.
트렌치 구조 및 비아홀 구조는 순차 충진될 수 있다.
전도성 페이스트는 소결형 전도성 페이스트일 수 있다.
적층체는 소결형 전도성 페이스트가 소결되는 온도로 가열될 수 있다.
적층체는 열가소성 폴리이미드가 유동되는 온도로 가열될 수 있다.
본 발명에 따른 일괄적층형 다층 폴리이미드 회로배선기판 제조방법은 최외곽 폴리이미드 필름 상에, 전도성 비아를 포함하는 폴리이미드 필름을 형성하는 단계;를 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 제1열가소성 폴리이미드층, 내부폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계; 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계; 트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하여 전도성 패턴이 형성된 폴리이미드 필름을 형성하는 단계; 전도성 패턴이 형성된 폴리이미드 필름을 복수개 정렬하여 적층하는 단계; 및 적층체를 가열 및 가압하는 단계;를 포함하는 제조방법에 의해 일괄적층방식으로 제조된 다층 폴리이미드 회로배선기판이 제공된다.
본 발명의 또다른 측면에 따르면, 제1열가소성 폴리이미드층, 내부폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계; 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계; 및 트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하는 단계;를 포함하는 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법이 제공된다.
본 발명의 또다른 측면에 따르면, 제1열가소성 폴리이미드층, 내부폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계; 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계; 및 트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하는 단계;를 포함하는 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법에 의해 제조된 전도성 패턴이 형성된 다층 폴리이미드 필름이 제공된다.
본 발명에 따른 일괄적층형 다층 폴리이미드 회로배선기판 제조방법은 순차적층방식이 아닌 일괄적층방식을 이용하므로, 적층 전 각 층의 상태를 사전 체크할 수 있어 불량을 최소화하여 제품수율이 향상되고, 공정시간이 단축되는 효과가 있다.
또한, 본 발명에 따른 일괄적층형 다층 폴리이미드 회로배선기판 제조방법에서는 열가소성 폴리이미드가 양면 코팅된 폴리이미드 필름을 일괄적층을 위한 접착층으로 활용하여 적층시 폴리이미드 필름이 지지층으로 역할하므로 치수안정성을 향상시킬 수 있고, 폴리이미드 필름의 고온 내열특성으로 인하여 전도성 페이스트의 소결이 가능하여 전도성이 우수한 소결비아 형성이 가능하여 우수한 특성의 다층 회로배선기판을 제조할 수 있다.
아울러, 회로 패턴을 트렌치 구조 형성과 소결형 전극 페이스트를 이용하여 제작하기 때문에 패턴의 선폭과 선간격의 자유로운 조절 및 미세화가 용이하면서도, 동박의 전도도에 가까운 회로 구현이 가능하고, 연성동박적층필름을 기반으로 한 회로배선기판의 경우와 달리 단차발생이 억제되어 신뢰성이 향상된 일괄적층형 다층 폴리이미드 회로배선기판을 제조할 수 있는 효과가 있다.
도 1 내지 도 4는 본 발명의 일실시예에 따른 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법의 설명에 제공되는 도면들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법의 설명에 제공되는 도면들이다.
도 8 및 도 9는 본 발명의 또다른 실시예에 따른 다층 폴리이미드 회로배선기판 제조방법의 설명에 제공되는 도면들이다.
도 10은 본 발명의 또다른 실시예에 따른 다층 폴리이미드 회로배선기판 제조방법의 설명에 제공되는 도면이다.
도 11a 및 도 11b는 본 발명에 따른 전도성 패턴이 형성된 다층 폴리이미드 필름 제조시, 트렌치 구조를 형성한 이미지 및 트렌치 구조에 전도성 페이스트가 충진된 이미지들이다.
도 12a는 본 발명에 따라 전도성 패턴이 형성된 다층 폴리이미드 필름 제조시, 레이저 드릴링에 의한 비아홀 구조 이미지이고, 도 12b는 그의 확대도이며, 도 13은 다층 폴리이미드 필름을 적층하고 가열 및 가압한 후 다층 폴리이미드 회로배선기판 내에서의 비아홀 구조 내의 전도성 페이스트가 소결된 이미지이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법의 설명에 제공되는 도면들이다.
도 8 및 도 9는 본 발명의 또다른 실시예에 따른 다층 폴리이미드 회로배선기판 제조방법의 설명에 제공되는 도면들이다.
도 10은 본 발명의 또다른 실시예에 따른 다층 폴리이미드 회로배선기판 제조방법의 설명에 제공되는 도면이다.
도 11a 및 도 11b는 본 발명에 따른 전도성 패턴이 형성된 다층 폴리이미드 필름 제조시, 트렌치 구조를 형성한 이미지 및 트렌치 구조에 전도성 페이스트가 충진된 이미지들이다.
도 12a는 본 발명에 따라 전도성 패턴이 형성된 다층 폴리이미드 필름 제조시, 레이저 드릴링에 의한 비아홀 구조 이미지이고, 도 12b는 그의 확대도이며, 도 13은 다층 폴리이미드 필름을 적층하고 가열 및 가압한 후 다층 폴리이미드 회로배선기판 내에서의 비아홀 구조 내의 전도성 페이스트가 소결된 이미지이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 1 내지 도 4는 본 발명의 일실시예에 따른 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법의 설명에 제공되는 도면들이다. 본 발명에 따르면, 제1열가소성 폴리이미드층, 내부 폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계; 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계; 및 트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하는 단계;를 포함하는 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법이 제공된다.
다층 폴리이미드 필름(110)은 내부 폴리이미드층(112)의 양면에 제1열가소성 폴리이미드층(111) 및 제2열가소성 폴리이미드층(113)를 포함한다(도 1). 폴리이미드는 내열성 및 내구성이 높아 연성동박적층필름을 기반으로 한 회로배선기판에서 동박적층필름 사이에 위치하여 절연층으로 사용된다. 본 발명에서 폴리이미드층은 절연층으로 사용됨과 동시에 표면과 내부에 전도성 패드 및 전도성 비아를 포함하는 전도성 패턴을 포함한 회로기판으로도 사용된다.
내부 폴리이미드층(112)과 달리 제1열가소성 폴리이미드층(111) 및 제2열가소성 폴리이미드층(113)는 열가소성 폴리이미드층이다. 제1열가소성 폴리이미드층(111) 및 제2열가소성 폴리이미드층(113)는 추후 다층 폴리이미드 회로배선기판 제조시, 가열 및 가압 조건에서 각 다층 폴리이미드 필름(110) 사이를 접합시킬 수 있다.
다층 폴리이미드 필름(110)에 전도성 패턴을 형성하기 위하여, 열가소성 폴리이미드층 중 어느 하나에 트렌치 구조(114)를 형성한다(도 2). 트렌치 구조(114)는 제1열가소성 폴리이미드층(111)의 일부가 제거되어 형성된다. 트렌치 구조(114)는 레이저 스크라이빙 방식으로 형성될 수 있다.
이후, 제1열가소성 폴리이미드층(111)의 트렌치 구조(114)부터 내부 폴리이미드층(112)을 관통하여 제2열가소성 폴리이미드층(113)까지 관통하는 비아홀 구조(115)가 형성된다(도 3). 비아홀 구조(115)는 다층 폴리이미드 필름(110)을 복수개 이용하여 다층 폴리이미드 회로배선기판을 제조할 때, 각 다층 폴리이미드 필름(110) 간 전기적 수직연결을 위한 것이다. 비아홀 구조(115)는 레이저 드릴을 이용하여 형성될 수 있다.
다층 폴리이미드 필름(110)에 트렌치 구조(114) 및 비아홀 구조(115)가 형성되면, 도 4에서와 같이 트렌치 구조 및 비아홀 구조를 충진한다. 본 발명의 다층 폴리이미드 필름(110)은 연성동박적층필름을 대체하기 위하여 트렌치 구조(114) 및 비아홀 구조(115)에 전도성 페이스트를 충진하여 전도성 패턴을 형성한다. 전도성 페이스트는 소결형 전도성 페이스트일 수 있다.
다층 폴리이미드 필름(110)의 트렌치 구조(114) 및 비아홀 구조(115)에 전도성 페이스트가 충진되면, 트렌치 구조(114)에는 전도성 패드(114')가 형성되고, 비아홀 구조(115)에는 전도성 비아(115')가 형성된다. 따라서, 다층 폴리이미드 필름(110)은 전도성 패드(114') 및 전도성 비아(115')를 포함하는 전도성 패턴이 형성된 다층 폴리이미드 필름(110')이 된다. 전도성 페이스트가 소결형 전도성 페이스트인 경우, 전도성을 높이기 위해 전도성 패턴이 형성된 다층 폴리이미드 필름(110')은 소결될 수 있다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법의 설명에 제공되는 도면들이다.
다층 폴리이미드 필름(110)에서 트렌치 구조(114) 및 비아홀 구조(115)는 동시에 충진되거나, 별도로 충진될 수 있다. 다시 도 4를 참조하면, 트렌치 구조(114)와 비아홀 구조(115)가 동시에 충진된다. 이와 달리, 도 5는 도 3의 다층 폴리이미드 필름(110) 구조의 상하부가 바뀌어 있는 상태인데, 이러한 구조에서는 먼저 비아홀 구조(115)가 먼저 충진될 수 있다.
비아홀 구조(115)가 충진되면, 트렌치 구조(114)는 충진되지 않고, 도 6의 다층 폴리이미드 필름(110)의 상하부를 뒤집으면, 도 7과 같이 트렌치 구조(114)가 상부를 향하게 된다. 트렌치 구조(114)를 전도성 페이스트로 채우면 트렌치 구조(114)에 전도성 패드(114')가 형성된다.
트렌치 구조(114) 및 비아홀 구조(115)는 동일한 소결형 페이스트로 충진할 수 있고, 다른 소결형 페이스트로 각각 별도로 충진할 수도 있다. 도 6과 같은 구조에서는 비아홀 구조(115)가 충진되고, 트렌치 구조(114)가 순차적으로 충진될 수 있으므로, 비아홀 구조(115)의 전도성 비아(115')와 트렌치 구조(114)의 전도성 패드(114')가 서로 다른 전도성 전도성 페이스트로 충진될 수 있다. 예를 들어, 전도성 비아(115')는 수직적인 전기적 연결이 우수한 전도성 페이스트로 충진되고, 트렌치 구조(114)는 수평적인 전기적 연결이 우수한 전도성 페이스트로 충진될 수 있다.
도 8 및 도 9는 본 발명의 또다른 실시예에 따른 다층 폴리이미드 회로배선기판 제조방법의 설명에 제공되는 도면들이다. 본 실시예에 따른 일괄적층형 다층 폴리이미드 회로배선기판(이하 다층 폴리이미드 회로배선기판이라 한다)은 제1열가소성 폴리이미드층, 내부폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계; 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계; 트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하여 전도성 패턴이 형성된 폴리이미드 필름을 형성하는 단계; 전도성 패턴이 형성된 폴리이미드 필름을 복수개 정렬하여 적층하는 단계; 및 적층체를 가열 및 가압하는 단계;를 포함한다.
본 실시예에 따른 다층 폴리이미드 회로배선기판은 복수개의 전도성 패턴이 형성된 다층 폴리이미드 필름을 적층하고(도 8), 적층체를 가열 또는 가압하여 제조된다. 복수개의 다층 폴리이미드 필름(120, 130, 140, 150, 160)은 전도성 패턴이 서로 전기적으로 연결되도록 정렬된다. 다층 폴리이미드 필름은 표면에 트렌치 구조를 형성하여 트렌치 구조를 전도성 페이스트로 충진하여 전도성 패턴을 형성하였기 때문에 패턴 형성에 따른 단차발생이 방지된다.
다층 폴리이미드 필름에 사용된 전도성 페이스트가 소결형 전도성 페이스트인 경우, 적층체는 소결형 전도성 페이스트가 소결되는 온도로 가열될 수 있다.
또한, 적층체는 열가소성 폴리이미드가 유동되는 온도로 가열될 수 있다. 도 8을 참조하면, 복수개의 다층 폴리이미드 필름(120, 130, 140, 150, 160)은 전도성 패턴이 서로 다른 구조인 다층 폴리이미드 필름이 서로 교번하여 정렬되어 있다. 다층 폴리이미드 필름의 열가소성 폴리이미드층은 열처리되면 유동하여 복수개의 다층 폴리이미드 필름(120, 130, 140, 150, 160)을 서로 접착시킬 수 있다.
적층체를 가열 및 가압하면, 복수개의 다층 폴리이미드 필름(120, 130, 140, 150, 160)을 포함하는 다층 폴리이미드 회로배선기판(100)을 얻는다(도 9).
적층체에는 다층 폴리이미드 필름에 전도성 패드 즉, 회로배선이 형성되어 있으므로, 회로배선이 산화되지 않도록 진공상태에서 가열 및 가압될 수 있다. 적층체는 폴리이미드 필름의 내열성 및 소결형 전도성 페이스트의 종류에 따라 열가소성 폴리이미드의 유리전이온도 이상의 온도로 가열될 수 있다. 예를 들어, 적층체는 250℃ 내지 300℃로 가열될 수 있다.
적층체는 전도성 페이스트의 바인더가 제거되는 온도로 가열될 수 있다. 만약, 전도성 페이스트가 소결형 전도성 페이스트라면, 소결형 전도성 페이스트가 소결되는 온도로 가열될 수 있다. 트렌치 구조나 비아홀 구조의 충진 시, 솔더 페이스트를 사용하는 경우에는 미세 비아홀의 충진이 어렵고, 전도도가 낮아 유효한 층간 접속이 어려울 수 있다. 소결형 전도성 페이스트는 소결형 금속 및 바인더 등을 포함하는데, 금속이 소결되는 온도에서 소결되어 전도성 패스를 형성하여 우수한 전도성을 나타낼 수 있다. 또한, 비아홀의 크기에 따라 전도성 페이스트의 점도를 조절하여 비아홀을 완전히 충진할 수 있다.
본 발명에 따른 다층 회로배선기판 제조방법에서는 열경화 수지 등의 본딩필름이 아닌 고온 내열성을 갖는 폴리이미드 필름을 사용하므로 고온 소결형 전도성 페이스트 사용이 가능하여 우수한 전도성을 나타내는 다층 폴리이미드 회로배선기판(100) 제조가 가능하다.
도 10은 본 발명의 또다른 실시예에 따른 다층 폴리이미드 회로배선기판 제조방법의 설명에 제공되는 도면이다. 본 실시예에 따른 다층 폴리이미드 회로배선기판 제조방법에서는 최외곽 폴리이미드 필름 상에, 전도성 비아를 포함하는 폴리이미드 필름을 형성하는 단계;를 더 포함할 수 있다.
도 9에서의 다층 폴리이미드 회로배선기판(100)의 최외곽 폴리이미드층이 열가소성 폴리이미드층이므로, 다층 폴리이미드 회로배선기판(100)이 공정상 다른 부품이나 금형 등에 부착될 수 있다. 본 실시예에 따른 다층 폴리이미드 회로배선기판(100)은 최외곽에 열가소성 폴리이미드가 아닌 일반 폴리이미드로 구성된 전도성 비아를 포함하는 폴리이미드층을 추가로 포함하여 최외곽층의 부착성을 감소시킬 수 있다.
도 11a 및 도 11b는 본 발명에 따른 전도성 패턴이 형성된 다층 폴리이미드 필름 제조시, 트렌치 구조를 형성한 이미지 및 트렌치 구조에 전도성 페이스트가 충진된 이미지들이고, 도 12a는 본 발명에 따라 전도성 패턴이 형성된 다층 폴리이미드 필름 제조시, 레이저 드릴링에 의한 비아홀 구조 이미지이고, 도 12b는 그의 확대도이며, 도 13은 다층 폴리이미드 필름을 적층하고 가열 및 가압한 후 다층 폴리이미드 회로배선기판 내에서의 비아홀 구조 내의 전도성 페이스트가 소결된 이미지이다.
도 11a 및 도 11b를 참조하면, 열가소성 폴리이미드층에 형성된 트렌치 구조에 전도성 페이스트가 충진된 다층 폴리이미드 필름이 서로 교번하여 적층되어 있음을 알 수 있다. 또한, 도 12a에는 레이저 드릴링에 의한 미세 비아홀이 형성되고, 전도성 페이스트가 충진되어 있음을 알 수 있다.
도 13에는 비아홀에 충진된 전도성 페이스트가 높은 온도에서 소결처리되어 치밀한 입자상태를 나타내고 있으므로 층간 접속이 우수할 것으로 예상된다.
본 발명과 같이 프로브카드용 일괄적층형 다층 회로배선기판을 제조할 때, 순차적층방식을 이용하면 하나의 층에서라도 불량이 발생되면 전체 제품의 불량이 되어 수율이 낮아질 수 있으나, 일괄적층방식으로 이용하여 적층 전 각 층의 상태를 사전 체크하여 제품불량을 최소화여 제품수율을 향상시킬 수 있고, 한층씩 적층시 복잡한 공정을 단순화시켜 공정시간이 단축될 수 있다.
또한, 본 발명과 같이 열가소성 폴리이미드가 양면 코팅된 폴리이미드 필름을 일괄적층을 위한 접착층으로 활용하면 폴리이미드 필름을 지지층으로 사용하여 치수안정성을 향상시킬 수 있고, 폴리이미드 필름의 고온 내열특성으로 인하여 전도성 페이스트의 소결이 가능하여 도금과 같은 수준의 전도성이 우수한 소결비아 형성이 가능하여 우수한 특성의 다층 회로배선기판을 얻을 수 있다.
이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 다층 폴리이미드 회로배선기판
110: 다층 폴리이미드 필름
110': 전도성 패턴이 형성된 다층 폴리이미드 필름
111: 제1열가소성 폴리이미드층
112: 내부 폴리이미드층
113: 제2열가소성 폴리이미드층
114: 트렌치 구조
114': 전도성 패드
115: 비아홀 구조
115': 전도성 비아
120, 130, 140, 150, 160: 전도성 패턴이 형성된 다층 폴리이미드 필름
170: 전도성 비아를 포함하는 폴리이미드 필름
110: 다층 폴리이미드 필름
110': 전도성 패턴이 형성된 다층 폴리이미드 필름
111: 제1열가소성 폴리이미드층
112: 내부 폴리이미드층
113: 제2열가소성 폴리이미드층
114: 트렌치 구조
114': 전도성 패드
115: 비아홀 구조
115': 전도성 비아
120, 130, 140, 150, 160: 전도성 패턴이 형성된 다층 폴리이미드 필름
170: 전도성 비아를 포함하는 폴리이미드 필름
Claims (12)
- 제1열가소성 폴리이미드층, 내부폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계;
트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계;
트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하여 전도성 패턴이 형성된 폴리이미드 필름을 형성하는 단계;
전도성 패턴이 형성된 폴리이미드 필름을 복수개 정렬하여 적층하는 단계; 및
적층체를 가열 및 가압하는 단계;를 포함하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 1에 있어서,
트렌치 구조는 레이저 스크라이빙 방식으로 형성되는 것을 특징으로 하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 1에 있어서,
비아홀 구조는 레이저 드릴을 이용하여 트렌치 구조부터 제2열가소성 폴리이미드층을 관통하여 형성되는 것을 특징으로 하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 1에 있어서,
트렌치 구조 및 비아홀 구조는 동시 충진되는 것을 특징으로 하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 1에 있어서,
트렌치 구조 및 비아홀 구조는 순차 충진되는 것을 특징으로 하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 1에 있어서,
전도성 페이스트는 소결형 전도성 페이스트인 것을 특징으로 하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 6에 있어서,
적층체는 소결형 전도성 페이스트가 소결되는 온도로 가열되는 것을 특징으로 하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 1에 있어서,
적층체는 열가소성 폴리이미드가 유동되는 온도로 가열되는 것을 특징으로 하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 1에 있어서,
최외곽 폴리이미드 필름 상에, 전도성 비아를 포함하는 폴리이미드 필름을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 일괄적층형 다층 폴리이미드 회로배선기판 제조방법. - 청구항 1에 따른 제조방법에 의해 일괄적층방식으로 제조된 다층 폴리이미드 회로배선기판.
- 제1열가소성 폴리이미드층, 내부폴리이미드층 및 제2열가소성 폴리이미드층을 포함하는 다층 폴리이미드 필름의 제1열가소성 폴리이미드층의 일부를 제거하여 트렌치 구조를 형성하는 단계;
트렌치 구조부터 제2열가소성 폴리이미드층을 관통하는 비아홀 구조를 형성하는 단계; 및
트렌치 구조 및 비아홀 구조를 전도성 페이스트로 충진하는 단계;를 포함하는 전도성 패턴이 형성된 다층 폴리이미드 필름 제조방법. - 청구항 11에 따른 제조방법에 의해 제조된 전도성 패턴이 형성된 다층 폴리이미드 필름.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220158636A KR20240076265A (ko) | 2022-11-23 | 2022-11-23 | 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법 |
| PCT/KR2023/018764 WO2024112064A1 (ko) | 2022-11-23 | 2023-11-21 | 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220158636A KR20240076265A (ko) | 2022-11-23 | 2022-11-23 | 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240076265A true KR20240076265A (ko) | 2024-05-30 |
Family
ID=91196148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220158636A Ceased KR20240076265A (ko) | 2022-11-23 | 2022-11-23 | 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20240076265A (ko) |
| WO (1) | WO2024112064A1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103716A (ja) * | 2002-09-06 | 2004-04-02 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
| JP4295523B2 (ja) * | 2003-02-19 | 2009-07-15 | 京セラ株式会社 | 多層配線基板 |
| JP2004319926A (ja) * | 2003-04-21 | 2004-11-11 | Mitsui Chemicals Inc | 回路基板およびその製造方法 |
| KR100940169B1 (ko) * | 2008-03-07 | 2010-02-03 | 삼성전기주식회사 | 경화 수지층을 형성하는 인쇄회로기판의 제조방법 |
| KR102229384B1 (ko) * | 2013-02-15 | 2021-03-18 | 오르멧 서키츠 인코퍼레이티드 | 다층 전자 기판의 z-축 상호 연결 구조물 |
-
2022
- 2022-11-23 KR KR1020220158636A patent/KR20240076265A/ko not_active Ceased
-
2023
- 2023-11-21 WO PCT/KR2023/018764 patent/WO2024112064A1/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024112064A1 (ko) | 2024-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
| US7532453B2 (en) | Built-in capacitor type wiring board and method for manufacturing the same | |
| US9345141B2 (en) | Multilayer ceramic capacitor and printed circuit board including the same | |
| TWI466606B (zh) | 具有內埋元件的電路板及其製作方法 | |
| US10485098B2 (en) | Electronic component device | |
| JP2010171413A (ja) | 部品内蔵配線基板の製造方法 | |
| US10327340B2 (en) | Circuit board, production method of circuit board, and electronic equipment | |
| JP5744210B2 (ja) | 薄膜配線基板およびプローブカード用基板 | |
| CN103517583B (zh) | 多层电路板及其制作方法 | |
| JP3640560B2 (ja) | 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法 | |
| TW201501600A (zh) | 多層電路板及其製作方法 | |
| JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
| JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
| JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP6324669B2 (ja) | 多層配線基板及びその製造方法 | |
| TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
| KR20240076265A (ko) | 일괄적층형 다층 폴리이미드 회로배선기판 및 그의 제조방법 | |
| JP5306797B2 (ja) | 部品内蔵配線基板の製造方法 | |
| KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| KR101454080B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| CN112672545A (zh) | 一种多层电路板的制作方法 | |
| JP2008244029A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| CN101022695B (zh) | 线路嵌合于介电层的无芯板薄型基板及其制造方法 | |
| KR20230061770A (ko) | 프로브카드용 일괄적층형 다층 회로배선기판 및 그의 제조방법 | |
| KR100601476B1 (ko) | 메탈코어를 이용한 패키지 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20221123 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240509 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20250123 Comment text: Decision to Refuse Application Patent event code: PE06012S01D |