[go: up one dir, main page]

KR20230147003A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230147003A
KR20230147003A KR1020230047485A KR20230047485A KR20230147003A KR 20230147003 A KR20230147003 A KR 20230147003A KR 1020230047485 A KR1020230047485 A KR 1020230047485A KR 20230047485 A KR20230047485 A KR 20230047485A KR 20230147003 A KR20230147003 A KR 20230147003A
Authority
KR
South Korea
Prior art keywords
voltage
write
erase
rewrite
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020230047485A
Other languages
English (en)
Inventor
히로후미 헤비시마
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20230147003A publication Critical patent/KR20230147003A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

불휘발성 메모리의 신뢰성을 보증하면서, 고빈도로 발생하는 중단 처리에 대하여 고속으로 응답하는 것이 가능한 반도체 장치를 제공하는 것.
전기적으로 기입 가능 또는 소거 가능한 불휘발성 메모리와, 불휘발성 메모리의 기입 동작과 소거 동작의 모드 제어를 실행하는 제어 회로를 갖는 반도체 장치이며, 불휘발성 메모리는, 재기입 동작의 중단을 요구하는 제어 회로로부터의 중단 요구 신호에 응답하여, 기입 전압 또는 소거 전압의 인가를 중단하는 동작, 및, 재기입 동작의 중단으로부터의 복귀를 요구하는 제어 회로로부터의 복귀 요구 신호에 응답하여, 인가 전압의 중단으로부터 복귀하는 동작을 제어하고, 그리고, 기입 전압 또는 소거 전압의 전압 인가 정지 시에 전압 인가 정지 플래그를 제어 회로에 출력하는 재기입 중단·복귀 제어 회로와, 중단 요구 신호의 응답 시에 재기입 전압이 인가되어 있는 선택선을 식별하기 위한 재기입 위치 정보를 유지하는 재기입 정보 유지 회로를 구비한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 개시는, 반도체 장치에 관한 것이며, 특히 불휘발성 메모리를 포함하는 반도체 장치에 적용하기에 유효한 기술에 관한 것이다.
근년의 MCU(Micro Control Unit)에 있어서, 멀티 CPU(Central Processing Unit) 코어화나 OTA(Over The Air) 기능에 대응하는 것이 필요로 되고 있다. 이와 같은 상황화에서는, 불휘발성 메모리에 대한 기입 요구 또는 소거 요구의 경합 빈도가 현저해지고 있다. 구체적으로는, 멀티 CPU 코어화에 의해, CPU 코어수가 플래시 뱅크수보다도 커져, 동일 뱅크에 대한 기입 요구 또는 소거 요구의 경합이 다발하는 경우가 있다. 또한, OTA 기능에 대응함으로써, 펌웨어의 갱신이 필수로 되어, 차량 등의 필드 정보의 기록을 위해 기입 요구 또는 소거 요구의 경합이 다발하는 경우가 있다.
예를 들어, 특허문헌 1에는, 기입 동작 또는 소거 동작 중의 인터럽트에 의한 중단 명령의 공급으로부터 실제의 중단까지의 이행 시간을 짧게 하는 기술이 개시되어 있다. 구체적으로는, 기입 동작 또는 소거 동작 중의 중단 명령에 응답하여, 비동기로 기입 전압 또는 소거 전압의 인가를 해제하여, 기입 또는 소거의 금지 기간(중단 처리 시간)의 단축을 실현하고 있다.
일본 특허 공개 제2008-34045호 공보
상술한 바와 같은 동작의 연구에도 불구하고, 기입 동작 또는 소거 동작의 복귀 시에는, 다시, 동일 영역에 대한 기입 전압 또는 소거 전압의 인가가 필요로 되기 때문에, 불휘발성 메모리의 신뢰성을 보증하기 위해서는, 중단 명령은 1회의 사용으로 제한되었다. 따라서, 2회째 이후의 중단 처리 시간을 단축할 수 없어, 2회째 이후의 중단 명령에 대한 응답이 느려진다. 그러나, 상술한 바와 같이, 멀티 CPU 코어화나 OTA(Over-The-Air) 기능에 대응하는 것이 필요 불가결하게 되면, 기입 요구 또는 소거 요구의 경합이 빈발할 것이 상정된다. 이 경우에는, 종래 기술은, 불휘발성 메모리의 신뢰성을 보증하면서, 고빈도로 발생하는 중단 처리에 대하여 고속으로 응답하는 것이 곤란해진다.
본 개시는, 이와 같은 것을 감안하여 이루어진 것이다. 그 목적의 하나는, 불휘발성 메모리의 신뢰성을 보증하면서, 고빈도로 발생하는 중단 처리에 대하여 고속으로 응답하는 것이 가능한 반도체 장치를 제공하는 것에 있다. 그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 될 것이다.
본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단하게 설명하면, 다음과 같다. 대표적인 반도체 장치는, 전기적으로 기입 가능 또는 소거 가능한 불휘발성 메모리와, 상기 불휘발성 메모리의 기입 동작과 소거 동작의 모드 제어를 실행하는 제어 회로를 갖고, 상기 불휘발성 메모리는, 기입 동작 및 소거 동작 중 적어도 어느 한쪽을 포함하는 재기입 동작의 중단을 요구하는 상기 제어 회로로부터의 중단 요구 신호에 응답하여, 기입 전압 또는 소거 전압의 인가를 중단하는 동작, 및, 상기 재기입의 중단으로부터의 복귀를 요구하는 상기 제어 회로로부터의 복귀 요구 신호에 응답하여, 기입 전압 또는 소거 전압의 인가의 중단으로부터 복귀하는 동작을 제어하고, 그리고, 기입 전압 또는 소거 전압의 전압 인가 정지 시에 전압 인가 정지 플래그를 상기 제어 회로에 출력하는 재기입 중단·복귀 제어 회로와, 중단 요구 신호의 응답 시에 기입 전압이 인가되어 있는 선택선을 식별하기 위한 기입 위치 정보, 또는, 중단 요구 신호의 응답 시에 소거 전압이 인가되어 있는 선택선을 식별하기 위한 소거 위치 정보를 유지하는 재기입 정보 유지 회로를 구비하고, 상기 제어 회로는, 상기 불휘발성 메모리가 기입 모드 또는 소거 모드에 있는 경우의 중단 명령에 응답하여, 재기입의 중단 요구 신호를 상기 재기입 중단·복귀 제어 회로에 송신하고, 및, 중단 요구 신호에 의해 중단된 상기 불휘발성 메모리의 기입 모드 또는 소거 모드의 복귀 명령에 응답하여, 상기 재기입 중단·복귀 제어 회로로부터 출력되는 상기 전압 인가 정지 플래그가 액티브인 경우에 상기 재기입 중단·복귀 제어 회로에 재기입의 복귀 요구 신호를 출력한다.
일 실시 형태에 따르면, 불휘발성 메모리의 신뢰성을 보증하면서, 고빈도로 발생하는 중단 처리에 대하여 고속으로 응답하는 것이 가능한 반도체 장치를 제공 가능해진다.
도 1은 실시 형태 1에 관한 반도체 장치의 동작 개요의 일례를 설명하는 타이밍 차트이다.
도 2는 실시 형태 1에 관한 반도체 장치의 재기입 동작의 추이의 일례를 도시하는 블록도이다.
도 3은 실시 형태 1에 관한 반도체 장치의 구성의 일례를 도시하는 블록도이다.
도 4는 실시 형태 1에 관한 반도체 장치의 재기입 동작의 일례를 나타내는 타이밍 차트이다.
도 5는 실시 형태 1에 관한 반도체 장치의 재기입 동작의 일례를 나타내는 타이밍 차트이다.
도 6은 실시 형태 1에 관한 반도체 장치의 재기입 동작의 일례를 나타내는 타이밍 차트이다.
도 7은 실시 형태 1에 관한 반도체 장치의 재기입 동작의 일례를 나타내는 타이밍 차트이다.
도 8은 실시 형태 1에 관한 반도체 장치의 성능을 나타내는 실시예의 일부이다.
도 9는 실시 형태 1의 변형예에 관한 반도체 장치의 재기입 가능 영역의 관계를 도시하는 도면이다.
도 10은 실시 형태 1의 변형예에 관한 반도체 장치의 재기입 동작의 추이의 일례를 도시하는 도면이다.
도 11은 실시 형태 2에 관한 반도체 장치의 구성의 일례를 도시하는 블록도이다.
이하의 실시 형태에 있어서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시 형태로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그것들은 서로 무관계한 것은 아니고, 한쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다. 또한, 이하의 실시 형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)에 언급하는 경우, 특별히 명시한 경우 및 원리적으로 명백하게 특정 수에 한정되는 경우 등을 제외하고, 그 특정 수에 한정되는 것은 아니고, 특정 수 이상이어도 이하여도 된다.
또한, 이하의 실시 형태에 있어서, 그 구성 요소(요소 스텝 등도 포함함)는, 특별히 명시한 경우 및 원리적으로 명백하게 필수라고 생각되는 경우 등을 제외하고, 반드시 필수의 것이 아닌 것은 물론이다. 마찬가지로, 이하의 실시 형태에 있어서, 구성 요소 등의 형상, 위치 관계 등에 언급할 때는, 특별히 명시한 경우 및 원리적으로 명백하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 마찬가지이다.
또한, 실시 형태의 각 기능 블록을 구성하는 회로 소자는, 특별히 제한되지는 않지만, 공지의 CMOS(상보형 MOS 트랜지스터) 등의 집적 회로 기술에 의해, 단결정 실리콘과 같은 반도체 기판 상에 형성된다.
이하, 본 개시의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 실시 형태를 설명하기 위한 전체 도면에 있어서, 동일한 부재에는 원칙적으로 동일한 부호를 붙이고, 그 반복 설명은 생략한다. 또한, 도면의 치수 비율은 설명의 형편상 과장되어 있고, 실제의 비율과 다른 경우가 있다.
(실시 형태 1)
도 1은 실시 형태 1에 관한 반도체 장치의 개략적인 타이밍 차트의 일례를 도시하는 도면이다. 도 1의 타이밍 차트는, 불휘발성 메모리의 복수의 소스선의 각각의 소스선에 인가되는 기입 전압 또는 소거 전압의 인가 타이밍과, 기입 동작 또는 소거 동작에 대한 중단 요구 신호가 발생하는 타이밍 I1 및 복귀 요구 신호가 발생하는 타이밍 R1의 관계의 일례를 도시한 도면이다. 불휘발성 메모리의 복수의 소스선의 각각의 소스선은, 불휘발성 메모리의 다른 영역이며, 연속하는 영역을 분할하여 선택하기 위해 사용된다.
구체적으로는, 도 1에 있어서의 반도체 장치는, 최초로 선택되어야 할 소스선인 소스선 SL0, 및, 소스선 SL0의 다음에 선택되어야 할 소스선인 소스선 SL1에 대한 기입 전압 또는 소거 전압의 인가를 나타내고 있다. 따라서, 소스선 SL0 및 소스선 SL1에 대응하는 불휘발성 메모리의 영역에 대한 기입 동작 또는 소거 동작은 완료되어 있다. 단, 베리파이 동작이 필요한 경우에는, 도 1의 타이밍 차트의 동작이 종료된 후에, 베리파이 동작이 실행되는 경우가 있다.
또한, 도 1은 소스선 SL2에 대한 기입 전압 또는 소거 전압의 인가 중에, 중단 요구 신호가 타이밍 I1에서 발생한 상태를 도시하고 있다. 이 경우에, 반도체 장치는, 소스선 SL2에 대응하는 불휘발성 메모리의 대응 영역에 대한 기입 전압 또는 소거 전압의 인가를 완료하고 나서, 다음 소스선인 소스선 SL3에 대한 기입 전압 또는 소거 전압의 인가를 실행하지 않고, 기입 전압 또는 소거 전압의 인가를 중단하는 중단 상태를 유지한다. 중단 상태를 유지한 후에, 타이밍 R1에서 복귀 요구 신호가 발생하면, 반도체 장치는, 다음의 소스선인 소스선 SL3에 대한 기입 전압 또는 소거 전압의 인가를 개시한다. 즉, 반도체 장치는, 미리 규정되어 있는 기입 전압 또는 소거 전압의 인가 폭(인가 시간: t2)을 만족시키도록, 중단 요구 신호의 발생 타이밍으로부터 시간 t1 동안, 기입 전압 또는 소거 전압을 계속해서 인가한다.
또한, 소스선 SL3으로부터 소스선 SLk(k는 4 이상의 양의 정수)까지의 기입 전압 또는 소거 전압의 인가 동안에, 중단 요구 신호가 발생하지 않는 경우에는, 반도체 장치는, 소스선 SL3으로부터 소스선 SLk(k는 4 이상의 양의 정수)까지의 기입 전압 또는 소거 전압의 인가를 완료한다.
상술한 바와 같이, 본 실시 형태에 관한 반도체 장치는, 소스선 단위로 기입 전압 또는 소거 전압의 인가를 실행하므로, 중단 요구 신호가 발생한 경우의 중단 처리 시간을 단축하는 것이 가능해진다. 또한, 본 실시 형태에 관한 반도체 장치는, 소스선 단위로 기입 전압 또는 소거 전압의 인가를 완료시키고, 중단 상태로 이행하므로, 미리 규정되어 있는 기입 전압 또는 소거 전압의 인가 폭(인가 시간: t2)을 확실하게 확보하는 것이 가능해진다. 또한, 본 실시 형태에 관한 반도체 장치는, 소스선 단위로 기입 전압 또는 소거 전압의 인가를 완료시키고, 중단 상태로 이행하고, 다음의 소스선으로부터 기입 전압 또는 소거 전압의 인가를 재개시키므로, 메모리 셀에 대한 스트레스의 증대를 회피하는 것이 가능해진다. 즉, 불휘발성 메모리에 대하여 제한되는 기입 가능 횟수 또는 소거 가능 횟수를 불필요하게 사용하는 일이 없어진다. 따라서, 종래 기술에 있어서의 중단 처리의 사용 횟수의 제한을 철폐하는 것이 가능해진다. 또한, 본 실시 형태에 관한 반도체 장치는, 1개의 중단 요구 신호에 대하여, 소스선 단위로 기입 전압 또는 소거 전압의 인가를 완료시키고 나서, 다음의 중단 요구 신호를 접수하므로, 중단 요구 신호가 빈발해도, 기입 동작 또는 소거 동작이 진행되지 않게 되는 사태를 피하는 것이 가능해진다.
도 2는 도 1의 타이밍 차트에 대응하는 불휘발성 메모리의 메모리 영역의 재기입 상태의 일례를 도시하는 개념도이다. 또한, 본 실시 형태에 있어서, 재기입이란, 기입 및 소거 중 적어도 어느 한쪽을 나타내는 용어이며, 재기입에는 기입 및 소거의 양쪽이 포함되는 경우가 있다.
일례로서, 도 2의 불휘발성 메모리를 포함하는 반도체 장치가, 차량 또는 IoT 기기에 탑재되어 있는 경우를 상정하여 설명한다. 즉, 도 2는 반도체 장치의 OTA에 있어서의 펌웨어 갱신(FOTA: Firmware Update Over-The-Air) 시에 발생하는 중단 요구 신호에 의한 불휘발성 메모리의 기입 동작/소거 동작의 경합 동작을 나타낸다.
도 2의 (a)는 본 실시 형태에 있어서의 불휘발성 메모리의 메모리 영역의 일례로서, 데이터 플래시(Data Flash)와 코드 플래시(Code Flash)의 영역을 개념적으로 도시하는 도면이다. 예를 들어, 본 실시 형태에 있어서의 반도체 장치가 차량에 탑재되어 사용되는 경우에는, 데이터 플래시는 차량의 속도, 온도 등의 필드 정보의 재기입 동작에 사용되는 경우가 있다. 따라서, 데이터 플래시는 우선도가 높은 정보의 재기입 동작에 사용되는 경우가 있다. 또한, 코드 플래시는 차량의 ECU(Electronic Control Unit) 등의 제어 장치의 제어 프로그램인 펌웨어의 재기입 동작에 사용되는 경우가 있다. 따라서, 펌웨어의 재기입 동작에는 긴 시간이 걸리는 경우가 있다. 도 2의 (a)는 코드 플래시의 일부의 영역에, 유저 프로그램 v1.0이라고 하는 펌웨어가 기입되어 있고, ta1의 위치의 펌웨어 코드가 실행 중인 상태를 나타내고 있다.
도 2의 (b)는 펌웨어인 유저 프로그램 v1.0의 위치 tb2의 펌웨어 코드의 실행 중에, 유저 프로그램 v1.0과는 다른 코드 플래시 영역에 유저 프로그램 v2.0이 위치 tb1까지 소거 동작 또는 기입 동작이 진행되어 있는 상황을 나타낸다. 예를 들어, 유저 프로그램 v1.0에 의해 제어되는 ECU의 동작 중에, 무선 통신에 의해 전송되는 갱신 프로그램인 유저 프로그램 v2.0을 도중까지 기입한 상태가 도 2의 (b)의 상태일 수 있다. 또한, 유저 프로그램 v2.0의 기입 동작 전에 소거 동작이 필요한 경우가 있으므로, 위치 tb1은 소거 동작 또는 기입 동작의 도중 위치를 나타낸다.
도 2의 (c)는 펌웨어인 유저 프로그램 v1.0의 위치 tb3의 펌웨어 코드의 실행 중에, 데이터 플래시 영역에 상술한 우선 순위가 높은 필드 정보가 기입되기 위한 소거 동작 또는 기입 동작이 진행 중인 상태를 나타낸다. 이 경우에, 유저 프로그램 v2.0을 기입하기 위한 소거 동작 또는 기입 동작은 일시 중단된다. 여기서, 유저 프로그램 v2.0에 대한 중단 요구 신호가 발생하고 나서 유저 프로그램 v2.0을 기입하기 위한 소거 동작 또는 기입 동작이 중단될 때까지의 중단 처리 시간이 짧을수록, 우선 순위가 높은 정보의 데이터 플래시 영역에 대한 기입 대기 시간이 짧아진다. 즉, 반도체 장치의 처리 능력이 향상된다. 또한, 기입 대기 시간이 짧아짐으로써, 중단 요구 신호가 발생하고 나서 데이터 플래시 영역의 소거 동작 및 기입 동작이 완료될 때까지의 합계 시간(토탈 시간)이 단축되므로, 고속 재기입 동작을 실현 가능하게 되는 것도 의미한다.
도 2의 (d)는 데이터 플래시 영역에 필드 정보가 기입되기 위한 소거 동작 및 기입 동작이 완료되고, 코드 플래시 영역에 대한 유저 프로그램 v2.0의 기입이 완료된 후에, 차량의 ECU 등의 제어 장치가 리셋되고, 갱신 프로그램인 유저 프로그램 v2.0의 실행이 개시된 상태를 도시하는 도면이다.
도 3은 본 실시 형태에 관한 반도체 장치(100)의 구성예를 도시하는 블록도이다. 반도체 장치(100)는, CPU(Central Processing Unit)(110), RAM(Random Access Memory)(120), BSC(Bus State Controller)(130), 제어부(140), 불휘발성 메모리(150)를 포함한다.
CPU(110)는, 불휘발성 메모리(150)에 기입된 펌웨어의 코드를 페치하고, 펌웨어에 따라서, 반도체 장치(100) 및 반도체 장치(100)에 접속되는 외부 전자 기기(도시하지 않음)를 제어하는 기능을 갖는다.
RAM(120)은, 펌웨어가 실행됨으로써 CPU(110)가 생성한 정보, 또는, 불휘발성 메모리(150)에 기입된 정보 등의 정보를 일시적으로 기억하는 기능을 갖는다.
BSC(130)는, 내부 버스(IBUS) 및 주변 버스(PBUS)를 전환하여, CPU(110)가 액세스 가능한 버스를 전환하는 기능을 갖는다. 예를 들어, CPU(110)가 불휘발성 메모리(150)에 기입된 정보를 읽어내는 경우에는, BSC(130)는 CPU(110)가 IBUS를 액세스할 수 있도록 기능한다. 또한, 예를 들어 CPU(110)가 불휘발성 메모리(150)에 소거 동작 또는 기입 동작을 지시하는 명령을 발행하는 경우에는, BSC(130)는 CPU(110)가 PBUS를 통해 제어부(140)에 액세스할 수 있도록 기능한다.
제어부(140)는, CPU(110)로부터의 불휘발성 메모리(150)에 대한 소거 동작 또는 기입 동작을 지시하는 명령을 PBUS를 통해 수신하면, 후술하는 재기입 시퀀서(151)에 소거 모드 신호 및/또는 기입 모드 신호 S1을 출력한다. 또한, 상술한 바와 같이, 재기입이라는 용어는, 소거 또는 기입 중 어느 것, 혹은, 소거 및 기입의 양쪽을 포함하는 용어로서 본 명세서에서는 사용된다.
또한, 제어부(140)는, 소거 모드 신호 및/또는 기입 모드 신호 S1을 출력한 후에, 재기입 시퀀서(151)로부터 재기입 전압 인가 완료 신호 S2를 수신하기 전에, 우선도가 높은 정보의 재기입 명령을 CPU(110)로부터 수신하는 경우가 있다. 이 경우에는, 제어부(140)는, 재기입 중단 요구 신호 S3을 후술하는 재기입 중단/복귀 제어 회로(153)에 출력한다. 또한, 제어부(140)가 재기입 중단/복귀 제어 회로(153)로부터 액티브의 재기입 전압 인가 정지 플래그 S5를 수신한 후에, 우선도가 높은 정보의 기입이 종료되면, 제어부(140)는 재기입 복귀 요구 신호 S4를 재기입 중단/복귀 제어 회로(153)에 출력한다. 또한, 우선도가 높은 정보의 기입은 소거 모드 신호 및/또는 기입 모드 신호 S1에 의해 개시하고, 우선도가 높은 정보의 기입 종료는, 재기입 전압 인가 완료 신호 S2의 수신에 의해 제어부(140)는 인식하는 것이 가능하다.
불휘발성 메모리(150)는, 재기입 시퀀서(151), 불휘발성 메모리 셀 어레이(152), 재기입 중단/복귀 제어 회로(153), 재기입 정보 유지 회로(154)를 구비한다.
재기입 시퀀서(151)는, 제어부(140)로부터의 소거 모드 신호 및/또는 기입 모드 신호 S1을 수신하면, 소거 모드 및/또는 기입 모드에 들어가, 소거 모드 및/또는 기입 모드를 실행한다. 소거 모드에는, 소거 전압의 인가 준비 단계, 소거 전압의 인가 동작 및 소거의 베리파이 동작 등의 동작이 포함될 수 있다. 또한, 기입 모드에는, 기입 전압의 인가 준비 단계, 기입 전압의 인가 동작 및 기입의 베리파이 동작 등의 동작이 포함될 수 있다. 또한, 재기입 시퀀서(151)는, 불휘발성 메모리 셀 어레이(152)를 소스선 SLi(i는 0 또는 양의 정수) 및 비트선 BLj(j는 0 또는 양의 정수)에 의해, 소거 및/또는 기입을 실행하는 영역을 결정한다.
불휘발성 메모리 셀 어레이(152)의 일례에는, 플래시 메모리를 들 수 있다. 불휘발성 메모리 셀 어레이(152)는 소스선 및 비트선 등에 의해 소거 동작 및/또는 기입 동작이 실행되는 영역이 선택된다. 소스선은, 소거 동작 시의 소거 전압 및/또는 기입 동작 시의 기입 전압이 인가되어, 액티브 상태로 된다. 또한, 본 실시 형태에서는 주로 소스선의 동작에 기초하여, 반도체 장치(100)의 동작을 기술한다.
재기입 중단/복귀 제어 회로(153)는, 불휘발성 메모리 셀 어레이(152)에 있어서 정보의 재기입 동작을 실행 중에, 당해 정보보다도 우선도가 높은 다른 정보의 재기입 요구를 나타내는 재기입 중단 요구 신호 S3을 제어부(140)로부터 수신하면 이하의 동작을 실행하는 기능을 갖는다. 즉, 재기입 중단/복귀 제어 회로(153)는, 실행 중인 재기입 동작을 일시적으로 중단하는 기능을 갖는다. 또한, 재기입 중단/복귀 제어 회로(153)는, 일시적으로 재기입 동작을 중단한 후에, 중단된 재기입 동작을 재개하는 복귀 기능을 갖는다. 단, 제어부(140)로부터의 재기입 중단 요구 신호 S3의 수신 타이밍에 따라, 재기입 중단/복귀 제어 회로(153)의 동작은 다르다. 여기에서는, 소스선을 선택한 재기입 동작의 실행 중에 재기입 중단 요구 신호 S3을 수신한 재기입 중단/복귀 제어 회로(153)의 동작을 설명한다.
구체적으로는, 실행 중인 재기입 동작을 일시적으로 중단하는 경우에는, 선택 중인 소스선의 인가 전압의 인가를 완료한 후에, 재기입 중단/복귀 제어 회로(153)는, 재기입 동작을 일시적으로 중단한다. 즉, 재기입 중단/복귀 제어 회로(153)는, 선택 중인 소스선에 인가되어야 할 미리 정해진 시간 동안은, 중단 동작을 실행하지 않고, 인가되어야 할 인가 전압을 계속해서 인가한다. 그리고, 재기입 중단/복귀 제어 회로(153)는, 다음에 선택되어야 할 소스선에, 인가되어야 할 인가 전압을 인가하기 전에, 재기입 동작을 일시적으로 중단한다. 재기입 동작을 일시적으로 중단한 후에, 재기입 중단/복귀 제어 회로(153)는, 재기입 전압 인가 정지를 나타내는 정보를 액티브로 한 재기입 전압 인가 개시/정지 신호 S6을, 재기입 시퀀서(151)에 출력한다. 재기입 시퀀서(151)는, 재기입 전압 인가 개시/정지 신호 S6을 수신하면, 다음에 선택되어야 할 소스선의 식별 정보 S7을 재기입 중단/복귀 제어 회로(153)에 출력한다. 다음에 선택되어야 할 소스선의 식별 정보 S7을 수신한 재기입 중단/복귀 제어 회로(153)는, 당해 식별 정보 S7을 S9로 하여 재기입 정보 유지 회로(154)에 출력한다. 또한, 재기입 중단/복귀 제어 회로(153)는, 재기입 전압 인가 정지 플래그 S5를 액티브로 하고, 제어부(140)에 재기입 전압 인가 정지 플래그 S5를 출력한다.
또한, 재기입 중단/복귀 제어 회로(153)는, 제어부(140)로부터 재기입 복귀 요구 신호 S4를 수신하면, 재기입 정보 유지 회로(154)로부터 다음에 선택되어야 할 소스선의 식별 정보 S8을 읽어내고, 당해 식별 정보를 포함하는 재기입 전압 인가 개시/정지 신호 S6을 재기입 시퀀서(151)에 출력한다.
재기입 정보 유지 회로(154)는, 재기입 중단/복귀 제어 회로(153)로부터, 다음에 선택되어야 할 소스선의 식별 정보 S9를 수신하고, 당해 식별 정보를 기억하는 기능을 갖는다. 또한, 재기입 정보 유지 회로(154)에 기억된 당해 식별 정보는, 재기입 복귀 요구 신호 S4를 수신한 재기입 중단/복귀 제어 회로(153)에 의해 읽어내어지는 것이 가능하다.
(재기입 중단 요구 신호 S3의 수신 타이밍에 의한 동작 모드의 차이)
도 4 내지 도 7은, 재기입 모드에서 다른 타이밍에 재기입 중단 요구 신호 S3이 발생한 경우의 반도체 장치(100)의 동작 모드의 차이를 나타낸다.
도 4는 반도체 장치(100)가 재기입 모드 M11에 들어가 있지만, 재기입 전압이 소스선 SL0에 인가되기 전에, 재기입 중단 요구 신호 S3이 재기입 중단/복귀 제어 회로(153)에 입력된 경우의 반도체 장치(100)의 동작 모드를 나타낸다. 재기입 전압이 소스선 SL0에 인가되기 전에, 재기입 중단 요구 신호 S3이 재기입 중단/복귀 제어 회로(153)에 입력된 경우에는, 재기입 중단 요구 신호 S3의 입력과는 무관계하게, 재기입 전압을 인가하기 위한 전원 셋업 등의 전압 인가 시퀀스의 처리를 반도체 장치(100)는 실행한다. 그리고, 반도체 장치(100)는, 불휘발성 메모리 셀 어레이(152)의 재기입 영역의 선두의 소스선(SL0)을 선택하여, 재기입 전압을 인가한다. 재기입 전압의 인가 기간은 미리 정해져 있는 재기입을 위한 재기입 기간(t11)이다. 반도체 장치(100)는, 당해 재기입 기간, 재기입 전압을 인가한 후에, 재기입 중단/복귀 제어 회로(153)가 재기입 전압의 인가를 정지하고, 재기입 전압 인가 정지 플래그 S5를 액티브로 하여, 제어부(140)에 재기입 전압 인가 정지 플래그 S5를 출력한다. 재기입 중단/복귀 제어 회로(153)는, 선두의 소스선(SL0)의 다음에 재기입 전압이 인가되어야 할 2번째의 소스선(SL1)의 식별 정보를, 재기입 시퀀서(151)로부터 입력하고, 당해 식별 정보를 재기입 정보 유지 회로(154)에 출력한다. 재기입 정보 유지 회로(154)는, 2번째의 소스선(SL1)의 식별 정보를 기억한다.
또한, 도 4에 있어서, 재기입 복귀 요구 신호 S4가 타이밍 R2에서 제어부(140)로부터 재기입 중단/복귀 제어 회로(153)에 입력되면, 반도체 장치(100)는, 재기입 모드 M12로 이행한다. 그리고, 재기입 중단/복귀 제어 회로(153)는, 2번째의 소스선(SL1)의 식별 정보를 재기입 정보 유지 회로(154)로부터 읽어낸다. 2번째의 소스선(SL1)의 식별 정보는 재기입 전압 인가 개시/정지 신호 S6에 포함되어, 재기입 중단/복귀 제어 회로(153)로부터 재기입 시퀀서(151)에 입력된다. 재기입 시퀀서(151)는, 2번째의 소스선(SL1)을 선택하고, 2번째의 소스선(SL1)에 재기입 전압을 인가한다. 최후의 소스선(SLk(k는 4 이상의 정수)까지의 동안에 재기입 중단 요구 신호 S3이 재기입 중단/복귀 제어 회로(153)에 입력되지 않는 경우에는, 재기입 시퀀서(151)는, 최후의 소스선(SLk)까지의 재기입 전압의 인가를 종료시킨다. 시간 t12는, 선택된 2번째의 소스선(SL1)의 재기입 전압의 인가 개시로부터 최후의 소스선(SLk)의 재기입 전압의 인가 종료까지의 시간을 나타낸다.
도 5는 반도체 장치(100)가 재기입 모드 M13에 들어가 있고, 선택되어 있는 소스선 SL2에 재기입 전압이 한창 인가되고 있는 중에, 재기입 중단 요구 신호 S3이 타이밍 I3에서 재기입 중단/복귀 제어 회로(153)에 입력된 경우의 반도체 장치(100)의 동작 모드를 나타낸다. 또한, 선택되어 있는 소스선은, 소스선 SL2에 한정되는 것은 아니고, 소스선 SL0 내지 소스선 SLk-1 중 어느 소스선이 선택되어 있는 경우에 본 실시 형태는 적용될 수 있다. 재기입 전압의 인가 기간은 미리 정해져 있는 재기입을 위한 재기입 기간(t14)이다. 즉, 소스선 SL0 내지 소스선 SLk-1 중 어느 소스선이 선택되어 있는 경우에, 재기입 중단 요구 신호 S3이 입력되어도, 선택되어 있는 소스선의 재기입 기간이 종료될 때까지, 재기입 중단/복귀 제어 회로(153)는 재기입 시퀀서(151)에 재기입 전압을 계속해서 인가시킨다. 반도체 장치(100)는, 당해 재기입 기간, 재기입 전압을 인가한 후에, 재기입 중단/복귀 제어 회로(153)가 재기입 전압의 인가를 정지하고, 재기입 전압 인가 정지 플래그 S5를 액티브로 하여, 제어부(140)에 재기입 전압 인가 정지 플래그 S5를 출력한다. 재기입 중단/복귀 제어 회로(153)는, 3번째의 소스선(SL2)의 다음에 재기입 전압이 인가되어야 할 4번째의 소스선(SL3)의 식별 정보를, 재기입 시퀀서(151)로부터 입력하고, 당해 식별 정보를 재기입 정보 유지 회로(154)에 출력한다. 재기입 정보 유지 회로(154)는, 4번째의 소스선(SL3)의 식별 정보를 기억한다. 즉, 재기입 정보 유지 회로(154)는, 소스선 SL1 내지 소스선 SLk 중 어느 소스선의 식별 정보를 다음에 재기입 전압이 인가되어야 할 소스선으로서 기억한다.
또한, 도 5에 있어서, 재기입 복귀 요구 신호 S4가 타이밍 R3에서 제어부(140)로부터 재기입 중단/복귀 제어 회로(153)에 입력되면, 반도체 장치(100)는, 재기입 모드 M14로 이행한다. 그리고, 재기입 중단/복귀 제어 회로(153)는 4번째의 소스선(SL3)의 식별 정보를 재기입 정보 유지 회로(154)로부터 읽어낸다. 4번째의 소스선(SL3)의 식별 정보는 재기입 전압 인가 개시/정지 신호 S6에 포함되어, 재기입 중단/복귀 제어 회로(153)로부터 재기입 시퀀서(151)에 입력된다. 재기입 시퀀서(151)는, 4번째의 소스선(SL3)을 선택하고, 4번째의 소스선(SL4)에 재기입 전압을 인가한다. 최후의 소스선(SLk(k는 4 이상의 정수)까지의 동안에 재기입 중단 요구 신호 S3이 재기입 중단/복귀 제어 회로(153)에 입력되지 않는 경우에는, 재기입 시퀀서(151)는, 최후의 소스선(SLk)까지의 재기입 전압의 인가를 종료시킨다. 시간 t15는, 재기입 중단 요구 신호 S3이 재기입 동작 중에 입력된 소스선의 다음에 선택되어야 할 소스선의 재기입 전압의 인가 개시로부터 최후의 소스선(SLk)의 재기입 전압의 인가 종료까지의 시간을 나타낸다.
도 6은 반도체 장치(100)가 재기입 모드 M15에 들어가 있고, 선택되어 있는 최후의 소스선 SLk에 재기입 전압이 한창 인가되고 있는 중에, 재기입 중단 요구 신호 S3이 타이밍 I4에서 재기입 중단/복귀 제어 회로(153)에 입력된 경우의 반도체 장치(100)의 동작 모드를 나타낸다. 최후의 소스선 SLk가 선택되어 있는 경우에, 재기입 중단 요구 신호 S3이 입력되어도, 선택되어 있는 최후의 소스선의 재기입 기간이 종료될 때까지, 재기입 중단/복귀 제어 회로(153)는 재기입 시퀀서(151)에 재기입 전압을 계속해서 인가시킨다. 반도체 장치(100)는, 당해 재기입 기간, 재기입 전압을 인가한 후에, 재기입 중단/복귀 제어 회로(153)가 재기입 전압의 인가를 정지하고, 재기입 전압 인가 정지 플래그 S5를 비액티브로 하고, 제어부(140)에 비액티브의 재기입 전압 인가 정지 플래그 S5를 출력한다. 또한, 이 경우에는, 재기입 중단/복귀 제어 회로(153)는, 소스선의 식별 정보 S9를 재기입 정보 유지 회로(154)에 출력하지 않으므로, 재기입 정보 유지 회로(154)는 새로운 정보를 기억하는 일은 없다. 또한, 비액티브의 재기입 전압 인가 정지 플래그 S5를 수신한 제어부(140)는, 재기입 중단 요구 신호를 발생시킨 새로운 정보의 기입이 종료되고 나서 재기입 모드 M16을 개시하고, 재기입 중단 요구 신호에 의해 중단되었던 정보의 베리파이 동작을 재기입 모드 M16 동안에 완료시킨다.
도 7은 반도체 장치(100)가 재기입 모드 M17에 들어가 있고, 선택되어 있는 최후의 소스선 SLk에 대한 재기입 전압의 인가가 종료된 후에, 재기입 중단 요구 신호 S3이 타이밍 I5에서 재기입 중단/복귀 제어 회로(153)에 입력된 경우의 반도체 장치(100)의 동작 모드를 나타낸다. 반도체 장치(100)는, 재기입 전압 인가 정지 플래그 S5를 비액티브로 하고, 제어부(140)에 비액티브의 재기입 전압 인가 정지 플래그 S5를 출력한다. 또한, 이 경우에도, 재기입 중단/복귀 제어 회로(153)는, 소스선의 식별 정보 S9를 재기입 정보 유지 회로(154)에 출력하지 않으므로, 재기입 정보 유지 회로(154)는 새로운 정보를 기억하는 일은 없다. 또한, 비액티브의 재기입 전압 인가 정지 플래그 S5를 수신한 제어부(140)는, 재기입 중단 요구 신호를 발생시킨 새로운 정보의 기입이 종료하고 나서 재기입 모드 M18을 개시하고, 재기입 중단 요구 신호에 의해 중단되었던 정보의 베리파이 동작을 재기입 모드 M18 동안에 완료시킨다.
(실험예)
도 8은 상술한 동작을 실행 가능한 반도체 장치(100)의 코드 플래시 영역(No.1) 및 데이터 플래시 영역(No.2)에 있어서의 소요 시간을 계측한 결과를 나타낸다. 소요 시간은 2종류의 시간으로 나타내어져 있다. 2종류의 시간의 첫번째는, 서스펜드 응답 시간(suspension response time)이다. 서스펜드 응답 시간이란, 재기입 모드에 있는 정보에 대하여 재기입 중단 요구 신호 S3이 출력되고 나서, 선택되어 있는 소스선에 대한 재기입 전압의 인가가 완료되고, 중단 처리가 완료될 때까지의 시간을 나타낸다. 따라서, 서스펜드 응답 시간은, 다른 정보에 의한 코드 플래시 영역 또는 데이터 플래시 영역에 대한 재기입을 금지하는 재기입 금지 기간(중단 처리 시간)이기도 하다.
도 8의 상단의 코드 플래시 영역(No.1)에 있어서의 서스펜드 응답 시간은, 종래 기술의 반도체 장치(prior arts)에서는 약 1700μs였지만, 본 실시 형태의 반도체 장치(100)의 실시예(working examples)에서는, 약 120μs 이하였다. 또한, 도 8의 하단의 데이터 플래시 영역(No.2)에 있어서의 서스펜드 응답 시간은, 종래 기술의 반도체 장치(prior arts)에서는 약 300μs였지만, 본 실시 형태의 반도체 장치(100)의 실시예(working examples)에서는, 약 120μs 이하였다. 따라서, 본 실시 형태의 반도체 장치(100)는, 불휘발성 메모리에 있어서의 서스펜드 응답 시간을 대폭 단축하는 것이 가능해졌다.
2종류의 시간의 두번째는, 기입 동작/소거 동작의 증가 시간(increasing time for write/erase)이다. 기입 동작/소거 동작의 증가 시간이란, 선택되어 있는 소스선에 대한 재기입 전압의 인가가 완료되고 나서, 중단 처리가 완료되고, 재기입 복귀 요구 신호 S4가 발생하고, 재기입 복귀 처리가 완료될 때까지의 시간이다.
도 8의 상단의 코드 플래시 영역(No.1)에 있어서의 기입 동작/소거 동작의 증가 시간은, 종래 기술의 반도체 장치(prior arts)에서는 약 1700μs였지만, 본 실시 형태의 반도체 장치(100)의 실시예(working examples)에서는, 약 80μs 이하였다. 또한, 도 8의 하단의 데이터 플래시 영역(No.2)에 있어서의 기입 동작/소거 동작의 증가 시간은, 종래 기술의 반도체 장치(prior arts)에서는 약 300μs였지만, 본 실시 형태의 반도체 장치(100)의 실시예(working examples)에서는, 약 70μs 이하였다. 따라서, 본 실시 형태의 반도체 장치(100)는, 불휘발성 메모리에 있어서의 기입 동작/소거 동작의 증가 시간을 대폭 단축하는 것이 가능해졌다.
상술한 본 실시 형태에 관한 반도체 장치(100)에 의하면, 플래시 메모리 등의 불휘발성 메모리 셀 어레이(152) 영역에 기입 동작 및/또는 소거 동작의 경합이 발생한 경우라도, 재기입 금지 기간을 대폭 단축하는 것이 가능해진다. 즉, 기입 동작 및/또는 소거 동작의 중단 처리 시간(서스펜드 응답 시간)을 대폭 단축하는 것이 가능해진다. 또한, 기입 동작 및/또는 소거 동작의 중단 처리에 의해 발생하는, 기입 동작 및/또는 소거 동작의 증가 시간을 크게 억제하는 것이 가능해진다.
또한, 상술한 본 실시 형태에 관한 반도체 장치(100)에 의하면, 한 번 선택된 소스선에 대한 소거 전압 또는 기입 전압을 재기입 중단 요구 신호의 발생과는 무관계하게, 소정 기간, 계속해서 인가한다. 따라서, 불휘발성 메모리 셀 어레이(152) 영역은 불필요한 스트레스를 받는 일이 없어지므로, 불휘발성 메모리 셀 어레이(152) 영역에서 보증되어 있는 소거 전압 또는 기입 전압의 인가 횟수를 불필요하게 사용하는 일이 없어진다.
또한, 상술한 본 실시 형태에 관한 반도체 장치(100)에 의하면, 종래 기술에서 제한되어 있던 고속의 중단 처리 동작의 사용 횟수의 제한을 철폐하는 것이 가능해진다.
또한, 상술한 본 실시 형태에 관한 반도체 장치(100)에 의하면, 재기입 중단 요구 신호가 단시간에 반복하여 발생해도, 본 실시 형태에 관한 반도체 장치(100)는 선택된 소스선의 소거 동작 또는 기입 동작을 종료하고 나서, 다음의 재기입 중단 요구 신호를 접수한다. 따라서, 본 실시 형태에 관한 반도체 장치(100)는 중단 처리를 반복해도, 재기입되어야 할 정보의 재기입 동작을 계속해서 진행시켜 가는 것이 가능해지도록 구성되어 있다.
또한, 상술한 본 실시 형태에 관한 반도체 장치(100)에 의하면, 재기입 중단 요구에 대응하기 위해 제어부(140)를 복수 탑재할 필요가 없으므로, 반도체 장치(100)의 면적 증가 및 비용 증가를 억제하는 것이 가능해진다.
(실시 형태 1의 변형예)
상술한 실시 형태에서는, 코드 플래시 영역의 재기입 동작 중에, 데이터 플래시 영역에 대한 재기입 동작이 발생하는 경우를 주로 하여, 본 실시 형태에 관한 반도체 장치(100)의 동작을 설명하였다. 그러나, 본 실시 형태에 관한 반도체 장치(100)의 중단 처리 동작은, 불휘발성 메모리 셀 어레이(152)의 영역에는 의존하지 않는다.
도 9는 본 실시 형태에 관한 반도체 장치(100)의 중단 처리 동작이, 불휘발성 메모리 셀 어레이(152)의 영역에 의존하지 않는 것을 나타내는 도면이다. 상술한 바와 같이, 도 9에 있어서의 다른 플래시 영역이란, 코드 플래시 영역과 데이터 플래시 영역 사이에서 기입 동작 및 소거 동작의 인터럽트가 가능한지 여부를 나타내고 있다. 도 9는 기입 서스펜드 상태에 있어서, 다른 플래시 영역에 있어서의 기입 동작 및 소거 동작이 가능한 것을 나타내고 있다. 또한, 도 9는 소거 서스펜드 상태에 있어서, 다른 플래시 영역에 있어서의 기입 동작 및 소거 동작이 가능한 것을 나타내고 있다.
도 9에 있어서의 동일 플래시 영역이란, 코드 플래시 영역 또는 데이터 플래시 영역 중에 있어서 기입 동작 및 소거 동작의 인터럽트가 가능한지 여부를 나타내고 있다. 도 9는, 기입 서스펜드 상태에 있어서, 동일 플래시 영역에 있어서의 기입 동작 및 소거 동작이 가능한 것을 나타내고 있다. 또한, 도 9는, 소거 서스펜드 상태에 있어서, 동일 플래시 영역에 있어서의 기입 동작 및 소거 동작이 가능한 것을 나타내고 있다.
도 10은 동일 플래시 영역에 있어서, 정보 A의 재기입(기입/소거) 동작 중에, 정보 A보다도 우선도가 높은 정보 B의 재기입(기입/소거) 동작의 인터럽트가 발생한 경우의 유효 데이터(다음에 선택되어야 할 소스선의 식별 정보)의 사용 및 유지 상황을 도시하는 도면이다.
도 10의 상단부터 설명하면, 처음에 반도체 장치(100)는 읽어내기 모드에 있다. 다음에 정보 A의 기입 및/또는 소거의 인터럽트가 발생하면, 반도체 장치(100)는 정보 A의 기입/소거 모드로 이행한다. 그 후, 반도체 장치(100)는 기입/소거 전압의 인가 상태로 되면, 기입/소거 전압이 인가되고 있는 소스선의 다음에 선택되어야 할 소스선의 식별 정보가 유효 데이터(A)로서 발생한다. 여기서, 정보 A의 기입 및/또는 소거의 인터럽트가 발생하면, 반도체 장치(100)는 정보 A의 기입/소거를 중단한다. 또한, 정보 A의 기입/소거를 중단하는 경우에는, 유효 데이터(A)를 재기입 정보 유지 회로(154)에 저장하고, 정보 A의 기입/소거의 복귀 동작에 대비한다.
도 10에 있어서, 유효 데이터(A)가 재기입 정보 유지 회로(154)에 저장되면, 반도체 장치(100)는 읽어내기 모드로 일단 이행하고, 그 후, 정보 B의 기입/소거 모드로 이행한다. 그리고, 정보 B의 기입/소거 전압이 인가되는 소스선에 관한 유효 데이터(B)에 따라서, 반도체 장치(100)는 정보 B의 기입/소거 전압을 최후의 소스선까지 인가하고, 기입/소거 동작을 종료시킨다. 재기입 시퀀서(151)에는 유효 데이터(B)가 남지 않고, 유효 데이터(A)는 재기입 정보 유지 회로(154)에 저장되어 있다.
도 10에 있어서, 정보 B의 기입/소거 동작이 종료되면, 반도체 장치(100)는 읽어내기 모드로 일단 이행하고, 그 후, 정보 A의 기입/소거 모드로 복귀한다. 반도체 장치(100)가 정보 A의 기입/소거 모드로 복귀하면, 반도체 장치(100)는 재기입 정보 유지 회로(154)에 저장되어 있는 유효 데이터(A)를 읽어내어, 정보 A의 기입/소거 모드를 재개한다. 반도체 장치(100)가 유효 데이터(A)를 사용하여 기입/소거 전압의 인가를 재개하면, 반도체 장치(100)는 정보 A의 기입/소거 전압을 최후의 소스선까지 인가하고, 기입/소거 동작을 종료시킨다. 또한, 재기입 정보 유지 회로(154)에 저장되어 있는 유효 데이터(A)가 읽어내어지면, 재기입 정보 유지 회로(154)에 저장되어 있는 유효 데이터는 소거된다. 반도체 장치(100)는 기입/소거 동작을 종료하면, 읽어내기 모드로 이행하여, 불휘발성 메모리에 기억되어 있는 펌웨어에 따라서, 제어 동작을 개시 또는 계속한다.
상술한 바와 같이, 유효 데이터(B)는, 정보 A의 재기입 영역 이외의 소스선을 나타내는 것이 가능하다. 따라서, 유효 데이터(A)와 유효 데이터(B)는, 동일한 플래시 메모리의 다른 영역의 소스선을 나타내는 식별 정보로서 이용하는 것이 가능해진다. 즉, 불휘발성 메모리(150) 내에 재기입 정보 유지 회로(154)를 배치함으로써, 기입 동작/소거 동작이 중단되어 있는 영역과는 다른 다른 영역에 대한 기입 동작/소거 동작이 실행 가능해진다. 여기에 있어서의 당해 영역 및 당해 다른 영역이란, 불휘발성 메모리 셀 어레이(152) 중 임의의 영역을 의도하고 있다.
(실시 형태 2)
도 11은 실시 형태 2에 관한 반도체 장치(200)의 구성의 일례를 도시하는 블록도이다. 실시 형태 1에 관한 반도체 장치(100)와 다른 점은, 재기입 정보 유지 회로(154) 대신에, 재기입 제어 회로(155) 및 OR 회로(156)가 불휘발성 메모리(150')에 추가된 것이다. 또한, 재기입 중단/복귀 제어 회로(153')는, 재기입 중단/복귀 제어 회로(153)의 기능에 더하여, 재기입 제어 회로(155)에 재기입 정지 플래그 S10을 출력하는 기능을 더 구비한다.
재기입 중단/복귀 제어 회로(153')는, 실시 형태 1에 관한 재기입 중단/복귀 제어 회로(153)와 마찬가지로, 제어부(140)로부터 재기입 중단 요구 신호 S3을 입력하여 재기입 중단 처리를 실행한다. 또한, 재기입 중단/복귀 제어 회로(153')는, 재기입 전압의 인가를 정지하면 재기입 전압 인가 정지 플래그 S5를 제어부(140)에 출력한다. 그리고, 재기입 동작을 일시적으로 중단한 후에, 재기입 중단/복귀 제어 회로(153')는, 재기입 전압 인가 정지를 나타내는 정보를 액티브로 한 재기입 전압 인가 개시/정지 신호 S6a를, OR 회로(156)를 통해, 재기입 전압 인가 개시/정지 신호 S6으로서 재기입 시퀀서(151)에 출력한다. 또한, 재기입 동작을 일시적으로 중단한 후에, 재기입 중단/복귀 제어 회로(153')는, 재기입 정지 플래그 S10을 재기입 제어 회로(155)에 출력한다. 또한, 재기입 중단/복귀 제어 회로(153')는, 제어부(140)로부터 재기입 복귀 요구 신호 S4가 입력되면, 재기입 복귀 처리를 실행한다.
재기입 제어 회로(155)는, 재기입 중단/복귀 제어 회로(153')로부터 재기입 정지 플래그 S10이 입력되면, 새로운 인터럽트에 관한 정보를 불휘발성 메모리 셀 어레이(152)에 기입하기 위해 기입/소거 동작을 실행한다. 기입 전압의 인가와 정지는, 재기입 전압 인가 개시/정지 신호 S6b를, OR 회로(156)를 통해, 재기입 전압 인가 개시/정지 신호 S6으로서 재기입 시퀀서(151)에 출력함으로써 실행된다. 또한, 재기입 시퀀서(151)로부터, 소스선의 식별 정보가 재기입 제어 회로(155) 및 재기입 중단/복귀 제어 회로(153')에 입력된다.
상술한 실시 형태 2에 관한 반도체 장치(200)의 구성에 의하면, 재기입 정보 유지 회로(154) 대신에, 재기입 전압을 인가할 수 있는 제어 회로를 2세트 구비하는 것이 가능해진다. 따라서, 서스펜드 요구가 발생한 경우에, 재기입 전압을 인가 중인 제어 회로를 일시 정지시키고, 서스펜드 요구가 발생한 불휘발성 메모리 셀 어레이(152)의 다른 영역에 대한 기입 동작/소거 동작에는 다른 제어 회로를 사용하는 것이 가능해진다.
(실시 형태 3)
실시 형태 3에 관한 반도체 장치는, 선택 중인 소스선에 재기입 전압을 인가 중에 재기입 중단 요구 신호 S3이 입력된 경우에는, 당해 소스선에 대한 재기입 전압의 인가를 중지하고, 당해 소스선에 대하여 인가되어야 했던 재기입 전압의 나머지 시간 정보를 재기입 정보 유지 회로(154)에 기억한다. 또한, 재기입 정보 유지 회로(154)에는, 선택 중인 소스선의 식별 정보도 재기입 전압의 나머지 시간 정보와 대응지어져서 기억된다. 예를 들어, 선택 중인 소스선에 재기입 전압이 인가되어야 할 미리 정해진 시간으로부터, 재기입 중단 요구 신호 S3의 입력에 의해 재기입 전압의 인가가 중단될 때까지의 시간을 차감한 시간을, 재기입 전압의 나머지 시간으로 하는 것이 가능하다. 따라서, 실시 형태 3에 관한 반도체 장치는, 선택 중인 소스선에 대한 재기입 전압의 인가 중에 재기입 중단 요구 신호 S3이 입력된 경우에는, 선택 중인 소스선에 대한 재기입 전압의 인가를 완료하지 않고, 인가 도중에 재기입 동작을 정지한다. 그리고, 재기입 복귀 요구 신호 S4가 입력되면, 실시 형태 3에 관한 반도체 장치는, 재기입 전압을 정지한 소스선을 선택하여 재기입 전압의 나머지 시간만큼 재기입 전압을 인가하여 당해 소스선에 대한 재기입 동작을 완료시킨다. 또한, 재기입 전압의 나머지 시간은, 반도체 장치가 동작하고 있는 클럭을 최소 단위로서 카운트하도록 구성되는 것도 가능하다.
상술한 실시 형태 3에 관한 반도체 장치에 의하면, 플래시 메모리 등의 불휘발성 메모리 셀 어레이(152) 영역에 기입 동작 및/또는 소거 동작의 경합이 발생한 경우라도, 재기입 금지 기간을 대폭 단축하는 것이 가능해진다. 즉, 기입 동작 및/또는 소거 동작의 중단 처리 시간(서스펜드 응답 시간)을 대폭 단축하는 것이 가능해진다. 또한, 기입 동작 및/또는 소거 동작의 중단 처리에 의해 발생하는, 기입 동작 및/또는 소거 동작의 증가 시간을 크게 억제하는 것이 가능해진다.
또한, 상술한 실시 형태 3에 관한 반도체 장치에 의하면, 한 번 선택된 소스선에 대한 소거 전압 또는 기입 전압을 분할하여, 미리 정해진 소정 기간, 인가하는 것이 가능해진다. 따라서, 불휘발성 메모리 셀 어레이(152) 영역은 불필요한 스트레스를 받는 일이 없어지므로, 불휘발성 메모리 셀 어레이(152) 영역에서 보증되어 있는 소거 전압 또는 기입 전압의 인가 횟수를 불필요하게 사용하는 일이 없어진다.
또한, 상술한 실시 형태 3에 관한 반도체 장치(100)에 의하면, 종래 기술에서 제한되어 있던 고속의 중단 처리 동작의 사용 횟수의 제한을 철폐하는 것이 가능해진다.
또한, 상술한 실시 형태 3에 관한 반도체 장치(100)에 의하면, 재기입 중단 요구 신호가 단시간에 반복하여 발생해도, 선택된 소스선의 소거 동작 또는 기입 동작을 도중에 중단하고 나서, 다음의 재기입 중단 요구 신호를 접수하여, 중단한 동작부터 계속해서 소거 동작 또는 기입 동작을 완료한다. 따라서, 본 실시 형태에 관한 반도체 장치(100)는 중단 처리를 반복해도, 재기입해야 할 정보의 재기입 동작을 후퇴시키지 않고 진행시켜 가는 것이 가능해지도록 구성되어 있다.
이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다. 또한, 예를 들어 상기 실시 형태는 본 발명을 알기 쉽게 설명하기 위해 상세하게 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것은 아니다. 또한, 상기 실시 형태의 구성의 일부에 대하여, 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.
100, 200: 반도체 장치
140: 제어부
150, 150': 불휘발성 메모리
151: 재기입 시퀀서
152: 불휘발성 메모리 셀 어레이
153, 153': 재기입 중단/복귀 제어 회로
154: 재기입 정보 유지 회로
155: 재기입 제어 회로
156: OR 회로

Claims (7)

  1. 전기적으로 기입 가능 또는 소거 가능한 불휘발성 메모리와, 상기 불휘발성 메모리의 기입 동작과 소거 동작의 모드 제어를 실행하는 제어 회로를 갖는 반도체 장치이며,
    상기 불휘발성 메모리는,
    기입 동작 및 소거 동작 중 적어도 어느 한쪽을 포함하는 재기입 동작의 중단을 요구하는 상기 제어 회로로부터의 중단 요구 신호에 응답하여, 기입 전압 또는 소거 전압의 인가를 중단하는 동작, 및, 상기 재기입 동작의 중단으로부터의 복귀를 요구하는 상기 제어 회로로부터의 복귀 요구 신호에 응답하여, 기입 전압 또는 소거 전압의 인가 중단으로부터 복귀하는 동작을 제어하고, 그리고, 기입 전압 또는 소거 전압의 전압 인가 정지 시에 전압 인가 정지 플래그를 상기 제어 회로에 출력하는 재기입 중단·복귀 제어 회로와,
    중단 요구 신호의 응답 시에 기입 전압이 인가되고 있는 선택선을 식별하기 위한 기입 위치 정보, 또는, 중단 요구 신호의 응답 시에 소거 전압이 인가되고 있는 선택선을 식별하기 위한 소거 위치 정보를 유지하는 재기입 정보 유지 회로를 구비하고,
    상기 제어 회로는, 상기 불휘발성 메모리가 기입 모드 또는 소거 모드에 있는 경우의 중단 명령에 응답하여, 재기입의 중단 요구 신호를 상기 재기입 중단·복귀 제어 회로에 송신하고, 및, 중단 요구 신호에 의해 중단된 상기 불휘발성 메모리의 기입 모드 또는 소거 모드의 복귀 명령에 응답하여, 상기 재기입 중단·복귀 제어 회로로부터 출력되는 상기 전압 인가 정지 플래그가 액티브인 경우에 상기 재기입 중단·복귀 제어 회로에 재기입의 복귀 요구 신호를 출력하는 반도체 장치.
  2. 제1항에 있어서,
    상기 재기입 중단·복귀 제어 회로는,
    기입 모드 또는 소거 모드에서, 선택되어야 할 최초의 선택선에 기입 전압 또는 소거 전압을 인가하기 전에 상기 중단 요구 신호를 수신하는 경우에는,
    상기 최초의 선택선을 선택하고, 상기 최초의 선택선에 대한 기입 전압 또는 소거 전압의 인가가 완료된 후에 기입 모드 또는 소거 모드를 중단시키고, 전압 인가 정지 플래그를 액티브로 하여 상기 제어 회로에 출력하고,
    기입 모드 또는 소거 모드에서, 선택되어야 할 최후의 선택선 이외의 선택선에 기입 전압 또는 소거 전압을 인가 중에 상기 중단 요구 신호를 수신하는 경우에는,
    상기 선택선에 대한 기입 전압 또는 소거 전압의 인가가 완료된 후에 기입 모드 또는 소거 모드를 중단시키고, 상기 전압 인가 정지 플래그를 액티브로 하여 상기 제어 회로에 출력하고,
    기입 모드 또는 소거 모드에서, 선택되어야 할 최후의 선택선에 기입 전압 또는 소거 전압을 인가 중에 상기 중단 요구 신호를 수신하는 경우에는,
    상기 최후의 선택선에 대한 기입 전압 또는 소거 전압의 인가가 완료된 후에 기입 모드 또는 소거 모드를 중단시키고, 상기 전압 인가 정지 플래그를 비액티브로 하여 상기 제어 회로에 출력하고,
    기입 모드 또는 소거 모드에서, 선택되어야 할 최후의 선택선에 기입 전압 또는 소거 전압을 인가 후에 상기 중단 요구 신호를 수신하는 경우에는,
    상기 전압 인가 정지 플래그를 비액티브로 하여 상기 제어 회로에 출력하는 반도체 장치.
  3. 제1항에 있어서,
    기입 모드 또는 소거 모드에서, 선택되어야 할 최초의 선택선에 기입 전압 또는 소거 전압을 인가하기 전에 상기 재기입 중단·복귀 제어 회로가 상기 중단 요구 신호를 수신하는 경우에는,
    상기 재기입 중단·복귀 제어 회로가, 상기 최초의 선택선을 선택하고, 상기 최초의 선택선에 대한 기입 전압 또는 소거 전압의 인가가 완료된 후에, 상기 재기입 정보 유지 회로는, 상기 최초의 선택선의 다음에 선택되어야 할 선택선의 식별 정보를 상기 재기입 중단·복귀 제어 회로로부터 수신하여 기억하고,
    기입 모드 또는 소거 모드에서, 선택되어야 할 최후의 선택선 이외의 선택선에 기입 전압 또는 소거 전압을 인가 중에 상기 재기입 중단·복귀 제어 회로가 상기 중단 요구 신호를 수신하는 경우에는,
    상기 재기입 중단·복귀 제어 회로가, 상기 선택선에 대한 기입 전압 또는 소거 전압의 인가가 완료된 후에, 상기 재기입 정보 유지 회로는, 상기 선택선의 다음에 선택되어야 할 선택선의 식별 정보를 상기 재기입 중단·복귀 제어 회로로부터 수신하여 기억하고,
    상기 재기입 중단·복귀 제어 회로가 상기 제어 회로로부터 상기 재기입의 상기 복귀 요구 신호를 수신하는 경우에, 상기 재기입 중단·복귀 제어 회로는,
    상기 재기입 정보 유지 회로로부터 다음에 선택되어야 할 선택선의 상기 식별 정보를 읽어내고,
    상기 식별 정보에 의해 나타내어지는 다음에 선택되어야 할 선택선을 선택하고,
    상기 선택선에 기입 전압 또는 소거 전압을 인가하는 반도체 장치.
  4. 제1항에 있어서,
    상기 재기입 정보 유지 회로는, 상기 기입 위치 정보에 더하여, 상기 선택선에 기입 전압이 인가되고 나서 중단될 때까지의 기입 시간 정보를 기억하고, 또는,
    상기 재기입 정보 유지 회로는, 상기 소거 위치 정보에 더하여, 상기 선택선에 소거 전압이 인가되고 나서 중단될 때까지의 소거 시간 정보를 기억하고,
    상기 재기입 중단·복귀 제어 회로가 상기 복귀 요구 신호를 수신하면, 상기 재기입 정보 유지 회로로부터, 상기 기입 위치 정보 및 상기 기입 시간 정보, 또는, 상기 소거 위치 정보 및 상기 소거 시간 정보를 읽어내어, 상기 기입 위치 정보 또는 상기 소거 위치 정보에 의해 나타내어지는 선택선을 선택하고, 상기 기입 시간 정보 또는 상기 소거 시간 정보로부터 상기 선택선에 인가되어야 할 나머지 시간 동안, 상기 기입 전압 또는 소거 전압을 상기 선택선에 인가하는 반도체 장치.
  5. 전기적으로 기입 가능 또는 소거 가능한 불휘발성 메모리와, 상기 불휘발성 메모리의 기입 동작과 소거 동작의 모드 제어를 실행하는 제어 회로를 갖는 반도체 장치이며,
    상기 불휘발성 메모리는,
    기입 동작 및 소거 동작 중 적어도 어느 한쪽을 포함하는 재기입 동작의 중단을 요구하는 상기 제어 회로로부터의 중단 요구 신호에 응답하여, 기입 전압 또는 소거 전압의 인가를 중단하는 동작, 및, 상기 재기입 동작의 중단으로부터의 복귀를 요구하는 상기 제어 회로로부터의 복귀 요구 신호에 응답하여, 기입 전압 또는 소거 전압의 인가 중단으로부터 복귀하는 동작을 제어하고, 기입 전압 또는 소거 전압의 전압 인가 정지 시에 전압 인가 정지 플래그를 상기 제어 회로에 출력하고, 그리고, 기입 동작 또는 소거 동작의 정지 시에 액티브의 재기입 정지 플래그를 출력하는 재기입 중단·복귀 제어 회로와,
    상기 액티브의 재기입 정지 플래그를 수신하면, 기입 동작 또는 소거 동작이 정지되어 있는 영역과는 다른 다른 영역에 대한 기입 동작 또는 소거 동작을 제어 가능한 재기입 제어 회로를 구비하는 반도체 장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 선택선은, 상기 불휘발성 메모리의 소스선이며, 상기 소스선은 복수 있고, 복수의 상기 소스선의 각각은 다른 기억 영역에 대응하는 반도체 장치.
  7. 제6항에 있어서,
    상기 선택선에는, 상기 불휘발성 메모리의 비트선이 더 포함되는 반도체 장치.
KR1020230047485A 2022-04-13 2023-04-11 반도체 장치 Pending KR20230147003A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-065958 2022-04-13
JP2022065958A JP2023156549A (ja) 2022-04-13 2022-04-13 半導体装置

Publications (1)

Publication Number Publication Date
KR20230147003A true KR20230147003A (ko) 2023-10-20

Family

ID=88191576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230047485A Pending KR20230147003A (ko) 2022-04-13 2023-04-11 반도체 장치

Country Status (6)

Country Link
US (1) US20230335198A1 (ko)
JP (1) JP2023156549A (ko)
KR (1) KR20230147003A (ko)
CN (1) CN116913345A (ko)
DE (1) DE102023202801A1 (ko)
TW (1) TW202341156A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023145968A (ja) * 2022-03-29 2023-10-12 京セラドキュメントソリューションズ株式会社 画像形成装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034045A (ja) 2006-07-31 2008-02-14 Renesas Technology Corp 半導体集積回路及び記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7191915B2 (ja) 2020-10-16 2022-12-19 キヤノン株式会社 撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034045A (ja) 2006-07-31 2008-02-14 Renesas Technology Corp 半導体集積回路及び記憶装置

Also Published As

Publication number Publication date
US20230335198A1 (en) 2023-10-19
TW202341156A (zh) 2023-10-16
CN116913345A (zh) 2023-10-20
DE102023202801A1 (de) 2023-10-19
JP2023156549A (ja) 2023-10-25

Similar Documents

Publication Publication Date Title
US11664077B2 (en) Nonvolatile semiconductor memory device which performs improved erase operation
CN100530153C (zh) 按优先级的次序处理非易失性存储器的操作的设备和方法
JP4986213B2 (ja) 半導体集積回路及び記憶装置
KR100725417B1 (ko) 우선 순위에 따른 플래시 메모리의 연산 처리 장치 및 방법
JP6055113B2 (ja) メモリデバイスにおける自動バックグラウンド動作のホスト制御有効化
JP6227794B2 (ja) 車両制御装置、リプログラミングシステム
CN108121686B (zh) 多处理器和多处理器系统
JP6070360B2 (ja) 情報処理装置およびその処理方法
KR20230147003A (ko) 반도체 장치
KR100874955B1 (ko) 반도체 메모리 장치 및 그것의 베리파이 제어 방법
US20210357152A1 (en) Semiconductor device
JP2009223435A (ja) データ記憶方法及び装置、並びにプログラム
CN109147847B (zh) 半导体装置和闪存存储器控制方法
JP2007115382A (ja) 半導体集回路、記憶装置、及び制御プログラム
JP4873526B2 (ja) 半導体集積回路及びマイクロコンピュータ
US20180285284A1 (en) Circuit and method for managing access to memory
CN102262598B (zh) 可提升写入保护的存储器系统及相关方法
JP2008197933A (ja) マイクロコンピュータおよびブートプログラムの書き換え方法
JP2020149428A (ja) 電子制御装置
JP2002229853A (ja) メモリ制御回路
JP2005004619A (ja) 冗長系メモリ、その再書き込み方法、及びこれを用いたコンピュータシステム
JPH1196037A (ja) マイクロコンピュータの評価装置
JPH11175368A (ja) マイクロコンピュータの評価装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20230411

PG1501 Laying open of application