[go: up one dir, main page]

KR20230102838A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230102838A
KR20230102838A KR1020210193271A KR20210193271A KR20230102838A KR 20230102838 A KR20230102838 A KR 20230102838A KR 1020210193271 A KR1020210193271 A KR 1020210193271A KR 20210193271 A KR20210193271 A KR 20210193271A KR 20230102838 A KR20230102838 A KR 20230102838A
Authority
KR
South Korea
Prior art keywords
sub
light emitting
thin film
pixel
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020210193271A
Other languages
English (en)
Inventor
김푸름
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210193271A priority Critical patent/KR20230102838A/ko
Priority to US18/076,696 priority patent/US20230217768A1/en
Priority to CN202211655255.2A priority patent/CN116419608A/zh
Publication of KR20230102838A publication Critical patent/KR20230102838A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 청색발광효율이 향상되고 누설전류에 의한 색변이를 방지할 수 있는 표시장치에 관한 것으로, 1서브화소와 제1 및 제2서브발광영역를 포함하는 제2서브화소로 구성된 복수의 단위 화소를 포함하는 기판과, 상기 제1서브화소 및 상기 제2서브화소의 제1서브발광영역 각각에 배치된 제1박막트랜지스터와, 상기 제1서브화소 및 상기 제2서브화소 각각에 배치된 발광소자로 구성되며, 제1계조의 영상을 표시하는 제1계조구동에서는 상기 제1서브발광영역만 구동하고 상기 제1계조 보다 높은 제2계조의 영상을 표시하는 제2계조구동에서는 상기 제1서브발광영역과 상기 제2서브발광영역을 구동한다.

Description

표시장치{DISPLAY APPARATUS}
본 발명은 저계조에서의 청색광의 효율을 향상시킬 수 있는 표시장치에 관한 것이다.
최근, 멀티미디어의 발달과 함께 평판표시장치의 중요성이 증대되고 있다. 이에 부응하여 액정표시장치, 플라즈마 표시장치, 유기전계발광 표시장치 등의 평판표시장치가 상용화되고 있다. 이러한 평판표시장치중에서 유기전계발광 표시장치는 고속의 응답속도를 가지며, 휘도가 높고 시야각에 좋다는 점에서 현재 많이 사용되고 있다.
한편, 근래 가상현실 및 증강현실이 많은 주목을 끌면서 이를 구현할 수 있는 고해상도를 가지고 컴팩트한 표시장치에 대한 요구가 증대하고 있지만, 기존의 유기전계발광 표시장치로는 이러한 고해상도 및 컴팩트를 만족시키기가 어려웠다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 청색발광효율이 향상되고 누설전류에 의한 색변이를 방지할 수 있는 표시장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 표시장치는 제1서브화소와 제1 및 제2서브발광영역를 포함하는 제2서브화소로 구성된 복수의 단위 화소를 포함하는 기판; 상기 제1서브화소 및 상기 제2서브화소의 제1서브발광영역 각각에 배치된 제1박막트랜지스터; 상기 제1서브화소 및 상기 제2서브화소 각각에 배치된 발광소자로 구성되며, 제1계조의 영상을 표시하는 제1계조구동에서는 상기 제1서브발광영역만 구동하고 상기 제1계조 보다 높은 제2계조의 영상을 표시하는 제2계조구동에서는 상기 제1서브발광영역과 상기 제2서브발광영역을 구동한다.
제2서브화소의 상기 발광소자는 상기 제1서브발광영역과 제2서브발광영역에 각각 배치된 제1서브발광소자 및 제2서브발광소자를 포함한다.
기판은 반도체 웨이퍼로 이루어진다.
제2서브발광영역에는 제2서브발광영역에 인가되는 전류를 제어하는 제2박막트랜지스터가 형성되며, 제2서브화소의 상기 제1박막트랜지스터는 상기 제1서브발광소자에 연결되고 상기 제2박막트랜지스터는 상기 제2서브발광소자에 연결된다.
제2박막트랜지스터는 계조에 따라 다른 크기의 저항으로 작용하여 상기 제1계조구동에서는 상기 제2서브발광영역에 공급되는 전류를 차단하고 상기 제2계조구동에서는 상기 제2서브발광영역에 전류를 공급한다.
이때, 제2박막트랜지스터의 저항은 다음의 식으로 표현되며,
Figure pat00001
여기서, VDS는 제2박막트랜지스터의 드레인-소스간 전압, ID는 제2박막트랜지스터를 흐르는 전류, Kn은 제2박막트랜지터의 고유 상수, W는 제2박막트랜지스터의 채널의 폭, L은 제2박막트랜지스터의 채널의 길이, VGS는 제2박막트랜지스터의 게이트-소스간 전압, VTh는 제2박막트랜지스터의 문턱전압이다.
제1서브화소에 배치된 상기 발광소자는 제1전극과, 상기 제1전극 위에 배치된 유기발광층과, 상기 유기발광층 위에 배치된 제2전극을 포함하며, 제2서브화소에 배치된 상기 제1 및 제2서브발광소자는 각각 제1전극과, 상기 제1전극 위에 배치된 유기발광층과, 상기 유기발광층 위에 배치된 제2전극을 포함한다.
제1서브화소와 상기 제2서브화소 사이에는 트렌치가 형성되어 유기발광층이 상기 트렌치에 의해 단선된다.
본 발명에서는 유리나 플라스틱필름이 아니라 단결정 반도체로 이루어진 웨이퍼기판 상에 박막트랜지스터가 형성되므로, 서브화소의 면적을 대폭 축소하여도 원하는 고화질의 영상표현이 가능하게 되어, 고해상도 표시장치의 구현이 가능하게 된다.
또한, 본 발명에서는 서브화소 사이에 빛샘 방지를 위한 블랙매트릭스를 형성하지 않으므로, 더욱 미세한 서브화소를 형성할 수 있게 되어 초고해상도의 표시장치를 구현할 수 있게 된다.
또한, 본 발명에서는 하나의 화소에 2개의 서브발광영역을 구비하여 해당 서브화소의 전체 면적을 다른 서브화소의 면적보다 크게 할 수 있으므로, 발광효율이 저하되는 것을 보상하여 균일한 휘도의 영상구현이 가능하게 된다.
또한, 본 발명에서는 서브화소 사이에 트렌치를 형성하여 인접하는 서브화소 사이의 유기발광층의 일부 또는 전부를 단선함으로써 유기발광층을 따라 누설전류가 발생하는 것을 방지할 수 있게 되므로, 누설전류에 의한 색변이를 방지할 수 있게 된다.
그리고, 본 발명에서는 제1서브발광영역이 양측이 아니라 일측으로만 다른 컬러의 서브화소와 인접하므로, 인접하는 서브화소에서 제1서브발광영역으로 인가되는 누설전류가 하나의 다른 컬러의 서브화소에서만 침투하므로 제1서브발광영역에 인가되는 누설전류를 감소할 수 있게 되며, 그 결과 저계조에서의 측면누설전류에 의한 색변이를 더욱 효율적으로 방지할 수 있게 된다.
그리고, 본 발명에서는 특정 서브화소를 2개의 서브발광영역으로 구성하므로, 하나의 서브화소만을 구동하는 저계조구동의 경우, 약 2배의 전류가 제1서브발광영역에 인가되므로 제1서브발광영역이 빠르게 턴온되어 해당 서브화소의 턴온지연에 따른 색변이를 방지할 수 있게 된다.
도 1은 본 발명에 따른 유기전계발광 표시장치의 개략적인 블록도이다.
도 2는 도 1에 도시된 서브화소의 개략적인 블록도이다.
도 3a는 본 발명에 따른 유기전계발광 표시장치의 R,G서브화소의 회로도이다.
도 3b는 본 발명에 따른 유기전계발광 표시장치의 B서브화소의 회로도이다.
도 4는 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 화소의 구조를 개략적으로 나타내는 평면도이다.
도 5a는 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서 제1B서브화소 및 제2B서브화소의 저계조구동시 B서브화소로의 전류공급을 나타내는 도면이다.
도 5b는 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서 제1B서브화소 및 제2B서브화소의 고계조구동시 B서브화소로의 전류공급을 나타내는 도면이다.
도 5c는 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 신호파형을 나타내는 도면이다.
도 6은 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 구조를 개략적으로 나타내는 사시도이다.
도 7은 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 구체적인 구조를 나타내는 단면도이다.
도 8a 및 도 8b는 각각 본 발명의 제2실시예에 따른 유기전계발광 표시장치의 서브화소의 배열을 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.
본 발명은 다양한 표시장치에 적용될 수 있다. 예를 들어, 본 발명은 액정표시장치와 유기전계발광 표시장치 및 전기영동 표시장치 등과 같은 다양한 표시장치에 적용될 수 있지만, 이하에서는 설명의 편의를 위해 유기전계발광 표시장치에 대해서만 설명한다.
도 1은 본 발명에 따른 유기전계발광 표시장치(100)의 개략적인 블록도이고 도 2는 도 1에 도시된 서브화소(SP)의 개략적인 블록도이다.
도 1에 도시된 바와 같이, 유기전계발광 표시장치(100)는 영상처리부(102), 타이밍제어부(104), 게이트구동부(106), 데이터구동부(107), 전원공급부(108) 및 표시패널(109)을 포함하여 구성된다.
상기 영상처리부(102)는 외부로부터 공급된 영상데이터와 더불어 각종 장치를 구동하기 위한 구동신호를 출력한다. 예를 들어, 상기 영상처리부(102)로부터 출력되는 구동신호로는 데이터인에이블신호, 수직동기신호, 수평동기신호 및 클럭 신호 등을 포함할 수 있다.
상기 타이밍제어부(104)는 영상처리부(102)로부터 영상데이터와 더불어 구동신호 등을 공급받는다. 타이밍제어부(104)는 영상처리부(102)로부터 입력되는 구동신호에 기초하여 게이트구동부(106)의 동작타이밍을 제어하기 위한 게이트타이밍 제어신호(GDC)와 데이터구동부(107)의 동작타이밍을 제어하기 위한 데이터타이밍 제어신호(DDC)를 생성하여 출력한다.
상기 게이트구동부(106)는 타이밍제어부(104)로부터 공급된 게이트타이밍 제어신호(GDC)에 응답하여 스캔신호를 표시패널(109)로 출력한다. 상기 게이트구동부(106)는 복수의 게이트라인(GL1~GLm)을 통해 스캔신호를 출력한다. 이때, 게이트구동부(106)는 IC(Integrated Circuit) 형태로 형성될 수 있지만, 이에 한정되는 것은 아니다.
상기 데이터구동부(107)는 상기 타이밍제어부(104)로부터 입력된 데이터타이밍 제어신호(DDC)에 응답하여 데이터전압을 표시패널(109)로 출력한다. 데이터구동부(107)는 타이밍제어부(104)로부터 공급되는 디지털형태의 데이터신호(DATA)를 샘플링하고 래치(latch)하여 감마전압에 기초한 아날로그형태의 데이터전압으로 변환한다. 상기 데이터구동부(107)는 복수의 데이터라인(DL1~DLn)을 통해 데이터전압을 출력한다. 이때, 상기 데이터 구동부(107)는 IC(Integrated Circuit) 형태로 형성될 수 있지만, 이에 한정되는 것은 아니다.
상기 전원공급부(108)는 고전위전압(VDD)과 저전위전압(VSS) 등을 출력하여 표시패널(109)에 공급한다. 고전위전압(VDD)은 제1전원라인(EVDD)을 통해 표시패널(109)에 공급되며 상기 저전위전압(VSS)은 제2전원 라인(EVSS)을 통해 표시패널(109)에 공급된다. 이때, 전원공급부(108)로부터 출력된 전압은 상기 게이트구동부(106)나 상기 데이터구동부(107)로 출력되어 이들의 구동에 사용될 수도 있다.
상기 표시패널(109)은 게이트구동부(106) 및 데이터구동부(108)로부터 공급된 데이터전압 및 스캔신호, 전원 공급부(108)로부터 공급된 전원에 대응하여 영상을 표시한다.
상기 표시패널(109)은 다수의 서브화소(SP)로 구성되어 실제 영상이 표시된다. 상기 서브화소(SP)는 적색(Red) 서브화소, 녹색(Green) 서브화소 및 청색(Blue) 서브화소를 포함한다. 이때, 상기 R, G, B 서브화소(SP)는 모두 동일한 면적으로 형성될 수 있지만, 서로 다른 면적으로 형성될 수도 있다.
도 2에 도시된 바와 같이, 하나의 서브화소(SP)는 게이트라인(GL1), 데이터라인(DL1), 제1전원라인(EVDD), 제2전원라인(EVSS) 및 센싱라인(SRL)과 연결될 수 있다. 서브화소(SP)는 화소회로의 구성에 따라 트랜지스터와 커패시터의 개수는 물론 구동 방법이 결정된다.
도 3a 및 도 3b는 각각 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 서브화소(SP)의 회로도이다. 이때, 도 3a는 R,G서브화소의 회로도이고 도 3b는 B서브화소의 회로도이다.
도면에서는 B서브화소가 2개의 서브발광소자(E1,E2)를 구비하고 R,G서브화소는 각각 하나의 발광소자(E)를 구비하지만, 본 발명이 이러한 구조에만 한정되는 것이 아니라 G서브화소가 2개의 서브발광소자(E1,E2)를 구비하고 R,B서브화소는 각각 하나의 발광소자(E)를 구비할 수도 있고 R서브화소가 2개의 서브발광소자(E1,E2)를 구비하고 G,B서브화소는 각각 하나의 발광소자(E)를 구비할 수도 있다.
도 3a에 도시된 바와 같이, 본 발명에 따른 유기전계발광 표시장치의 R,G서브화소는 스위칭 박막트랜지스터(T1), 구동 박막트랜지스터(T2), 스토리지 커패시터(Cst), 센싱 박막트랜지스터(T3) 및 발광소자(E)를 포함한다. 본 발명에 따른 유기전계발광 표시장치의 R,G서브화소는 3개의 박막 트랜지스터와 1개의 커패시터를 포함하므로, 3T1C구조로 지칭될 수 있다. 그러나, 본 발명에 따른 유기전계발광 표시장치의 R,G서브화소의 구조는 이에 한정되는 것은 아니며, 4개의 박막트랜지스터와 1개의 커패시터를 포함하는 4T1C구조, 4개의 박막트랜지스터와 2개의 커패시터를 포함하는 4T2C구조, 5개의 박막트랜지스터와 2개의 커패시터를 포함하는 5T2C구조, 6개의 박막트랜지스터와 2개의 커패시터를 포함하는 6T2C구조, 7개의 박막트랜지스터와 2개의 커패시터를 포함하는 7T2C 등 다양한 보상구조로 형성될 수 있다.
R,G서브화소에 포함된 3개의 박막트랜지스터는 각각 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하며, P형 박막트랜지스터 또는 N형 박막트랜지스터일 수 있다. 도 3a 및 3b에는 설명의 편의를 위해 N형 박막트랜지스터를 도시하였다.
스위칭 박막트랜지스터(T1)는 데이터배선과 연결된 드레인전극, 제1노드(N1)에 연결된 소스전극 및 게이트배선에 연결된 게이트전극을 포함한다. 스위칭 박막트랜지스터(T1)는 게이트구동부로부터 게이트배선에 인가되는 게이트 전압(Vg)에 기초하여 턴-온(turn-on)되며, 데이터구동부로부터 데이터배선에 인가되는 데이터전압(Vdata)을 제1노드(N1)에 충전한다.
구동 박막트랜지스터(T2)는 고전위 배선(예를 들면, Vdd배선)과 연결된 드레인전극, 발광소자(E)의 애노드와 연결된 소스전극 및 제1노드(N1)와 연결된 게이트전극을 포함한다. 구동 박막트랜지스터(T2)는 제1노드(N1) 전압이 문턱전압(threshold voltage; Vth)보다 높은 경우 턴온되고, 제1노드(N1) 전압이 문턱전압 보다 낮은 경우 턴-오프(turn-off)되며, Vdd배선으로부터 전달받은 구동전류를 발광소자(E)로 전달한다.
스토리지 커패시터(Cst)는 제1노드(N1)와 연결된 전극 및 구동 박막트랜지스터(T2)의 소스전극에 연결된 전극을 포함한다. 스토리지 커패시터(Cst)는 발광소자(E)가 발광하는 발광시간(emission time) 동안 구동 박막트랜지스터(T2)의 게이트전극과 소스전극 사이의 전위차를 유지시킴으로써, 발광소자(E)에 일정한 구동전류가 전달되도록 한다.
센싱 박막트랜지스터(T3)는 센싱배선과 연결된 드레인전극, 구동 박막트랜지스터(T2)의 소스전극과 연결된 소스전극 게이트배선과 연결된 게이트전극을 포함한다. 센싱 박막트랜지스터(T3)는 구동 박막트랜지스터(T2)의 문턱전압을 센싱하기 위한 박막트랜지스터이다.
도 3b에 도시된 바와 같이, 본 발명에 따른 유기전계발광 표시장치의 B서브화소는 스위칭 박막트랜지스터(T1), 구동 박막트랜지스터(T2), 스토리지 커패시터(Cst), 센싱 박막트랜지스터(T3), 발광제어 박막트랜지스터(T4), 2개의 서브발광소자(E1,E2)를 포함한다.
본 발명에 따른 유기전계발광 표시장치에서는 하나의 단위 화소가 R,G,B서브화소를 포함하고 B서브화소는 2개의 서브발광영역을 포함하며, 2개의 서브발광영역에는 각각 서브발광소자(E1,E2)가 배치된다. 이와 같이, 본 발명에서 R서브화소 및 G서브화소는 각각 하나의 서브발광영역으로 구성되어 각각 하나의 서브발광소자를 포함하지만, B서브화소는 2개의 서브발광영역으로 구성되어 2개의 서브발광소자(E1,E2)를 포함한다.
B서브화소(SP_B)의 2개의 서브발광소자(E1, E2)는 하나의 게이트라인과 연결되어 있으며, 하나의 데이터 라인에 연결되어 있다. 즉, B서브화소(SP_B)의 2개의 서브발광소자(E1, E2)에는 동일한 하나의 게이트 신호 및 동일한 하나의 데이터 신호가 인가된다.
B서브화소(SP_B)의 구조는 R,G서브화소(SP_R,G)의 구조와 유사하며, 단지 발광제어 박막트랜지스터(T4)가 더 구비된다는 차이가 있다. 즉, 상기 발광제어 박막트랜지스터(T4)를 구비함에 따라 B서브화소(SP_B)가 2개의 서브발광영역을 포함하게 된다.
발광제어 박막트랜지스터(T4)는 계조에 따라 제2서브발광소자(E2) 의 구동을 제어한다. 즉, 발광제어 박막트랜지스터(T4)는 저계조에서는 제2서브발광소자(E2)로 인가되는 전류를 차단하여 제1서브발광소자(E1) 만을 구동하고, 고계조에서는 제2서브발광소자(E) 를 통해 전류가 흐르도록 하여 제1 및 제2서브발광소자(E1,E2) 를 모두 구동한다.
발광제어 박막트랜지스터(T4)의 게이트전극은 제1노드(N1)와 연결되어 있으며, 발광제어 박막트랜지스터(T4)의 드레인전극은 센싱 박막트랜지스터(T3)의 소스전극과 연결되어 있다. 또한, 발광제어 박막트랜지스터(T4)의 소스전극은 제2서브발광소자(E2)의 애노드와 연결되어 있다.
도 4는 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 화소(P) 구조를 개략적으로 나타내는 평면도이다.
도 4에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서는 R,G,B 서브화소(SP_R,SP_G,SP_B)을 포함하며, B서브화소는 2개의 제1 및제2서브발광영역(SP_B1,B2)으로 구성된다. 이때, B서브화소(SP_B)의 면적은 R서브화소(SP_R) 및 G서브화소(SP_G) 보다 크며, 서브화소(SP_R,SP_G,SP_B) 사이에는 트렌치(TR)가 형성된다.
2개의 제1 및 제2서브발광영역(SP_B1,B2)은 가로방향, 예를 들어 게이트라인의 길이방향을 따라 서로 인접할 수 있지만, 이에 한정되는 것은 아니다. 또한, 트렌치(TR)는 제1 및 제2서브발광영역(SP_B1,B2) 사이에는 형성되지 않는다.
이와 같이, 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서는 R,G 서브화소(SP_R,SP_G)가 하나의 서브발광영역을 포함하고 B서브화소(SP_B)가 2개의 서브발광영역을 포함하는데, 그 이유는 디음과 같다.
일반적으로 다수 스택(stack)으로 구성되어 백색광을 발광하는 유기발광소자는 청색광을 발광하는 청색발광층이 적색발광층과 녹색발광층에 비해 발광효율이 낮다. 이와 같이 서로 다른 컬러의 발광층 사이에 발광효율이 다른 경우, 컬러간의 휘도 차이로 인해 화질불량이 발생하게 된다.
또한, 일반적인 유기발광소자에서는 인접하는 서브화소 사이에 측면누설전류가 발생하는데, 이러한 측면누설전류에 의해 색변이가 발생하게 된다.
그리고, 일반적인 유기발광소자에서는 B서브화소의 턴온(turn on)전압이 R,G서브화소의 턴온전압보다 높기 때문에, R,G,B 서브화소에 전압을 인가할 때 B서브화소가 가장 늦게 턴온되므로, B서브화소에서의 색변이가 발생하게 된다.
B서브화소에서의 색변이는 주로 저계조구동에서 발생한다. 색변이는 설정된 서브화소내에서 설정된 계조가 변동함에 따라 발생한다. 측면누설전류 등에 의해 서브화소의 계조가 변동되는 경우, 동일 누설전류가 인가될 때 고계조에서는 계조변동이 미미하지만 저계조에서는 계조변동이 상대적으로 크다. 따라서, 계조변동에 따른 색변이는 주로 저계조구동시 발생한다.
본 발명의 제1실시예에 따른 유기전계발광 표시장치는 화소(P)를 1개의 서브발광영역을 가진 R,G 서브화소(SP_R,SP_G)와 2개의 서브발광영역을 가진 B서브화소(SP_B)로 구성함으로써 상기와 같은 일반적인 유기전계발광 표시장치에서 발생하는 문제를 해결한다.
즉, B서브화소(SP_B)를 2개의 서브발광영역(SP_B1,SP_B2)으로 구성함으로써, B서브화소(SP_B)의 면적을 R,G 서브화소(SP_R,SP_G)의 면적보다 크게 하여 B서브화소(SP_B)에서 발광효율이 저하되는 것을 보상한다.
또한, 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서는 R,G,B서브화소(SP_R,SP_G,SP_B) 사이에 트렌치(TR)를 형성하여 인접하는 서브화소 사이의 유기발광층을 단선함으로써 유기발광층을 따라 측면누설전류가 발생하는 것을 방지할 수 있게 되므로, 측면누설전류에 의한 색변이를 방지할 수 있게 된다.
그리고, 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서는 R서브화소(SP_R) 및 G서브화소(SP_G)는 하나의 서브발광영역으로 구성되고 B서브화소(SP_B)는 2개의 서브발광영역으로 구성된다.
제1서브발광영역(SP_B1)은 좌측으로는 G서브화소(SP_G)에 인접하고 우측으로는 제2서브발광영역(SP_B2)에 인접한다. 일반적인 구조의 유기전계발광 표시장치에서는 B서브화소(SP_B)의 좌우측에 각각 G서브화소(SP_G) 및 R서브화소(SP_R)가 배치되어 2개의 다른 컬러의 서브화소가 인접하는데 반면에, 본 발명에 따른 유기전계발광 표시장치에서는 제1서브발광영역(SP_B1)이 1개의 다른 컬러의 서브화소와만 인접한다.
따라서, 저계조 구동의 경우, 인접하는 서브화소에서 제1서브발광영역(SP_B1)로 인가되는 누설전류는 G서브화소(SP_G)에서만 침투하므로, 제1서브발광영역(SP_B1)에 인가되는 누설전류를 감소할 수 있게 된다. 따라서, 표시되는 영상의 계조변화를 감소할 수 있게 되므로, 측면누설전류에 의한 색변이를 더욱 효율적으로 방지할 수 있게 된다.
물론, 고계조 구동의 경우, 제1서브발광영역(SP_B1) 및 제2서브발광영역(SP_B2)이 모두 구동하므로, B서브화소(SP_B)에는 G서브화소(SP_G) 및 R서브화소(SP_R)가 인접하여 배치되어 G서브화소(SP_G) 및 R서브화소(SP_R)로부터 측면전류가 인가된다. 따라서, 고계조구동의 경우 측면누설전류에 의한 색변이가 나타날 수 있다.
그러나, 고계조구동의 경우, 저계조와 동일한 색변이가 나타나는 경우에도 표시되는 영상의 고계조로 인해 영상의 계조변화가 상대적으로 감소하게 된다. 다시 말해서, 고계조에서는 저계조에 비해 측면누설전류에 의한 영향을 덜 받게 되므로, 실질적인 화질저하는 발생하지 않게 된다.
B서브화소(SP_B)의 제1서브발광영역(SP_B1) 및 제2서브발광영역(SP_B2)의 구동은 발광제어 박막트랜지스터(T4)에 의해 제어할 수 있다.
도 5a는 B서브화소(SP_B)의 제1서브발광영역(SP_B1) 및 제2서브발광영역(SP_B2)의 저계조구동에서의 B서브화소(SP_B)의 전류공급을 나타내는 도면이고 도 5b는 고계조구동에서의 B서브화소(SP_B)의 전류공급을 나타내는 도면이며, 도 5c는 신호파형을 나타내는 도면이다.
도 5a 내지 도 5c를 참조하여 발광구간 전 센싱구간에서의 동작을 설명한다. 게이트전압(Vg)이 인가되면 제1박막트랜지스터(T1)과 제3박막트랜지스터(T3)가 턴온된다. 이로 인해 제2박막트랜지스터(T2)의 게이트전극 및 제4박막트랜지스터(T4)의 게이트에 데이터전압(Vdata)이 인가되어 제2박막트랜지스터(T2)와 제4박막트랜지스터(T4)가 턴온된다. 제2박막트랜지스터(T2)와 제4박막트랜지스터(T4)가 턴온됨에 따라 제2박막트랜지스터(T2)의 소스전극과 제4박막트랜지스터(T4)의 드레인전극에는 기준전압, 예를들어 0V 전압이 인가된다. 고전위 배선(Vdd배선)에도 0V 전압을 인가한다. 스토리지 커패시터에는 데이터전압(Vdata)이 저장된다. 이때, 제1서브발광소자(E1)의 애노드에는 0V의 전압이 인가되어 제1서브발광소자(E1)은 발광하지 않고, 제4박막트랜지스터(T4)의 드레인전극에 0V 전압이 인가되기 때문에 제2서브발광소자(E2)에 충분한 전압이 걸릴 수 없기 때문에 제2서브발광소자(E2)도 발광하지 않는다.
다음으로 발광구간에서, 스토리지 커패시터(Cst)에 저장된 데이터전압(Vdata)에 의해 제2박막트랜지스터(T2)의 게이트-소스간 전압(Vgs)가 결정되어 제1서브발광소자(E1)에 전류(IOLED)가 공급되어 제1서브발광소자(E1)가 발광하기 시작한다.
이때, 제4박막트랜지스터(T4)는 스위치로서 작용한다. 즉, 제4박막트랜지스터(T4)는 저계조 구동에서는 높은 저항(Ron)으로 작용하여 제2서브발광소자(E2)으로 전류가 공급되는 것을 차단하고 고계조 구동으로 갈수록 낮은 저항(Ron)을 가지게 되어 제서브발광소자(E2)으로 전류를 공급한다.
제4박막트랜지스터(T4)의 저항(Ron)은 다음의 수학식1과 같다. 제4박막트랜지스터(T4)가 스위치로 동작시 Linear 영역의 동작을 하게 된다.
Figure pat00002
여기서, VDS는 제4박막트랜지스터(T4)의 드레인-소스간 전압, ID는 제4박막트랜지스터(T4)를 흐르는 전류, Kn은 박막트랜지터의 고유 상수, W는 제4박막트랜지스터(T4)의 채널의 폭, L은 제4박막트랜지스터(T4)의 채널의 길이, VGS는 제4박막트랜지스터(T4)의 게이트-소스간 전압, VTh는 제4박막트랜지스터(T4)의 문턱전압이다.
수학식 1에 기재된 바와 같이, 제4박막트랜지스터(T4)의 저항은 제4박막트랜지스터(T4)를 흐르는 전류(ID)에 비례한다. 또한, 제4박막트랜지스터(T4)의 저항은 제4박막트랜지스터(T4)의 게이트-소스간 전압(VGS)에 반비례한다.
따라서, 저계조 구동의 경우 제4박막트랜지스터(T4)를 흐르는 전류(ID)가 상대적으로 적고 게이트-소스간 전압(VGS)이 상대적으로 낮으므로, 제4박막트랜지스터(T4)의 저항(Ron)이 증가하여, 도 5a에 도시된 바와 같이 제2서브발광소자(E2)에는 전류가 공급되지 않고 제1서브발광소자(E1)에만 전류가 공급되어 제1서브발광소자(E1)만 발광한다.
고계조의 구동의 경우 제4박막트랜지스터(T4)를 흐르는 전류(ID)가 상대적으로 크고 게이트-소스간 전압(VGS)이 상대적으로 높으므로, 제4박막트랜지스터(T4)의 저항(Ron)이 감소하여, 도 5b에 도시된 바와 같이 제1서브발광소자(E1) 뿐만 아니라 제2서브발광소자(E2)에도 전류가 공급되어 제1서브발광소자(E1) 및 제2서브발광소자(E2)가 모두 발광한다.
이와 같이, 본 발명의 제1실시예에 따른 표시장치에서는 B서브화소에 2개의 B 서브발광영역을 구비하고 계조에 따라 1개 또는 2개의 서브발광소자(E1,E2)를 구동함에 따라 휘도불균일과 저계조에서의 색변이를 방지할 수 있게 된다.
이하에서는 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)의 좀더 자세히 설명한다.
도 6은 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)의 구조를 개략적으로 나타내는 사시도이다.
본 발명에 따른 유기전계발광 표시장치(100)는 다양한 구조에 적용할 수 있지만, 이하에서는 반도체공정을 이용하여 실리콘 웨이퍼 기판상에 유기발광소자를 형성하는 소위 OLEDoS(Organic Light Emitting Diode on Silicon) 구조에 대해 설명한다. 물론, 본 발명이 이러한 구조의 유기전계발광 표시장치(100)에 한정되는 것은 아니다.
도 6에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)는 웨이퍼기판(110), 제1전극(121), 유기발광층(130), 제2 전극(140), 봉지층(160) 및 컬러필터층(180)을 포함한다.
상기 웨이퍼기판(110)은 반도체 공정을 이용하여 형성된 실리콘(silicon) 웨이퍼기판일 수 있다. 웨이퍼기판(110)의 내부에는 액티브층이 형성되고 상면에는 게이트라인, 데이터라인 및 트랜지스터가 배치될 수 있다.
제1전극(132), 유기발광층(134) 및 제2전극(134)은 순차적으로 형성되어 유기발광소자(E)를 형성한다. 제1전극(132)은 웨이퍼기판(110) 상에 복수의 R 서브화소, G 서브화소, B 서브화소가 일정 간격을 두고 서로 이격되어 배열된다.
유기발광층(134)은 웨이퍼기판(110)과 제1전극(132)을 덮도록 웨이퍼기판(110) 상부 전체에 걸쳐 형성된다. 유기발광층(134)은 모든 R,G,B 서브화소들에 공통으로 형성되어 이들 화소들로 백색광을 발광한다.
제2전극(136)은 유기발광층(134) 위에 형성된다. 제2전극(136)은 서브화소 전체에 걸쳐 형성되어 모든 서브화소에 동시에 신호가 인가된다.
봉지층(160)은 제2전극(136) 상부에 형성되어 유기발광소자(E)에 산소나 수분 등이 침투하는 것을 방지한다. 상기 봉지층(160)은 무기층 및 유기층의 다수의 층으로 구성될 수 있다.
컬러필터층(180)은 봉지층(160) 위에 형성된다. 컬러필터층(180)은 R 컬러필터, G 컬러필터 및 B 컬러필터로 구성된다. 이때, B 컬러필터는 2개의 제1서브발광영역(SP_B1) 및 제2서브발광영역(SP_B2)에 일체로 형성된다.
OLEDoS구조의 유기전계발광 표시장치(100)에서는 액티브층이 웨이퍼기판(110)에 형성되어 박막트랜지스터가 형성되므로, 전기이동도가 우수한 단결정 박막트랜지스터를 형성할 수 있게 된다. 따라서, 서브화소의 크기를 대폭 감축시킬 수 있게 되어 고해상도의 표시장치를 제작할 수 있게 된다.
또한, OLEDoS구조의 유기전계발광 표시장치(100)에서는 서브화소내의 박막트랜지스터뿐만 아니라 게이트구동부와 데이터구동부의 트랜지스터 역시 단결정 트랜지스터로 형성할 수 있게 되므로, 빠른 응답속도를 얻을 수 있게 된다.
이러한 OLEDoS구조의 유기전계발광 표시장치(100)는 다양한 분야에 적용될 수 있다. 예를 들어, OLEDoS구조의 유기전계발광 표시장치(100)는 근래 각광을 받고 있는 가상현실(VR)과 증강현실(AR)을 기반으로 하는 가상세계를 나타내는 메타버스용 기기에 적용할 수 있다.
도 7은 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)의 구체적인 구조를 나타내는 단면도이다. 이때, 설명의 편의를 위하여 도면에서는 G서브화소와 2개의 B서브화소만을 도시하였다. 또한, 각각의 서브화소에는 다수의 박막트랜지스터가 배치되지만, 각각의 박막트랜지스터는 실질적으로 동일한 구조로 형성되므로, 도면에서는 G서브화소에는 구동박막트랜지스터(T2)만을 도시하였고 B서브화소에는 구동박막트랜지스터(T2) 및 발광제어 박막트랜지스터(T4)만을 도시하였다.
그러나, 구동박막트랜지스터(T2) 및 발광제어 박막트랜지스터(T4) 역시 동일한 구조로 이루어지므로, 설명의 편의를 위해 하나의 박막트랜지스터(T)로서 설명한다.
도 7에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)에서는 각각의 서브화소(SP_G)과 서브발광영역(SP_B1,SP_B2) 의 웨이퍼기판(110) 상에 박막트랜지스터(T2,T4)가 배치된다.
상기 박막트랜지스터(T2,T4)는 웨이퍼기판(110) 내부에 배치된 액티브영역(112)과, 웨이퍼기판(110) 상면에 형성된 게이트절연층(122)과, 게이트절연층(122) 위에 배치된 게이트전극(114)과, 게이트전극(114)이 배치된 게이트절연층(122) 위에 형성된 층간절연층(124)과, 층간절연층(124) 위에 배치된 소스전극(116) 및 드레인전극(117)으로 구성된다.
상기 웨이퍼기판(110)은 단결정 실리콘(Si)이 성장되어 형성된 단결정 실리콘 웨이퍼일 수 있지만, 이에 한정되는 것이 아니라 다양한 반도체물질로 구성된 웨이퍼일 수 있다.
상기 액티브영역(112)은 웨이퍼기판(110)의 내부에 형성될 수 있다. 상기 웨이퍼기판(110)의 액티브영역(112)의 일부 영역에는 웨이퍼기판(110) 내부에 불순물이 도핑되어, 불순물이 도핑되지 않은 중앙의 채널영역(112a)과, 채널영역(112a) 양측면의 불순물이 도핑된 소스영역(112b) 및 드레인영역(112c)으로 구성될 수 있다.
게이트절연층(122)은 SiOx나 SiNx와 무기물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있지만, 이에 한정되는 것은 아니다.
게이트전극(114)은 Cr, Mo, Ta, Cu, Ti, Al, 또는 Al합금 등의 금속으로 이루어진 단일층 또는 복수의 층으로 구성될 수 있지만, 이러한 물질에 한정되는 것은 아니다.
층간절연층(124)은 SiNx 또는 SiOx과 같은 무기물로 이루어진 단일층 또는 이들의 복수층으로 구성될 수 있으며, 포토아크릴과 같은 유기물로 이루어질 수 있다. 또한, 제1층간절연층(124)은 유기물층 및 무기물층의 복수의 층으로 구성될 수도 있다. 소스전극(116)과 드레인전극(117)은 Cr, Mo, Ta, Cu, Ti, Al, 또는 Al합금과 같은 금속으로 이루어진 단일층 또는 복수의 층으로 형성할 수 있지만, 이러한 물질에 한정되는 것은 아니다.
소스전극(116) 및 드레인전극(117)은 각각 게이트절연층(122) 및 층간절연층(124)에 형성된 컨택홀을 통해 액티브영역(112)의 소스영역(112b) 및 드레인영역(112c)에 오믹컨택된다.
박막트랜지스터(T2,T4)가 배치된 웨이퍼기판(110)에는 보호층(126)이 형성될 수 있다. 보호층(126)은 포토아크릴과 같은 유기물질로 형성될 수 있지만, 이에 한정되는 것은 아니다.
보호층(126)의 각 서브화소의 경계에는 뱅크층(152)이 형성된다. 뱅크층(152)은 서브화소를 정의하는 일종의 격벽일 수 있다. 뱅크층(152)은 각 서브화소를 구획하여 인접하는 화소에서 출력되는 특정 컬러의 광이 혼합되어 출력되는 것을 방지할 수 있다.
G서브화소(SP_G)와 B서브화소의 제1서브발광영역(SP_B1) 사이의 뱅크층(152)과 보호층(126)에는 트렌치(TH)가 형성된다. 이때, 상기 트렌치(TH)는 뱅크층(152)과 보호층(126)을 관통하도록 형성될 수 있고 뱅크층(152)의 일부에만 형성될 수도 있다.
상기 보호층(126) 위에는 유기발광소자(E)가 형성되어 상기 보호층(126)에 형성된 컨택홀을 통해 박막트랜지스터(T2,T4)의 드레인전극(117)과 접속된다.
상기 유기발광소자(E)는 뱅크층(152) 사이에 형성되어 컨택홀을 통해 박막트랜지스터(T2,T4)의 드레인전극(117)과 접속되는 제1전극(132)과, 상기 제1전극(132)과 뱅크층(152) 위에 형성된 유기발광층(134)과, 상기 유기발광층(134) 위에 형성된 제2전극(136)으로 구성된다.
상기 제1전극(132)은 Ca, Ba, Mg, Al, Ag 등과 같은 금속이나 이들의 합금으로 이루어진 단일층 또는 복수의 층으로 이루어질 수도 있고 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 금속산화물로 구성될 수도 있다. 제1전극(132)은 박막트랜지스터(T2,T4)의 드레인전극(117)과 접속되어 외부로부터 영상신호가 인가된다.
제1전극(132)이 투명한 금속산화물로 구성된 경우, 도면에는 도시하지 않았지만, 상기 제1전극(132)의 하부에는 Al이나 Ag와 같이 반사율이 좋은 반사전극을 형성하여 제1전극(132)으로 입사되는 광을 반사시킴으로써 광효율을 향상시킬 수도 있다.
제1전극(132)은 서브화소 단위별로 형성되어, 각각의 서브화소의 제1전극(132)에는 대응하는 영상신호가 인가된다.
유기발광층(134)은 제1전극(132)과 뱅크층(152) 위에 형성된다. 유기발광층(134)은 정공수송층(hole transporting layer), 정공주입층(Hole injecting layer), 발광층(light emitting layer), 전자수송층(electron transporting layer), 전자 주입층(electron injecting layer) 중 하나 이상을 포함할 수 있다.
유기발광층(134)은 표시장치(100) 전체에 걸쳐 형성되는 백색광을 발광하는 백색 유기발광층일 수 있다. 유기발광층(134)은 2개의 스택(stack) 이상이 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공수송층(hole transporting layer), 발광층(light emitting layer) 및 전자수송층(electron transporting layer)을 포함할 수 있다.
발광층은 다수의 발광층이 탠덤구조로 적층될 수 있다. 예를 들어, 유기발광층은 적색(R) 발광층, 녹색(G) 발광 층, 청색(B) 발광층이 탠덤구조로 적층되어 이들 발광층으로부터 출력되는 적색과, 녹색광, 청색광이 혼합되어 백색광을 출력할 수 있다. 이때, 다수의 발광층 사이에는 전공수송층과 전자수송층 및 전하생성층(Charge Generate Layer)가 배치되 수 있다.
또한, 발광층은 황색-녹색(yellow-green) 발광층 및 청색(B) 발광층이 탠덤구조로 적층되어 이 발광층들로부터 발광되는 황녹색광과 청색광이 혼합되어 백색광을 출력할 수 있다.
본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)에서, 백색광을 출력하기 위해 발광층의 구조는 상기 구조에 한정되는 것이 아니라 다양한 구조로 이루어질 수 있다. 유기발광층(134)은 증착공정 또는 용액공정에 의해 웨이퍼기판(110) 전체에 걸쳐 형성될 수 있다.다만, 유기발광층(134)은 웨이퍼기판(110) 전체에 걸쳐 형성되지만, 트렌치(TH)에 의해 유기발광층(134)의 일부가 단절될 수 있다. .
또한, 발광층이 탠덤구조로 형성되는 경우, 일부 발광층 및 전하생성층은 트렌치(TH)에 의해 단선되지만, 상부의 발광층은 트렌치(TH)의 상부에서 단선되지 않고 연결될 수 있다.
도면에는 도시하지 않았지만, 마찬가지로 제2서브발광영역(SP_B2)과 R서브화소(SP_R) 사이의 유기발광층(134)의 일부 역시 트렌치(TH)에 의해 단선될 수 있다.
유기전계발광 표시장치(100)의 측면누설전류는 주로 유기발광층(134)의 정공수송층 및 전자수송층에 의해 인접하는 서브화소로 전달된다. 본 발명과 같이 G서브화소(SP_G)와 B서브화소(SP_B)이 제1서브발광영역(SP_B1) 사이의 유기발광층(134)을 단선하고 B서브화소(SP_B)의 제2서브발광영역(SP_B2)과 R서브화소(SP_R) 사이의 유기발광층(134)을 단선함에 따라 유기발광층(134)을 통해 G서브화소(SP_G) 및 R서브화소(SP_R)로부터 누설전류가 B서브화소(SP_B)의 제1서브발광영역(SP_B1) 및 제2서브발광영역(SP_B2)으로 전달되는 것을 차단할 수 있게 된다.
제2전극(136)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oixde)와 같은 투명한 도전물질 또는 가시광선이 투과될 수 있는 얇은 두께의 금속으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 제2전극(136)은 트렌치(TH)에 의해 단절되지 않고 전체 서브화소에 걸쳐서 연걸되어 형성될 수 있다.
이러한 구조의 유기발광소자(E)에서 제1 전극(132)과 제2 전극(136)에 전압이 인가되면 정공과 전자가 각각 정공수송층과 전자수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
제2전극(136) 위에는 봉지층(160) 이 형성된다. 봉지층(160)은 무기물질로 이루어진 제1봉지층(162), 유기물질로 이루어진 제2봉지층(164), 무기물질로 이루어진 제3봉지층(166)으로 구성될 수 있다. 이때, 무기물질은 SiNx와 SiOx을 포함할 수 있지만, 이에 한정되는 것은 아니다. 또한, 유기물질은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌,폴리아릴레이트 또는 이들의 혼합물질을 포함할 수 있지만, 이에 한정되는 것은 아니다.
그러나, 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)에서, 봉지층(160)이 상기와 같은 3층의 구조에 한정되는 것이 아니라 다양한 구조로 형성될 수 있다. 예를 들어, 상기 봉지층(160)은 무기층과 유기층의 2층 구조로 형성될 수 있고, 4층 이상의 구조로 형성될 수도 있다.
상기 봉지층(160) 위에는 상기 제2층간절연층(170) 위에는 컬러필터층(180)이 형성된다. 컬러필터층(180)은 R서브화소, G서브화소, B서브화소에 각각 형성된 R컬러필터, G컬러필터, B컬러필터를 포함한다.
R컬러필터는 유기발광소자(E)로부터 발광되어 입력되는 백색광이 R컬러필터를 투과하면서 적색광을 제외한 다른 파장대의 광을 흡수하여 적색광만을 출력하며, G컬러필터는 유기발광소자(E)로부터 발광되어 입력되는 백색광이 G컬러필터를 투과하면서 녹색광을 제외한 다른 파장대의 광을 흡수하여 녹색광만을 출력한다. 또한, B컬러필터는 유기발광소자(E)로부터 발광되어 입력되는 백색광이 B컬러필터를 투과하면서 청색광을 제외한 다른 파장대의 광을 흡수하여 청색광만을 출력한다.
이때, B컬러필터는 B서브화소(SP_B)의 제1서브발광영역(SP_B1) 및 제2서브발광영역(SP_B2) 전체에 걸쳐 일체로 형성된다.
컬러필터층(180) 위에는 접착제(192)가 배치되고 그 위에 보호부재(190)가 배치되어, 접착제(192)에 의해 보호부재(190)가 부착된다.
보호부재(190)는 유기전계발광 표시장치(100)를 보호하고 봉지하는 것으로, 유리나 투명한 필름으로 구성될 수 있다. 이러한 필름으로는 PS(Polystyrene)필름, PE(Polyethylene)필름, PEN(Polyethylene Naphthalate)필름 또는 PI(Polyimide)필름 등과 같은 투명한 보호필름을 사용할 수 있다.
접착제(192)는 투명한 광학접착제(Optical Clear Adhesive;OCA)가 사용될 수 있지만, 이에 한정되는 것이 아니라 다양한 접착부재가 사용될 수 있을 것이다.
상술한 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)는 유리나 플라스틱필름이 아니라 단결정 반도체로 이루어진 웨이퍼기판(110) 상에 박막트랜지스터(T2,T4)가 형성되므로, 서브화소의 면적을 대폭 축소하여도 원하는 고화질의 영상표현이 가능하게 되어, 고해상도 표시장치(100)의 구현이 가능하게 된다.
또한, 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)에서는 서브화소(SP_R,SP_G,SP_B) 사이에 빛샘 방지를 위한 블랙매트릭스(Black Matrix)를 형성하지 않으므로, 더욱 미세한 서브화소를 형성할 수 있게 되어 초고해상도의 표시장치(100)를 구현할 수 있게 된다.
또한, 본 발명의 제1실시예에 따른 유기전계발광 표시장치(100)에서는 하나의 화소가 R,G,B서브화소(SP_R,SP_G,SP_B)를 구성되며, B서브화소(SP_B)가에 2개의 서브발광영역(SP_B1,SP_B2)를 구비하여 B서브화소(SP_B)의 전체 면적을 R,G 서브화소(SP_R,SP_G)의 면적보다 크게 할 수 있으므로, 발광효율이 저하되는 것을 보상하여 균일한 휘도의 영상구현이 가능하게 된다.
또한, 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서는 R,G,B서브화소(SP_R,SP_G,SP_B) 사이에 트렌치(TR)를 형성하여 인접하는 서브화소 사이의 유기발광층을 단선함으로써 유기발광층을 따라 측면누설전류가 발생하는 것을 방지할 수 있게 되므로, 측면누설전류에 의한 색변이를 방지할 수 있게 된다.
그리고, 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서는 B서브화소(SP_B)의 제1서브발광영역(SP_B1)의 양측이 아니라 일측으로만 다른 컬러의 서브화소와 인접하므로, 인접하는 서브화소에서 제1서브발광영역(SP_B1)로 인가되는 누설전류가 하나의 다른 컬러의 서브화소에서만 침투하므로 제B서브발광영역(SP_B1)에 인가되는 누설전류를 감소할 수 있게 되며, 그 결과 저계조에서의 측면누설전류에 의한 색변이를 더욱 효율적으로 방지할 수 있게 된다.
그리고, 본 발명의 제1실시예에 따른 유기전계발광 표시장치에서는 B서브화소(SP_B)를 2개의 서브발광영역(SP_B1,SP_B2)으로 구성하므로, 하나의 서브발광영역(SP_B1)만을 구동하는 저계조구동의 경우, 약 2배의 전류가 제1 B서브화소(SP_B1)에 인가되므로 제1서브발광영역(SP_B1)이 빠르게 턴온되어 B서브화소의 턴온지연에 따른 색변이를 방지할 수 있게 된다.
한편, 상술한 실시예에서는 R,G,B 서브화소가 특성 형태로 배열되지만, 본 발명의 R,G,B 서브화소가 이러한 형태로 배열되는 것이 아니라 다양한 형태로 배열된다.
도 8a 및 도 8b는 각각 본 발명의 제2실시예에 따른 유기전계발광 표시장치(200)의 서브화소의 배열을 나타내는 평면도이다.
도 8a에 도시된 바와 같이, 이 구조의 유기전계발광 표시장치(200)에서는 하나의 화소에 R서브화소(SP_R) 및 G서브화소(SP_G)와 2개의 서브발광영역(SP_B1,SP_B2)로 이루어진 B서브화소(SP_B))를 포함한다 이때, R,G,B 서브화소는 가로방향(예를 들어, 게이트라인의 길이방향)을 따라 배열되며, R,G,B 서브화소 사이에는 세로방향(예를 들어, 데이터라인의 길이방향)을 따라 연장되는 트렌치(TH)이 형성된다.
또한, 화소내에 배치된 2개의 서브발광영역(SP_B1,SP_B2)는 세로방향(예를 들어, 데이터라인의 길이방향)을 따라 배치되며, 2개의 서브발광영역(SP_B1,SP_B2) 사이에는 트렌치(TH)가 형성되지 않는다.
도 8b에 도시된 바와 같이, 이 구조의 유기전계발광 표시장치(200)에서는 하나의 화소에 R서브화소(SP_R) 및 G서브화소(SP_G)와 2개의 서브발광영역(SP_B1,SP_B2)로 이루어진 B서브화소(SP_B)를 포함하며, 4개의 서브화소가 격자형상으로 배열된다. 이때, 2개의 서브발광영역(B1,B2)은 세로방향(예를 들어, 데이터라인의 길이방향)을 따라 배치되며, R,G서브화소 역시 세로방향을 따라 배치된다. 또한, 서로로 배열된 R,G서브화소(SP_R,G)와 2개의 서브발광영역(SP_B1,SP_B2)은 세로방향을 따라 배열된다.
트렌치(TH)는 R,G서브화소(SP_R,G)와 2개의 서브발광영역(SP_B1,SP_B2) 사이 및 세로로 배열된 R서브화소 및 G서브화소 사이에 배치되며, 2개의 서브발과영역(SP_B1,SP_B2) 사이에는 형성되지 않는다.
상술한 본 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
110 : 웨이퍼기판 112 : 액티브영역
114 : 게이트전극 116 : 소스전극
117 : 드레인전극 160 : 봉지층
172 : 공기층 180 : 컬러필터층

Claims (18)

  1. 제1서브화소와 제1 및 제2서브발광영역를 포함하는 제2서브화소로 구성된 복수의 단위 화소를 포함하는 기판;
    상기 제1서브화소 및 상기 제2서브화소의 제1서브발광영역 각각에 배치된 제1박막트랜지스터;
    상기 제1서브화소 및 상기 제2서브화소 각각에 배치된 발광소자로 구성되며,
    제1계조의 영상을 표시하는 제1계조구동에서는 상기 제1서브발광영역만 구동하고 상기 제1계조 보다 높은 제2계조의 영상을 표시하는 제2계조구동에서는 상기 제1서브발광영역과 상기 제2서브발광영역을 구동하는 표시장치.
  2. 제1항에 있어서, 상기 제2서브화소의 상기 발광소자는 상기 제1서브발광영역과 제2서브발광영역에 각각 배치된 제1서브발광소자 및 제2서브발광소자를 포함하는 표시장치.
  3. 제2항에 있어서, 상기 기판은 반도체 웨이퍼로 이루어진 표시장치.
  4. 제3항에 있어서, 상기 제2서브발광영역에 배치되어 상기 제2서브발광영역에 인가되는 전류를 제어하는 제2박막트랜지스터를 더 포함하는 표시장치.
  5. 제4항에 있어서, 상기 제1박막트랜지스터는 스위칭 박막트랜지스터, 구동박막트랜지스터, 센싱트랜지스터를 포함하는 표시장치.
  6. 제5항에 있어서,
    상기 스위칭 박막트랜지스터는 게이트전극이 게이트배선에 연결되고 드레인전극이 데이터배선에 연결되고 소스전극이 노드에 연결되며,
    상기 구동 박막트랜지스터는 게이트전극이 노드에 연결되고 드레인전극이 고전위배선에 연결되고 소스전극이 제1서브발광소자의 애노드에 연결되며,
    상기 센싱 박막트랜지스터는 게이트전극이 게이트배선에 연결되고 드레인전극이 센싱배선과 연결되고 소스전극이 상기 구동 박막트랜지스터의 소스전극에 연결되며,
    상기 제2박막트랜지스터는 게이트전극이 노드에 연결되고 드레인전극이 상기 센싱 박막트랜지스터의 소스전극에 연결되고 소스전극이 제1서브발광소자의 애노드에 연결되는 표시장치.
  7. 제6항에 있어서, 상기 제2박막트랜지스터는 계조에 따라 다른 크기의 저항으로 작용하여 상기 제1계조구동에서는 상기 제2서브발광영역에 공급되는 전류를 차단하고 상기 제2계조구동에서는 상기 제2서브발광영역에 전류를 공급하는 표시장치.
  8. 제7항에 있어서, 상기 제2박막트랜지스터의 저항은 다음의 식으로 표현되며,
    Figure pat00003

    여기서, VDS는 제2박막트랜지스터의 드레인-소스간 전압, ID는 제2박막트랜지스터를 흐르는 전류, Kn은 제2박막트랜지터의 고유 상수, W는 제2박막트랜지스터의 채널의 폭, L은 제2박막트랜지스터의 채널의 길이, VGS는 제2박막트랜지스터의 게이트-소스간 전압, VTh는 제2박막트랜지스터의 문턱전압인 표시장치.
  9. 제1항에 있어서, 상기 제1서브화소에 배치된 상기 발광소자는,
    제1전극;
    상기 제1전극 위에 배치된 유기발광층;
    상기 유기발광층 위에 배치된 제2전극을 포함하는 표시장치.
  10. 제2항에 있어서, 상기 제2서브화소에 배치된 상기 제1 및 제2서브발광소자는 각각,
    제1전극;
    상기 제1전극 위에 배치된 유기발광층;
    상기 유기발광층 위에 배치된 제2전극을 포함하는 표시장치.
  11. 제10항에 있어서, 유기발광층은 백색광을 발광하는 표시장치.
  12. 제10항에 있어서, 상기 제1서브화소와 상기 제2서브화소 사이에 형성된 트렌치를 더 포함하는 표시장치.
  13. 제12항에 있어서, 상기 유기발광층은 상기 트렌치에 의해 단선되는 표시장치.
  14. 제1항에 있어서, 상기 유기발광소자 상부에 형성된 봉지층을 더 포함하는 표시장치.
  15. 제14항에 있어서, 상기 봉지층은,
    무기물질로 이루어진 제1봉지층;
    유기물질로 이루어져 상기 제1봉지층 위에 형성된 제2봉지층;
    무기물질로 이루어져 상기 제2봉지층 위에 형성된 제3봉지층을 포함하는 표시장치.
  16. 제15항에 있어서, 상기 봉지층 위에 형성된 컬러필터층을 더 포함하는 표시장치.
  17. 제16항에 있어서, 상기 컬러필터층은 R,G,B 컬러필터를 포함하는 표시장치.
  18. 제17항에 있어서, 상기 제2서브화소의 제1서브발광영역 및 제2서브발광영역에 형성되는 컬러필터는 일체로 형성되는 표시장치.

KR1020210193271A 2021-12-30 2021-12-30 표시장치 Pending KR20230102838A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210193271A KR20230102838A (ko) 2021-12-30 2021-12-30 표시장치
US18/076,696 US20230217768A1 (en) 2021-12-30 2022-12-07 Display device
CN202211655255.2A CN116419608A (zh) 2021-12-30 2022-12-22 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210193271A KR20230102838A (ko) 2021-12-30 2021-12-30 표시장치

Publications (1)

Publication Number Publication Date
KR20230102838A true KR20230102838A (ko) 2023-07-07

Family

ID=86991477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210193271A Pending KR20230102838A (ko) 2021-12-30 2021-12-30 표시장치

Country Status (3)

Country Link
US (1) US20230217768A1 (ko)
KR (1) KR20230102838A (ko)
CN (1) CN116419608A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289012B2 (en) * 2017-09-07 2022-03-29 PlayNitride Inc. Micro light emitting diode display panel and driving method thereof
CN107507573B (zh) * 2017-10-09 2023-07-04 深圳市华星光电半导体显示技术有限公司 Amoled显示装置及其驱动方法
US11037912B1 (en) * 2020-01-31 2021-06-15 X Display Company Technology Limited LED color displays with multiple LEDs connected in series and parallel in different sub-pixels of a pixel

Also Published As

Publication number Publication date
CN116419608A (zh) 2023-07-11
US20230217768A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US20230137112A1 (en) Display apparatus
US12048215B2 (en) Display apparatus
KR20210081572A (ko) 유기발광 표시장치
US9219103B2 (en) Organic light emitting diode display
CN111326673B (zh) 显示装置
TW201703017A (zh) 有機發光二極體顯示器
KR20140077002A (ko) 유기발광 표시장치
US20220052135A1 (en) Display apparatus
CN104134678A (zh) 有机发光二极管显示器
US10950822B2 (en) Display device capable of improving light extraction efficiency
KR20220038649A (ko) 표시장치
US12356841B2 (en) Light-emitting display device
KR20210050144A (ko) 발광 표시 패널
US20090015145A1 (en) Organic light emitting device
KR102418513B1 (ko) 전계발광 표시장치
KR20150039440A (ko) 유기 발광 디스플레이 장치
US11839109B2 (en) Display apparatus
US12219815B2 (en) Display device
KR102344142B1 (ko) 표시장치
KR20230095457A (ko) 저전위배선을 포함하는 유기발광다이오드 표시장치
KR20240119586A (ko) 먹스부를 포함하는 표시장치 및 그 구동방법
KR20150077169A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR20230102838A (ko) 표시장치
KR102563966B1 (ko) 발광 표시 장치
KR102646400B1 (ko) 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20211230

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20240412

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20211230

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20250204

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20250507

Patent event code: PE09021S01D