KR20230090850A - 조리 장치 및 그 제어 방법 - Google Patents

Abstract

복수의 파워 유닛을 소음없이 동시에 제어할 수 있는 조리 장치가 개시된다. 구체적으로, 조리 용기가 놓인 위치에 중첩된 복수의 파워 유닛 각각의 동작 주파수를 기반으로 하나의 동작 주파수를 결정하고, 결정된 동작 주파수를 이용하여 파워 유닛의 동작을 제어하는 조리 장치가 개시된다.

Description

조리 장치 및 그 제어 방법{COOKING APPARATUS AND METHOD FOR CONTROLLING THEREOF}

본 개시는 복수의 파워 유닛(Power unit)을 포함하는 조리 장치 및 그 제어 방법에 관한 것이다.

조리 장치는 음식물과 같은 피조리물을 담은 조리 용기(container)를 가열하여 조리하는 기기이다. 조리 장치는 다양한 방식으로 조리 용기를 가열하여 조리할 수 있다. 유도 가열(Induction Heating, IH) 방식을 기반으로 하는 조리 장치는 버너(burner)에 전류를 공급하여 자기장(magnetic field)을 발생시킨다. 자기장이 발생되는 조리 장치의 버너에 놓인 도전성 조리 용기(conductive container) 저면에 자기장이 통과하면서 패러데이 법칙에 의해 와전류(eddy current)가 유도된다. 이에 따라 도전성 조리 용기는 표면 저항에 의한 줄(Joule)열이 발생하여 가열되고, 도전성 조리 용기에 담긴 피조리물은 조리된다. 이와 같이, 유도 가열 방식을 기반으로 하는 조리 장치는 전기 에너지를 열 에너지로 변환시키는 유도 가열의 원리를 이용한 것이다.

유도 가열 방식을 기반으로 하는 조리 장치는, 하나의 파워 유닛(power unit)에 의해 제어되는 버너의 범위가 제한적이다. 따라서 조리 용기가 놓인 위치가 하나의 파워 유닛에 의해 제어되는 버너의 범위를 벗어나면, 하나의 파워 유닛에 의해 제어되는 버너만 동작하고, 다른 파워 유닛에 의해 제어되는 버너는 동작하지 않으므로, 조리 용기의 사이즈가 제한되는 문제가 있다.

이러한 문제를 개선하기 위해, 조리 용기가 놓인 위치에 따라 복수의 파워 유닛을 함께 동작시킬 경우, 파워 유닛별 부품간의 편차 및 버너 출력의 차이 등을 이유로 복수의 파워 유닛 간의 공진 주파수(resonant frequency) 차이가 발생할 수 있다. 복수의 파워 유닛 간의 공진 주파수 차이가 가청 주파수 대역에 포함될 경우에, 조리 장치는 사용자가 인지할 수 있는 소음(가청 소음)을 발생한다. 예를 들어, 제 1 파워 유닛의 공진 주파수가 30kHz이고, 제 2 파워 유닛의 공진 주파수가 35kHz일 때, 제 1 파워 유닛과 제 2 파워 유닛 간의 공진 주파수 차이가 5kHz로, 가청 주파수의 범위인 20Hz에서 20kHz에 포함된다. 따라서, 제 1 파워 유닛과 제 2 파워 유닛을 함께 동작시킬 경우에, 사용자는 소음을 인지하게 된다. 특히, 제 1 파워 유닛에 의해 제어되는 제 1 버너와 제 2 파워 유닛에 의해 제어되는 제 2 버너가 물리적으로 인접할수록 소음이 크게 발생한다.

본 개시의 일 실시예에 따르면, 조리 용기가 놓인 위치를 기반으로 복수의 파워유닛이 함께 동작함에 따라 발생되는 소음을 차단할 수 있는 조리 장치 및 그 제어 방법이 제공될 수 있다.

본 개시의 일 실시예에 따른 조리 장치는, 적어도 하나의 워킹 코일(working coil)을 포함하는 복수의 버너(burner); 복수의 버너 중에서 적어도 하나의 제 1 버너의 출력(power)을 제어하는 제 1 파워 유닛(power unit); 및 복수의 버너 중에서 적어도 하나의 제 2 버너의 출력을 제어하는 제 2 파워 유닛; 및 조리 용기가 놓인 위치가 적어도 하나의 제 1 버너의 일부와 적어도 하나의 제 2 버너의 일부에 중첩된 위치이면, 제 1 파워 유닛의 제 1 동작 주파수와 제 2 파워 유닛의 제 2 동작 주파수를 이용하여 제 3 동작 주파수를 결정하고, 결정된 제 3 동작 주파수를 이용하여 제 1 파워 유닛과 제 2 파워 유닛이 함께 동작하도록 제어하는 적어도 하나의 프로세서를 포함할 수 있다.

본 개시의 일 실시예에 따른, 복수의 버너 중에서 적어도 하나의 제 1 버너의 출력(power)을 제어하는 제 1 파워 유닛(power unit), 및 복수의 버너 중에서 적어도 하나의 제 2 버너의 출력을 제어하는 제 2 파워 유닛을 포함하는 조리 장치의 제어 방법은, 조리 장치에 조리 용기가 놓인 위치가 적어도 하나의 제 1 버너의 일부와 적어도 하나의 제 2 버너의 일부에 중첩된 위치이면, 제 1 파워 유닛의 제 1 동작 주파수와 제 2 파워 유닛의 제 2 동작 주파수를 이용하여 제 3 동작 주파수를 결정하는 단계; 및 결정된 제 3 동작 주파수를 이용하여 제 1 파워 유닛과 제 2 파워 유닛이 함께 동작하도록 제어하는 단계를 포함할 수 있다.

도 1은 본 개시의 일 실시예에 따른 조리 장치의 동작 개념을 설명하기 위한 도면이다.
도 2는 본 개시의 일 실시예에 따른 조리 장치에 포함되는 버너의 구조 예시도이다.
도 3은 본 개시의 일 실시예에 따른 조리 장치에 포함되는 버너의 구조 예시도이다.
도 4는 본 개시의 일 실시예에 따른 조리 장치에 포함되는 버너의 구조 예시도이다.
도 5는 본 개시의 일 실시예에 따른 조리 장치에 포함되는 버너의 구조 예시도이다.
도 6은 본 개시의 일 실시예에 따른 조리 장치의 기능을 설명하기 위한 블록 구성도이다.
도 7은 본 개시의 일 실시예에 따른 조리 장치에 포함된 버너들의 동작 예시도이다.
도 8은 본 개시의 일 실시예에 따른 조리 장치에 포함되는 파워 유닛의 기능을 설명하기 위한 블록 구성도이다.
도 9는 본 개시의 일 실시예에 따른 조리 장치의 기능을 설명하기 위한 블럭 구성도이다.
도 10은 본 개시의 일 실시예에 따른 조리 장치에 포함된 버너들의 동작 예시도이다.
도 11은 본 개시의 일 실시예에 따른 조리 장치의 기능을 설명하기 위한 기능 블록도이다.
도 12는 본 개시의 일 실시예에 따른 조리 장치에 포함된 버너들과 사용자 인터페이스에 포함되는 입력 버튼간의 관계 예시도이다.
도 13은 본 개시의 일 실시예에 따른 조리 장치에 저장되는 버너 정보의 예시도이다.
도 14는 본 개시의 일 실시예에 따른 조리 장치에 저장되는 버너 정보의 다른 예시도이다.
도 15는 본 개시의 일 실시예에 따른 조리 장치의 제어 방법을 설명하기 위한 순서도이다.
도 16은 본 개시의 일 실시예에 따른 조리 장치의 제어 방법을 설명하기 위한 순서도이다.

본 개시에서 사용되는 용어에 대해 간략히 설명하고, 본 개시의 일 실시예에 대해 구체적으로 설명하기로 한다.

본 개시에서 사용되는 용어는 본 개시의 일 실시예에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 본 개시의 실시예의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.

본 개시 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 본 개시에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.

아래에서는 첨부한 도면을 참고하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시의 일 실시예는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 개시의 일 실시예를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 본 개시 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

도 1은 본 개시의 일 실시예에 따른 조리 장치의 동작 개념을 설명하기 위한 도면이다.

본 개시의 일 실시예에 따른 조리 장치(100)는 제 1 파워 유닛(110), 제 2 파워 유닛(120), 제 3 파워 유닛(130), 제 1 파워 유닛(110)에 의해 출력(power)이 제어되는 제 1 내지 제 4 버너(110-1~110-4), 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 내지 제 4 버너(120-1~120-4), 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4), 및 사용자 인터페이스(140)를 포함한다.

본 개시의 일 실시예에 따른 조리 장치(100)에 포함되는 구성 요소는 도 1에 도시된 바로 제한되지 않는다. 예를 들어, 조리 장치(100)는 제 1 내지 제 4 버너(110-1~110-4)의 출력을 제어하는 제 1 파워 유닛(110)과 제 1 내지 제 4 버너(120-1~120-4)의 출력을 제어하는 제 2 파워 유닛(120) 및 사용자 인터페이스(140)를 포함할 수 있다. 제 1 내지 제 3 파워 유닛(110, 120, 130)은 각각 대응되는 버너에 출력을 공급하는 전력 공급부(power supply element)로 언급될 수 있다.

제 1 내지 제 4 버너(110-1~110-4), 제 1 내지 제 4 버너(120-1~120-4), 및 제 1 내지 제 4 버너(130-1~130-4)는 각각 적어도 하나의 워킹 코일(working coil)을 포함하는 가열 영역(heating area), 화구(crater), 또는 쿠킹 존(cooking zone)을 나타낼 수 있다. 워킹 코일은 전류가 흐르면 자기장(magnetic field)을 발생하는 유도 가열 코일(induction heating coil)로 구성될 수 있다.

본 개시의 일 실시예에 따른 조리 장치(100)는 조리 용기(150-1, 150-2)가 복수의 버너와 중첩되게 놓이고, 복수의 버너들이 서로 다른 파워 유닛에 의해 제어될 때, 서로 다른 파워 유닛의 공진 주파수(resonant frequency)를 동일하게 설정하고, 서로 다른 파워 유닛을 함께 동작시켜, 조리 장치(100)에서 발생되는 소음을 줄일 수 있다. 파워 유닛의 공진 주파수는 버너에 고주파 유도 자기장이 발생되도록 하는 것으로, 파워 유닛의 동작 주파수로 언급될 수 있다. 파워 유닛의 공진 주파수의 발생이 원활해야 버너에서 원하는 출력(power)에 대응되는 고주파 유도 자기장(high-frequency induced magnetic field)이 발생될 수 있다. 파워 유닛의 공진 주파수는 버너와 버너에 놓인 조리 용기의 재질에 따라 변경되는 인덕터(inductor, L)와 파워 유닛에 포함된 인버터 회로에 포함된 커패시터(capacitor, C)의 조합으로 발생된다. 이하 설명에서 공진 주파수를 동작 주파수 언급하기로 한다.

도 1의 160을 참조하면, 조리 용기(150-1)가 모든 버너들(110-1~110-4, 120-1~120-4, 130-1~130-4)에 중첩된 경우이다. 도 1의 160에서, 본 개시의 일 실시 예에 따른 조리 장치(100)는 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수를 동일하게 설정하고, 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)을 함께 동작시킬 수 있다.

제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수를 동일하게 설정하는 것은 사용자 인터페이스(140)에 의해 수행될 수 있다. 사용자 인터페이스(140)에 의해 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수를 동일한 주파수로 설정할 경우에, 사용자 인터페이스(140)는 조리 장치(100)에서 마스터 디바이스이고, 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)은 조리 장치(100)에서 슬레이브 디바이스로 언급될 수 있다.

또한, 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수를 동일한 주파수로 설정하는 것은 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130) 간의 통신을 기반으로 수행될 수 있다.

도 1의 170을 참조하면, 조리 용기(150-2)가 제 1 내지 제 4 버너(110-1~110-4)와 제 1 내지 제 4 버너(120-1~120-4)에 중첩된 경우이다. 도 1의 170에서, 본 개시의 일 실시 예에 따른 조리 장치(100)는 제 1 내지 제 4 버너(110-1~110-4)를 제어하는 제 1 파워 유닛(110)과 제 1 내지 제 4 버너(120-1~120-4)를 제어하는 제 2 파워 유닛(120)의 동작 주파수를 동일한 주파수로 설정하고, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)을 함께 동작시킬 수 있다.

제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수를 동일한 주파수로 설정하는 것은 사용자 인터페이스(140)에 의해 수행될 수 있다. 사용자 인터페이스(140)에 의해 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수를 동일한 주파수로 설정할 경우에, 사용자 인터페이스(140)는 조리 장치(100)에서 마스터 디바이스이고, 제 1 파워 유닛(110) 및 제 2 파워 유닛(120)은 조리 장치(100)에서 슬레이브 디바이스로 언급될 수 있다.

또한, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수를 동일한 주파수로 설정하는 것은 제 1 파워 유닛(110)과 제 2 파워 유닛(120) 간의 통신을 기반으로 수행될 수 있다.

도 1의 180을 참조하면, 조리 용기(150-2)가 제 1 내지 제 4 버너(120-1~120-4)와 제 1 내지 제 4 버너(130-1~130-4)에 중첩된 경우이다. 본 개시의 일 실시 예에 따른 조리 장치(100)는 제 1 내지 제 4 버너(120-1~120-4)를 제어하는 제 2 파워 유닛(120)과 제 1 내지 제 4 버너(130-1~130-4)를 제어하는 제 3 파워 유닛(130)의 동작 주파수를 동일한 주파수로 설정하고, 제 2 파워 유닛(120)과 제 3 파워 유닛(130)을 함께 동작시킬 수 있다.

제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수를 동일한 주파수로 설정하는 것은 사용자 인터페이스(140)에 의해 수행될 수 있다. 사용자 인터페이스(140)에 의해 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수를 동일한 주파수로 설정할 경우에, 사용자 인터페이스(140)는 조리 장치(100)에서 마스터 디바이스이고, 제 2 파워 유닛(120) 및 제 3 파워 유닛(130)은 조리 장치(100)에서 슬레이브 디바이스로 언급될 수 있다.

또한, 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수를 동일한 주파수로 설정하는 것은 제 2 파워 유닛(120)과 제 3 파워 유닛(130) 간의 통신을 기반으로 수행될 수 있다.

도 1에 도시된 버너들(110-1~110-4, 120-1~120-4, 130-1~130-4)은 사각지대 없이 촘촘하게 배열되도록 모두 타원형으로 가로로 배열된 구조를 갖는다. 이에 따라 조리 장치(100)는 조리 용기(container)의 사이즈와 조리 용기가 놓인 위치에 관계없이 동작할 수 있다. 본 개시의 일 실시예에 따른 조리 장치(100)에 포함된 버너들(110-1~110-4, 120-1~120-4, 130-1~130-4)과 조리 용기 간의 중첩 예는 도 1에 도시된 바로 제한되지 않는다. 예를 들어, 후술할 도 7 또는 도 10에 도시된 바와 같이, 본 개시의 일 실시예에 따른 조리 장치(100)에 포함된 버너들(110-1~110-4, 120-1~120-4, 130-1~130-4)과 조리 용기는 중첩될 수 있다.

도 1에 도시된 조리 장치(100)에 포함된 사용자 인터페이스(140)는 후술할 도 6의 사용자 인터페이스(610), 도 9의 사용자 인터페이스(910), 또는 도 11의 사용자 인터페이스(1122)일 수 있다. 도 1에 도시된 조리 장치(100)에 포함된 제 1 파워 유닛(110)은 후술할 도 6의 제 1 파워 유닛(110), 도 9의 제 1 파워 유닛(110), 또는 도 11의 제 1 파워 유닛(110)일 수 있다. 도 1에 도시된 조리 장치(100)에 포함된 제 2 파워 유닛(120)은 후술할 도 6의 제 2 파워 유닛(120), 도 9의 제 2 파워 유닛(120), 또는 도 11의 제 1 파워 유닛(120)일 수 있다. 도 1에 도시된 조리 장치(100)에 포함된 제 3 파워 유닛(130)은 후술할 도 6의 제 3 파워 유닛(130), 도 9의 제 3 파워 유닛(130), 또는 도 11의 제 3 파워 유닛(130)일 수 있다.

본 개시의 일 실시예에 따른 조리 장치(100)는 무선 통신을 기반으로 외부 디바이스에 의해 제어되거나 외부 디바이스로 알림 메시지를 전송할 수 있다. 이를 위해 조리 장치(100)는 외부 디바이스와 통신을 수행할 수 있는 통신부를 더 포함할 수 있다.

본 개시의 일 실시예에 따른 조리 장치(100)에 포함되는 버너의 구조는 도 1에 도시된 바로 제한되지 않는다. 예를 들어, 도 2, 도 3, 도 4, 및 도 5에 도시된 바와 같이, 본 개시의 일 실시예에 따른 조리 장치(100)에 포함되는 버너는 다양한 형태로 구성될 수 있다.

도 2는 본 개시의 일 실시예에 따른 조리 장치(100)에 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)이 포함된 경우에, 조리 장치(100)에 포함되는 버너의 구조 예시도이다.

도 2의 210을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로(horizontal)로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 및 제 2 버너(120-1, 120-2)는 타원형으로 조리 장치(100)의 후면(rear)에 인접한 위치에 세로(vertical)로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 3 및 제 4 버너(120-3, 120-4)는 타원형으로 조리 장치(100)의 전면(front)에 인접한 위치에 세로로 배열된다. 제 3 파워 유닛(130)에 의해 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 2의 220를 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 및 제 2 버너(120-1, 120-2)는 타원형으로 조리 장치(100)의 후면에 인접한 위치에 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 3 및 제 4 버너(120-3, 120-4)는 타원형으로 조리 장치(100)의 전면에 인접한 위치에 세로로 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 2의 230을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 타원형으로 조리 장치(100)의 후면에 인접한 위치에 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 2 및 제 3 버너(120-2, 120-3)는 타원형으로 조리 장치(100)의 중앙에 세로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 4 버너(120-4)는 타원형으로 조리 장치(100)의 전면에 인접한 위치에 가로로 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 2의 240을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 및 제 2 버너(120-1, 120-2)는 타원형으로 조리 장치(100)의 후면에 인접한 위치에 세로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 3 및 제 4 버너(120-3, 120-4)는 타원형으로 조리 장치(100)의 전면에 인접한 위치에 가로로 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 3은 본 개시의 일 실시예에 따른 조리 장치(100)에 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)이 포함된 경우에, 조리 장치(100)에 포함되는 버너의 구조 예시도이다.

도 3의 310을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 및 제 2 버너(120-1, 120-2)는 타원형으로 조리 장치(100)의 후면에 인접한 위치에 세로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 3 버너(120-3)는 원형으로 조리 장치(100)의 전면에 인접한 위치에 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 3의 320을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 원형으로 조리 장치(100)의 후면에 인접한 위치에 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 2 및 제 3 버너(120-2, 120-3)는 타원형으로 조리 장치(100)의 전면에 인접한 위치에 세로로 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 3의 330을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 타원형으로 조리 장치(100)의 후면에 인접한 위치에 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 2 버너(120-2)는 원형으로 조리 장치(100)의 중앙에 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 3 버너(120-3)는 타원형으로 조리 장치(100)의 전면에 인접한 위치에 가로로 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 3의 340을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 원형으로 조리 장치(100)의 후면에 인접한 위치에 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 2 버너(120-2)는 원형으로 조리 장치(100)의 전면에 인접한 위치에 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 4는 본 개시의 일 실시예에 따른 조리 장치(100)에 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)이 포함된 경우에, 조리 장치(100)에 포함되는 버너의 구조 예시도이다.

도 4의 410을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 원형으로 조리 장치(100)의 중앙에 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)는 타원형으로 가로로 배열된다.

도 4의 420을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 버너(110-1)는 원형으로 조리 장치(100)의 후면에 인접한 위치에 배열된다. 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 2 버너(110-2)는 원형으로 조리 장치(100)의 전면에 인접한 위치에 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 원형으로 조리 장치(100)의 중앙에 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 버너(130-1)는 원형으로 조리 장치(100)의 후면에 인접한 위치에 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 2 버너(130-2)는 원형으로 조리 장치(100)의 전면에 인접한 위치에 배열된다.

도 4의 430을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 원형으로 조리 장치(100)의 중앙에 배열된다. 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 버너(130-1)는 원형으로 조리 장치(100)의 후면에 인접한 위치에 배열된다. 제 2 버너(130-2)는 원형으로 조리 장치(100)의 전면에 인접한 위치에 배열된다. 제 1 버너(130-1)와 제 2 버너(130-2)의 사이즈는 서로 상이하다.

도 5는 본 개시의 일 실시예에 따른 조리 장치(100)에 제 1 파워 유닛(110)과 제 2 파워 유닛(120)이 포함된 경우에, 조리 장치(100)에 포함되는 버너의 구조 예시도이다.

도 5의 510을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 버너(110-1)는 원형으로 조리 장치(100)의 후면에 인접한 위치에 배열된다. 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 2 버너(110-2)는 원형으로 조리 장치(100)의 전면에 인접한 위치에 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 원형으로 조리 장치(100)의 후면에 인접한 위치에 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 2 버너(120-2)는 원형으로 조리 장치(100)의 전면에 인접한 위치에 배열된다.

도 5의 520을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 원형으로 조리 장치(100)의 중앙에 배열된다.

도 5의 530을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)는 타원형으로 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)는 타원형으로 조리 장치(100)의 후면에 인접한 위치에 가로로 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 2 버너(120-2)는 원형으로 조리 장치(100)의 중앙에 배열된다. 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 3 버너(120-3)는 타원형으로 조리 장치(100)의 전면에 인접한 위치에 가로로 배열된다.

도 2, 도 3, 도 4, 및 도 5에서 제 1 파워 유닛 내지 제 3 파워 유닛(110, 120, 130)에 의해 제어되는 버너들에 대해 서로 다른 모양, 서로 다른 사이즈, 서로 다른 위치에 배열됨에도 불구하고, 동일한 넘버를 기재한 것은 설명의 편의를 위한 것이다. 따라서 제 1 파워 유닛 내지 제 3 파워 유닛(110, 120, 130)에 의해 제어되는 버너들의 위치, 모양, 및 사이즈에 따라 각각 최대 출력은 상이할 수 있다.

또한, 본 개시의 일 실시예에 따른 조리 장치(100)에 포함되는 파워 유닛의 수 및 각 파워 유닛에 의해 출력이 제어되는 버너의 수, 버너의 모양 및 버너의 배열은 도 1, 도 2, 도 3, 도 4, 및 도 5에 도시된 바로 제한되지 않는다. 본 개시의 일 실시 예에 따른 조리 장치(100)는 쿠킹 플레이트(cooking plate)의 너비에 따라 버너의 구조와 파워 유닛 수를 결정할 수 있다. 예를 들어, 조리 장치(100)의 쿠킹 플레이트의 폭(width)이 도 2에 도시된 폭보다 넓어지면, 조리 장치(100)는 도 2에 도시된 것보다 더 많은 수의 버너와 더 많은 수의 파워 유닛을 포함할 수 있다. 조리 장치(100)의 쿠킹 플레이트의 폭이 도 5에 도시된 폭보다 더 좁아지면, 조리 장치(100)는 도 5에 도시된 것보다 더 작은 수의 버너와 더 작은 수의 파워 유닛을 포함할 수 있다.

도 6은 본 개시의 일 실시예에 따른 조리 장치의 기능을 설명하기 위한 블록 구성도이다.

도 6을 참조하면, 본 개시의 일 실시예에 따른 조리 장치(100)는 사용자 인터페이스(610), 메모리(620), 메인 프로세서(630), 제 1 내지 제 4 버너(110-1~110-4)의 출력을 제어하는 제 1 파워 유닛(110)과 제 1 내지 제 4 버너(120-1~120-4)의 출력을 제어하는 제 2 파워 유닛(120)을 포함한다.

사용자 인터페이스(610)는 사용자로부터 제어 명령을 수신하고, 사용자에게 조리 장치(100)의 동작 정보를 표시할 수 있다. 사용자 인터페이스(610)는 도 1에 도시된 바와 같이 조리 장치(100)의 쿠킹 플레이트 상에 위치할 수 있지만 이로 제한되지 않는다. 사용자 인터페이스(610)는 조리 장치(100)의 정면, 측면 또는/및 쿠킹 플레이트 상단에 다양한 형태로 배치될 수 있다.

사용자 인터페이스(610)는 조리 장치(100)의 동작에 관련된 정보 또는 컨텐츠를 표시하는 터치 스크린(611)과 사용자로부터 제어 명령을 수신하는 입력 버튼(612)을 포함할 수 있다. 터치 스크린(611)은 메인 프로세서(630)로부터 전송되는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)에 대한 동작 상태에 관한 정보를 알림 메시지 형태로 출력할 수 있다. 제 1 파워 유닛(110)과 제 2 파워 유닛(120)에 대한 동작 상태에 관한 정보는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)이 함께 동작이 제어되는 상태에 관한 정보를 포함할 수 있다. 제 1 파워 유닛(110)과 제 2 파워 유닛(120)에 대한 동작 상태에 관한 정보는, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)이 함께 동작이 제어되지 않을 경우에, 그 이유에 관한 정보를 포함할 수 있다. 그 이유에 관한 정보는 예를 들어, 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛의 동작 주파수 간의 차이가 임계값 이상이라는 내용일 수 있다.

터치 스크린(611)은 현재 동작되는 버너에 대한 정보를 표시할 수 있다. 예를 들어, 도 7의 720에 도시된 바와 같이, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 버너(110-1) 및 제 2 버너(110-2)와 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1) 및 제 2 버너(120-2)가 동작중이라는 정보를 표시할 수 있다. 도 7은 본 개시의 일 실시예에 따른 조리 장치(100)에 포함된 버너들의 동작 예시도이다.

터치 스크린(611)은 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 차이를 기반으로 제 1 파워 유닛(110)과 제 2 파워 유닛(120)이 함께 동작 가능한지 여부를 판단한 결과를 알림 메시지 형태로 출력할 수 있다. 또한, 터치 스크린(611)은 입력 버튼(612)에 포함된 버너 선택 버튼이 제어됨에 따라 제어된 버튼에 대응되는 버너들이 함께 동작 가능한지 여부를 판단한 결과 정보를 알림 메시지 형태로 출력할 수 있다. 터치 스크린(611)에 출력되는 정보 또는 알림 메시지는, 예를 들어, 메인 프로세서(630)에 의해 메모리(620)에 저장되어 있는 데이터를 리드하여 제공될 수 있으나, 이로 제한되지 않는다.

입력 버튼(612)은 사용자로부터 제어 명령을 수신하고, 수신된 제어 명령에 대응하는 전기적인 신호를 메인 프로세서(630)로 출력하는 복수의 버튼을 포함할 수 있다. 예를 들어, 입력 버튼(612)은 조리 장치(100)의 전원 온/오프 명령을 수신하는 동작 버튼, 조리 장치(100)의 출력 레벨(power level)을 업 또는 다운하는 버튼을 포함할 수 있다. 조리 장치(100)의 출력 레벨은 조리 장치(100)가 출력하는 자기장 및/또는 전자기장의 세기를 나타낼 수 있다.

또한, 입력 버튼(612)은 제 1 내지 제 4 버너(110-1~110-4)와 제 1 내지 제 4 버너(120-1~120-4)들에 대해 함께 동작시킬 버너들을 선택할 수 있는 적어도 하나의 버튼을 포함할 수 있다. 적어도 하나의 버튼은 후술할 도 12에 도시된 버튼들(1210)에서 보다 상세하게 설명하기로 한다. 입력 버튼(612)은 터치 형태 또는 토글 스위치 형태로 구성될 수 있지만, 입력 버튼(612)의 형태는 이로 제한되지 않는다.

메모리(620)는 본 개시의 일 실시예에 따라 메인 프로세서(630)의 동작을 수행하기 위한 프로그램 및 데이터를 저장할 수 있다. 메모리(620)는 제 1 내지 제 4 버너(110-1~110-4)와 제 1 내지 제 4 버너(120-1~120-4)에 대해 함께 동작 가능한 버너 정보를 저장할 수 있다. 버너 정보는 후술할 도 13 및 도 14에서 상세하게 설명하기로 한다.

메모리(620)는 롬(ROM), 고속 랜덤 액세스 메모리(RAM), 자기 디스크 저장 장치, 플래시 메모리 장치와 같은 비휘발성 메모리 또는 비휘발성 반도체 메모리 장치를 포함할 수 있다. 예를 들어, 메모리(620)는 반도체 메모리 장치로서 SD(Secure Digital) 메모리 카드, SDHC(Secure Digital High Capacity) 메모리 카드, mini SD 메모리 카드, mini SDHC 메모리 카드, TF(Trans Flach) 메모리 카드, micro SD 메모리 카드, micro SDHC 메모리 카드, 메모리 스틱, CF(Compact Flach), MMC(Multi-Media Card), MMC micro, 또는 XD(eXtreme Digital) 카드 등을 이용할 수 있다. 메모리(620)는 저장부라고 할 수 있다. 또한, 메모리(620)는 네트워크를 통하여 액세스되는 네트워크 부착형(attached) 저장 장치를 포함할 수 있다. 메모리(620)는 상술한 바로 제한되지 않는다.

메인 프로세서(630)는 메모리(620)에 저장된 프로그램을 실행시켜 조리 장치(100)의 전반적인 동작을 제어할 수 있다. 메인 프로세서(630)는 메모리(620)에 저장된 데이터를 리드하여 이용할 수 있다. 메인 프로세서(630)는 메모리(620)에 저장된 데이터를 업데이트 할 수 있다. 메인 프로세서(630)는 메모리(620)에 새로운 데이터를 저장(또는 라이트)할 수 있다. 메인 프로세서(630)는 마이크로 프로세서와 같은 칩으로 구성될 수 있다. 메인 프로세서(630)는 프로세서로 언급될 수 있지만, 메인 프로세서로 언급한 것은 후술할 도 8에 도시된 제 1 파워 유닛(110) 및 제 2 파워 유닛(120)에 포함되는 프로세서(또는 서브 프로세서(860))와 구별하기 위한 것이다. 메인 프로세서(630)는 메모리(620)를 포함하도록 구성될 수 있다.

메인 프로세서(630)는 입력 버튼(612)을 통해 수신되는 입력(버너 선택, 출력 설정 등)에 따라 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작을 제어할 수 있다.

예를 들어, 메인 프로세서(630)는 조리 용기가 제 1 파워 유닛(110)의 제 내지 제 4 버너(110-1~110-4) 중에서 일부와 제 2 파워 유닛(120)의 제 1 내지 제 4 버너(120-1~120-4) 중에서 일부가 중첩된 것이 인식되면, 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정할 수 있다.

메인 프로세서(630)는 제 1 파워 유닛(110)으로부터 전송되는 제 1 내지 제 4 버너(110-1~110-4)에 흐르는 전류와 위상각을 감지한 신호와 제 2 파워 유닛(120)으로부터 전송되는 제 1 내지 제 4 버너(120-1~120-4)에 흐르는 전류와 위상각을 감지한 신호를 기반으로 조리 용기가 중첩된 버너를 감지할 수 있다. 예를 들어, 도 7의 720에 도시된 바와 같이, 제 1 파워 유닛(110) 및 제 2 파워 유닛(120)으로부터 전송되는 각 버너에 흐르는 전류와 위상각을 감지한 신호를 기반으로, 메인 프로세서(630)는 조리 용기가 중첩된 버너가 제 1 및 제 2 버너(110-1, 110-2)와 제 1 및 제 2 버너(120-1, 120-2)인 것을 인식할 수 있다.

조리 용기가 중첩된 버너가 제 1 및 제 2 버너(110-1, 110-2)와 제 1 및 제 2 버너(120-1, 120-2)로 인식되면, 메인 프로세서(630)는 제 1 파워 유닛(110)으로부터 제공되는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)으로부터 제공되는 제 2 파워 유닛(120)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정한다.

예를 들어, 제 1 파워 유닛(110)의 동작 주파수가 25kHz이고, 제 2 파워 유닛(120)의 동작 주파수가 35kHz이면, 메인 프로세서(630)는 제 1 파워 유닛(110)의 동작 주파수인 25kHz, 제 2 파워 유닛(120)의 동작 주파수 35kHz, 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 중간 주파수인 30kHz중 하나를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수로 결정할 수 있다.

예를 들어, 메인 프로세서(630)는 제 1 파워 유닛(110)의 동작 주파수인 25kHz를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수로 결정할 수 있다. 메인 프로세서(630)는 제 2 파워 유닛(120)의 동작 주파수인 35kHz를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수로 결정할 수 있다. 메인 프로세서(630)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 중간 주파수인 30kHz를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수로 결정할 수 있다.

메인 프로세서(630)는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수를 결정할 때, 설정된 출력 레벨에 따라 최저 주파수(예를 들어, 25kHz), 중간 주파수(30kHz), 최고 주파수(35kHz) 중에서 하나를 동작 주파수로서 결정할 수 있다. 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수가 최저 주파수로 결정되면, 제 1 내지 제 4 버너(110-1~110-4)와 제 1 내지 제 4 버너(120-1~120-4)의 출력값은 높은 값으로 동작한다. 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수가 최고 주파수로 결정되면, 제 1 내지 제 4 버너(110-1~110-4)와 제 1 내지 제 4 버너(120-1~120-4)의 출력값은 낮은 값으로 동작한다.

메인 프로세서(630)에 의해 결정되는 동작 주파수는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)을 함께 동작시키기 위한 것이므로, 공통 주파수(common frequency) 또는 동기화 주파수(synchronization frequency)라고 언급할 수 있다. 동기화 주파수는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수를 동일한 주파수로 일치시킨 주파수를 의미한다. 메인 프로세서(630)에 의해 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수를 하나의 동작 주파수로 결정하는 것은 상술한 바로 제한되지 않는다.

메인 프로세서(630)는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)을 함께 동작시키기 위한 동작 주파수가 결정되면, 결정된 동작 주파수를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)으로 전송하여 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작을 제어할 수 있다.

이에 따라 도 7에 도시된 710과 같이 기존에는 제 1 파워 유닛(110)의 제 1 및 제 2 버너(110-1, 110-2)만 동작하였던 것을 720에 도시된 바와 같이 제 1 파워 유닛(110)의 제 1 및 제 2 버너(110-1, 110-2)와 제 2 파워 유닛(120)의 제 1 및 제 2 버너(120-1, 120-2)가 함께 동작하여 조리 용기를 가열함으로써, 조리 용기가 빠르고 균일하게 피조리물을 조리할 수 있다. 도 7은 본 개시의 일 실시 예에 따른 조리 장치에 포함된 버너들의 동작 예시도이다.

또한, 메인 프로세서(630)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 차이가 임계값 이상이면, 제 1 파워 유닛(110)과 제 2 파워 유닛(120) 중 하나의 동작을 중단시키거나 동작하지 않도록 제어할 수 있다. 임계값은 예를 들어, 가청 주파수 대역을 고려하여 20kHz로 설정될 수 있지만, 이로 제한되지 않는다.

메인 프로세서(630)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 차이가 임계값보다 작으면, 제 1 파워 유닛(110)과 제 2 파워 유닛(120) 간의 동작 주파수를 상술한 바와 같이 하나의 동작 주파수로 결정할 수 있다.

메인 프로세서(630)는 입력 버튼(612)을 통해 수신되는 입력(버너 선택, 출력 설정 등)에 따라 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작을 제어하는 신호를 생성할 수 있다.

메인 프로세서(630)는 조리 장치(100)의 각 동작 상황에 관한 정보, 입력 버튼(612)을 통해 수신된 입력에 따라 조리 장치(100)에 설정된 조건 정보 등을 터치 스크린(611)으로 전송하여 표시할 수 있다.

제 1 파워 유닛(110)과 제 2 파워 유닛(120)은 도 8에 도시된 바와 같이 구성될 수 있다. 도 8은 본 개시의 일 실시예에 따른 조리 장치에 포함되는 파워 유닛의 기능을 설명하기 위한 블록 구성도이다. 이하 설명의 편의를 위해 제 1 파워 유닛(110)의 블럭 구성도로 설명하지만, 이하 설명은 제 2 파워 유닛(120) 및 후술할 도 9 및 도 11에 도시된 제 3 파워 유닛(130)에도 적용될 수 있다.

도 8을 참조하면, 제 1 파워 유닛(110)은 필터(810), 정류부(820), 인버터(830), 전류 감지부(840), 분배회로(850), 서브 프로세서(860), 및 메모리(870)를 포함하지만, 제 1 파워 유닛(110)의 구성은 도 8로 제한되지 않는다.

필터(810)는 외부에서 공급되는 교류 전력(Alternating Current, AC)에 포함된 고주파 잡음(예를 들어, 교류 전력의 고조파)을 제거하고, 미리 정해진 주파수(예를 들어, 50Hz, 60Hz)의 교류 전압과 교류 전류를 통과시킨다. 필터(810)는 EMI(Electro Magnetic Interference) 필터로 구성될 수 있지만, 이로 제한되지 않는다. 필터(810)는 인덕터(L)와 커패시터(C)를 포함할 수 있다. 인덕터(L)는 고주파 잡음의 통과를 차단하고, 커패시터(C)는 고주파 잡음을 외부 전원(AC)으로 바이패스 시킬 수 있다. 필터(810)는 고주파 잡음이 제거된 교류 전력을 정류부(820)로 전송한다.

정류부(820)는 인가되는 교류 전력을 직류 전력으로 변환한다. 정류부(820)는 시간에 따라 크기와 극성(양의 전압 또는 음의 전압)이 변화하는 교류 전압을 크기와 극성이 일정한 직류 전압으로 변환한다. 정류부(820)는 브리지 다이오드를 포함할 수 있다. 예를 들어, 정류부(820)는 4개의 다이오드를 포함할 수 있다. 4개의 다이오드는 2개씩 직렬로 연결된 다이오드 쌍을 형성하고, 2개의 다이오드 쌍은 서로 병렬로 연결될 수 있다. 브리지 다이오드는 시간에 따라 극성이 변화하는 교류 전압을 극성이 일정한 양의 전압으로 변화하고, 시간에 따라 방향이 변화하는 교류 전류를 방향이 일정한 양의 전류로 변화한다. 또한, 정류부(820)는 직류 연결 커패시터(DC(Direct Current) link capacitor)를 포함할 수 있다. 직류 연결 커패시터는 시간에 따라 크기가 변화하는 양의 전압을 일정한 크기의 직류 전압으로 변환할 수 있다. 정류부(820)에서 출력되는 직류 전압은 인버터(830)로 전송된다.

인버터(830)는 제 1 내지 제 4 버너(110-1~110-4)로 구동 전류를 공급하거나 차단하는 2개의 스위칭 회로와 제 1 내지 제 4 버너(110-1~110-4)와 함께 공진을 일으키는 공진 회로를 포함한다. 2개의 스위칭 회로는 서브 프로세서(860)로부터 전송되는 구동 제어 신호에 따라 교차적으로 턴 온 또는 턴 오프된다. 2개의 스위칭 회로가 교차적으로 턴 온 또는 턴 오프되는 것은 2개의 스위칭 회로 중 하나의 스위치가 턴 온 되면, 다른 하나의 스위치는 턴 오프되는 것을 의미한다. 2개의 스위칭 회로의 턴 온 또는 턴 오프에 따라 제 1 내지 제 4 버너(110-1 ~110-4)로 구동 전류가 흘러가거나 2개의 스위칭 회로를 통해 제 1 내지 제 4 버너(110-1~110-4)로부터 구동 전류가 흘러 들어올 수 있다. 2개의 스위칭 회로는 제 1 파워 유닛(110)으로 인가되는 동작 주파수에 따라 턴 온 또는 턴 오프된다. 예를 들어, 제 1 파워 유닛(110)으로 인가되는 동작 주파수가 25kHz이면, 인가되는 25kHz에 의해 2개의 스위칭 회로는 턴 온 또는 턴 오프된다. 예를 들어, 제 1 파워 유닛(110)으로 인가되는 동작 주파수가 36kHz이면, 인가되는 36kHz에 의해 2개의 스위칭 회로는 턴 온 또는 턴 오프된다. 예를 들어, 제 1 파워 유닛(110)으로 인가되는 동작 주파수가 70kHz이면, 인가되는 70kHz에 의해 2개의 스위칭 회로는 턴 온 또는 턴 오프된다.

2개의 스위칭 회로는 응답 속도가 빠른 반도체 소자 스위치를 포함할 수 있다. 예를 들어, 2개의 스위칭 회로는 양극성 접합 트랜지스터(bipolar junction transistor, BJT), 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field effect transistor, MOSFET), 절연 게이트 양극성 트랜지스터(insulated gate bipolar transistor, IGBT), 사이리스터(thyristor) 등을 포함할 수 있다.

공진 회로는 복수의 공진 커패시터를 직렬로 구성할 수 있다. 2개의 스위칭 회로가 턴 온 또는 턴 오프함에 따라 복수의 공진 커패시터를 통해 제 1 내지 제 4 버너(110-1~110-4)로 전류가 출력되거나 복수의 공진 커패시터를 통해 제 1 내지 제 4 버너(110-1~110-4)로부터 전류가 입력될 수 있다.

이와 같이 인버터(830)에 포함되는 2개의 스위칭 회로의 턴 온 또는 턴 오프에 따라 제 1 내지 제 4 버너(110-1~110-4)에 흐르는 전류의 크기 및 방향을 변경할 수 있는 교류 전류를 제공할 수 있다. 또한, 2개의 스위칭 회로의 스위치 주기가 길수록(동작 주파수가 작을수록), 제 1 내지 제 4 버너(110-1~110-4)로 공급되는 전류가 커지면서 제 1 내지 제 4 버너(110-1~110-4)가 출력하는 자기장의 세기(조리 장치(100)의 출력)이 커진다.

전류 감지부(840)는 인버터(830)로부터 제 1 내지 제 4 버너(110-1~110-4)로 흐르는 전류와 위상각을 검출하여 서브 프로세서(860)로 제공한다. 이에 따라 서브 프로세서(860)는 제 1 내지 제 4 버너(110-1~110-4)에 중첩된 조리 용기의 위치를 인식할 수 있다. 서브 프로세서(860)는 인식된 조리 용기의 위치를 메인 프로세서(630)로 전송한다.

분배회로(850)는 제 1 내지 제 4 버너(110-1~110-4)에 공급되는 전류를 통과시키거나 차단하는 복수의 스위치를 포함할 수 있다. 분배회로(850)에 포함되는 복수의 스위치는 서브 프로세서(860)로부터 전송되는 분배 제어 신호에 의해 턴 온 또는 턴 오프된다.

서브 프로세서(860)는 메모리(870)에 저장된 프로그램을 실행시키고, 메모리(870)에 저장된 데이터를 이용하여 제 1 파워 유닛(110)의 동작을 제어할 수 있다. 서브 프로세서(860)는 메인 프로세서(630)로부터 수신되는 동작 주파수를 이용하여 인버터(830)에 포함된 2개의 스위칭 회로의 턴 온 또는 턴 오프 동작을 제어할 수 있다.

서브 프로세서(860)는 메모리(870)에 저장된 데이터를 리드하여 사용하거나 메모리(870)에 데이터를 저장할 수 있다. 예를 들어, 제 1 내지 제 4 버너(110-1~110-4)의 출력 레벨에 관한 정보 또는 제 1 내지 제 4 버너(110-1~110-4)의 동작 상태에 관한 정보를 메모리(870)에 일시적으로 저장하고 관리할 수 있다.

서브 프로세서(860)는 메모리(870)를 포함하도록 구성될 수 있다. 메모리(870)는 도 6의 메모리(620)와 같은 구성 요소로 구성될 수 있다. 메모리(870)는 본 개시의 일 실시예에 따라 서브 프로세서(860)의 동작을 수행하기 위한 프로그램 및 데이터를 저장할 수 있다. 메모리(870)는 제 1 내지 제 4 버너(110-1~110-4)에 대한 정보를 저장할 수 있다. 메모리(870)에 저장되는 제 1 내지 제 4 버너(110-1~110-4)에 대한 정보는, 예를 들어, 제 1 내지 제 4 버너(110-1~110-4)에 흐르는 전류 및 위상각 정보, 및 제 1 파워 유닛(110)의 동작 주파수에 관한 정보를 포함할 수 있으나, 이로 제한되지 않는다.

메모리(870)는 롬(ROM), 고속 랜덤 액세스 메모리(RAM), 자기 디스크 저장 장치, 플래시 메모리 장치와 같은 비휘발성 메모리 또는 비휘발성 반도체 메모리 장치를 포함할 수 있다. 예를 들어, 메모리(870)는 반도체 메모리 장치로서 SD(Secure Digital) 메모리 카드, SDHC(Secure Digital High Capacity) 메모리 카드, mini SD 메모리 카드, mini SDHC 메모리 카드, TF(Trans Flach) 메모리 카드, micro SD 메모리 카드, micro SDHC 메모리 카드, 메모리 스틱, CF(Compact Flach), MMC(Multi-Media Card), MMC micro, 또는 XD(eXtreme Digital) 카드 등을 이용할 수 있다. 메모리(870)는 저장부라고 할 수 있다.

도 6에 도시된 조리 장치(100)는, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)에 각각 다른 조리 용기가 함께 놓여 동작할 경우에도, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수를 동일하게 설정할 수 있다. 하지만, 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 차이가 임계값 이상(예를 들어, 버너의 출력 레벨이 차이가 큰 경우)으로 판단되면, 메인 프로세서(630)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수를 하나의 동작 주파수로 결정할 수 없다고 판단한다. 이에 따라 메인 프로세서(630)는 제 1 파워 유닛(110)과 제 2 파워 유닛(120) 중 하나의 파워 유닛의 동작을 중단시킨다.

메인 프로세서(630)는 사용자 인터페이스(610)의 터치 스크린(611)을 통해 중단된 파워 유닛에 대한 알림 메시지를 출력하여 사용자가 인지할 수 있도록 한다. 예를 들어, 두개의 파워 유닛을 동시에 동작시킬 경우에, 소음이 발생될 수 있어 제 2 파워 유닛(120)의 동작을 중단하였으므로, 제 1 파워 유닛(110)의 출력 레벨과 같은 출력 레벨로 제 2 파워 유닛(120)의 출력 레벨을 설정하도록 안내 메시지를 출력할 수 있다. 사용자 인터페이스(610)는 안내 메시지를 음성으로 출력할 수 있도록 오디오 출력부를 더 포함할 수 있다.

도 9는 본 개시의 일 실시예에 따른 조리 장치(100)의 기능을 설명하기 위한 블럭 구성도이다.

도 9에 도시된 조리 장치(100)는 사용자 인터페이스(910)에 포함된 메인 프로세서(913)에 의해 제 1 내지 제 3 파워 유닛(110, 120, 130)의 동작 주파수를 결정하고, 결정된 동작 주파수로 제 1 내지 제 3 파워 유닛(110, 120, 130)을 함께 동작하도록 제어할 수 있다. 도 9에 도시된 조리 장치(100)는 사용자 인터페이스(910)에 포함된 메인 프로세서(913)에 의해 제 1 내지 제 3 파워 유닛(110, 120, 130) 중 적어도 2개의 파워 유닛의 동작 주파수를 결정하고, 결정된 동작 주파수로 2개의 파워 유닛을 함께 동작하도록 제어할 수 있다. 도 9에 도시된 조리 장치(100)는 사용자 인터페이스(910)에 포함된 메인 프로세서(913)에 의해 제 1 내지 제 3 파워 유닛(110, 120, 130) 중 하나를 동작하도록 제어할 수 있다.

도 9에 도시된 조리 장치(100)는 사용자 인터페이스(910), 메모리(915), 제 1 파워 유닛(110), 제 2 파워 유닛(120), 제 3 파워 유닛(130), 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4), 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 내지 제 4 버너(120-1~120-4), 및 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)를 포함하나, 본 개시의 일 실시예에 따른 조리 장치(100)의 구성은 도 9에 도시된 바로 제한되지 않는다.

사용자 인터페이스(910)는 터치 스크린(911), 입력 버튼(912), 및 메인 프로세서(913)를 포함하나, 본 개시의 일 실시예에 따른 사용자 인터페이스(910)의 구성은 이로 제한되지 않는다.

사용자 인터페이스(910)에 포함되는 터치 스크린(911)은 도 6에 도시된 터치 스크린(611)과 동일하게 구성되어 동작할 수 있다. 터치 스크린(911)은 현재 동작되는 버너에 대한 정보를 표시할 수 있다. 예를 들어, 도 10의 1020에 도시된 바와 같이, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 버너(110-1) 및 제 2 버너(110-2)와 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1) 및 제 2 버너(120-2)가 동작 중이라는 정보를 표시할 수 있다. 도 10은 본 개시의 일 실시예에 따른 조리 장치(100)에 포함된 버너들의 동작 예시도이다.

터치 스크린(911)은 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 차이를 기반으로 제 1 파워 유닛(110)과 제 2 파워 유닛(120)이 함께 동작 가능한지 여부를 판단한 결과를 알림 메시지 형태로 출력할 수 있다. 터치 스크린(911)은 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수 간의 차이를 기반으로 제 2 파워 유닛(130)과 제 3 파워 유닛(130)이 함께 동작 가능한지 여부를 판단한 결과를 알림 메시지 형태로 출력할 수 있다. 터치 스크린(911)은 제 1 파워 유닛(110)의 동작 주파수, 제 2 파워 유닛(120)의 동작 주파수, 및 제 3 파워 유닛(130)의 동작 주파수 간의 차이를 기반으로 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)이 함께 동작 가능한지 여부를 판단한 결과를 알림 메시지 형태로 출력할 수 있다.

또한, 터치 스크린(911)은 입력 버튼(912)에 포함된 버너 선택 버튼이 제어됨에 따라 제어된 버튼에 대응되는 버너들이 함께 동작 가능한지 여부를 판단한 결과 정보를 알림 메시지 형태로 출력할 수 있다. 터치 스크린(911)에 출력되는 정보 또는 알림 메시지는, 예를 들어, 메인 프로세서(913)에 의해 메모리(915)에 저장되어 있는 데이터를 리드하여 제공될 수 있으나, 이로 제한되지 않는다.

도 9의 조리 장치(100)는 제 1 내지 제 3 파워 유닛(110, 120, 130)을 포함하므로, 터치 스크린(911)은 제 3 파워 유닛(130)에 관련된 기능을 포함한다. 터치 스크린(911)에 포함되는 제 3 파워 유닛(130)에 관련된 기능은, 예를 들어, 제 3 파워 유닛(130)의 출력 레벨을 제어하는 기능, 제 3 파워 유닛(130)의 동작 상태에 관한 정보를 알리는 기능, 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)의 출력 레벨을 제어하는 기능, 또는 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)의 출력 레벨 또는 동작 상태에 관한 정보를 알리는 기능 중 적어도 하나를 포함할 수 있다.

입력 버튼(912)은 도 6의 입력 버튼(612)과 동일하게 구성되어 동작할 수 있다. 입력 버튼(912)은 사용자로부터 제어 명령을 수신하고, 수신된 제어 명령에 대응하는 전기적인 신호를 메인 프로세서(913)로 출력하는 복수의 버튼을 포함할 수 있다. 예를 들어, 입력 버튼(912)은 조리 장치(100)의 전원 온/오프 명령을 수신하는 동작 버튼, 조리 장치(100)의 출력 레벨(power level)을 업 또는 다운하는 버튼을 포함할 수 있다. 조리 장치(100)의 출력 레벨은 조리 장치(100)가 출력하는 자기장 및/또는 전자기장의 세기를 나타낼 수 있다.

또한, 입력 버튼(912)은 제 1 내지 제 4 버너(110-1~110-4), 제 1 내지 제 4 버너(120-1~120-4), 및 제 1 내지 제 4 버너(130-1~130-4)들에 대해 함께 동작시킬 버너들을 선택할 수 있는 적어도 하나의 버튼을 포함할 수 있다. 적어도 하나의 버튼은 후술할 도 12에 도시된 버튼들(1210)에서 보다 상세하게 설명하기로 한다. 입력 버튼(912)은 터치 형태 또는 토글 스위치 형태로 구성될 수 있지만, 입력 버튼(912)의 형태는 이로 제한되지 않는다.

도 9의 조리 장치(100)는 제 1 내지 제 3 파워 유닛(110, 120, 130)을 포함하므로, 입력 버튼(912)은 제 3 파워 유닛(130)에 관련된 기능을 제어하기 위한 버튼을 포함할 수 있다.

메인 프로세서(913)는 도 6의 메인 프로세서(630)와 같이 구성되어 동작할 수 있다. 메인 프로세서(913)는 메모리(915)를 포함하도록 구성될 수 있다.

메인 프로세서(913)는 메모리(915)에 저장된 프로그램을 실행시켜 조리 장치(100)의 전반적인 동작을 제어할 수 있다. 메인 프로세서(913)는 메모리(915)에 저장된 데이터를 리드하여 이용할 수 있다. 메인 프로세서(913)는 메모리(915)에 저장된 데이터를 업데이트 할 수 있다. 메인 프로세서(913)는 메모리(915)에 새로운 데이터를 저장(또는 라이트)할 수 있다. 메인 프로세서(913)는 마이크로 프로세서와 같은 칩으로 구성될 수 있다. 메인 프로세서(913)는 프로세서로 언급될 수 있지만, 메인 프로세서로 언급한 것은 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)에 포함되는 서브 프로세서(921, 931, 941)와 구별하기 위한 것이다.

메인 프로세서(913)는 입력 버튼(912)을 통해 수신되는 입력(버너 선택, 출력(또는 출력 레벨) 설정 등)에 따라 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및/또는 제 3 파워 유닛(130)의 동작을 제어할 수 있다.

예를 들어, 메인 프로세서(913)는 조리 용기가 제 1 파워 유닛(110)의 제 내지 제 4 버너(110-1~110-4) 중에서 일부와 제 2 파워 유닛(120)의 제 1 내지 제 4 버너(120-1~120-4) 중에서 일부가 중첩된 것이 인식되면, 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정할 수 있다.

예를 들어, 메인 프로세서(913)는 조리 용기가 제 2 파워 유닛(110)의 제 1 내지 제 4 버너(120-1~120-4) 중에서 일부와 제 3 파워 유닛(130)의 제 1 내지 제 4 버너(130-1~130-4) 중에서 일부가 중첩된 것이 인식되면, 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정할 수 있다.

예를 들어, 메인 프로세서(913)는 조리 용기가 제 1 파워 유닛(110)의 제 1 내지 제 4 버너(110-1~110-4) 중에서 일부, 제 2 파워 유닛(120)의 제 1 내지 제 4 버너(120-1~120-4) 중에서 일부, 및 제 3 파워 유닛(130)의 제 1 내지 제 4 버너(130-1~130-4) 중에서 일부가 중첩된 것이 인식되면, 제 1 파워 유닛(110)의 동작 주파수, 제 2 파워 유닛(120)의 동작 주파수, 및 제 3 파워 유닛(130)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정할 수 있다.

메인 프로세서(913)는 제 1 파워 유닛(110)으로부터 전송되는 제 1 내지 제 4 버너(110-1~110-4)에 흐르는 전류와 위상각을 감지한 신호, 제 2 파워 유닛(120)으로부터 전송되는 제 1 내지 제 4 버너(120-1~120-4)에 흐르는 전류와 위상각을 감지한 신호, 제 3 파워 유닛(130)으로부터 전송되는 제 1 내지 제 4 버너(130-1~130-4)에 흐르는 전류와 위상각을 감지한 신호를 기반으로 조리 용기가 중첩된 버너를 감지할 수 있다.

예를 들어, 도 10의 1020에 도시된 바와 같이, 제 1 파워 유닛(110) 및 제 2 파워 유닛(120)으로부터 전송되는 각 버너에 흐르는 전류와 위상각을 감지한 신호를 기반으로, 메인 프로세서(913)는 조리 용기가 중첩된 버너가 제 1 및 제 2 버너(110-1, 110-2)와 제 1 및 제 2 버너(120-1, 120-2)인 것을 인식할 수 있다. 상술한 전류와 위상각을 감지한 신호는 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)에 각각 포함된 서브 프로세서(921, 931, 941)에 의해 메인 프로세서(913)로 전송된다.

조리 용기가 중첩된 버너가 제 1 및 제 2 버너(110-1, 110-2)와 제 1 및 제 2 버너(120-1, 120-2)로 인식되면, 메인 프로세서(913)는 제 1 파워 유닛(110)으로부터 제공되는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)으로부터 제공되는 제 2 파워 유닛(120)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정한다.

예를 들어, 제 1 파워 유닛(110)의 동작 주파수가 25kHz이고, 제 2 파워 유닛(120)의 동작 주파수가 35kHz이면, 메인 프로세서(913)는 제 1 파워 유닛(110)의 동작 주파수인 25kHz, 제 2 파워 유닛(120)의 동작 주파수인 35kHz, 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 중간 주파수인 30kHz중 하나를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수로서 결정할 수 있다.

예를 들어, 메인 프로세서(913)는 제 1 파워 유닛(110)의 동작 주파수인 25kHz를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수로 결정할 수 있다. 메인 프로세서(913)는 제 2 파워 유닛(120)의 동작 주파수인 35kHz를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수로 결정할 수 있다. 메인 프로세서(913)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 중간 주파수인 30kHz를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수로 결정할 수 있다.

메인 프로세서(913)는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수를 결정할 때, 설정된 출력 레벨에 따라 최저 주파수(예를 들어, 25kHz), 중간 주파수(30kHz), 최고 주파수(35kHz) 중에서 하나를 동작 주파수로서 결정할 수 있다. 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수가 최저 주파수로 결정되면, 제 1 내지 제 4 버너(110-1~110-4)와 제 1 내지 제 4 버너(120-1~120-4)의 출력값은 높은 값으로 동작한다. 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수가 최고 주파수로 결정되면, 제 1 내지 제 4 버너(110-1~110-4)와 제 1 내지 제 4 버너(120-1~120-4)의 출력값은 낮은 값으로 동작한다.

메인 프로세서(913)에 의해 결정되는 동작 주파수는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)을 함께 동작시키기 위한 것이므로, 공통 주파수(common frequency) 또는 동기화 주파수(synchronization frequency)라고 언급할 수 있다. 동기화 주파수는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수를 동일한 주파수로 일치시킨 주파수를 의미한다. 메인 프로세서(913)에 의해 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수를 하나의 동작 주파수로 결정하는 것은 상술한 바로 제한되지 않는다.

메인 프로세서(913)는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)을 함께 동작시키기 위한 동작 주파수가 결정되면, 결정된 동작 주파수를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)으로 전송하여 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작을 제어할 수 있다.

이에 따라 도 10에 도시된 1010과 같이 기존에는 제 1 파워 유닛(110)의 제 1 및 제 2 버너(110-1, 110-2)만 동작하였던 것을 1020에 도시된 바와 같이 제 1 파워 유닛(110)의 제 1 및 제 2 버너(110-1, 110-2)와 제 2 파워 유닛(120)의 제 1 및 제 2 버너(120-1, 120-2)가 함께 동작하여 조리 용기를 가열함으로써, 조리 용기가 빠르고 균일하게 피조리물을 조리할 수 있다.

메인 프로세서(913)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 차이가 임계값 이상이면, 제 1 파워 유닛(110)과 제 2 파워 유닛(120) 중 하나의 동작을 중단시키거나 동작하지 않도록 제어할 수 있다. 임계값은, 예를 들어, 가청 주파수 대역을 고려하여 20kHz로 설정될 수 있지만, 이로 제한되지 않는다.

메인 프로세서(913)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 차이가 임계값보다 작으면, 제 1 파워 유닛(110)과 제 2 파워 유닛(120) 간의 동작 주파수를 상술한 바와 같이 하나의 동작 주파수로 결정할 수 있다.

조리 용기가 중첩된 버너가 제 1 내지 제 4 버너(120-1~120-4)와 제 1 내지 제 4 버너(130-1~130-4)로 인식되면, 메인 프로세서(913)는 제 2 파워 유닛(120)으로부터 제공되는 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)으로부터 제공되는 제 3 파워 유닛(130)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정한다.

예를 들어, 제 2 파워 유닛(120)의 동작 주파수가 30kHz이고, 제 3 파워 유닛(130)의 동작 주파수가 40kHz이면, 메인 프로세서(913)는 제 2 파워 유닛(120)의 동작 주파수인 30kHz, 제 3 파워 유닛(130)의 동작 주파수 40kHz, 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수 간의 중간 주파수인 35kHz중 하나를 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수로서 결정할 수 있다.

예를 들어, 메인 프로세서(913)는 제 2 파워 유닛(120)의 동작 주파수인 30kHz를 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수로 결정할 수 있다. 메인 프로세서(913)는 제 3 파워 유닛(130)의 동작 주파수인 40kHz를 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수로 결정할 수 있다. 메인 프로세서(913)는 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수 간의 중간 주파수인 35kHz를 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수로 결정할 수 있다.

메인 프로세서(913)는 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수를 결정할 때, 설정된 출력 레벨에 따라 최저 주파수(예를 들어, 30kHz), 중간 주파수(35kHz), 최고 주파수(40kHz) 중에서 하나를 동작 주파수로서 결정할 수 있다. 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수가 최저 주파수로 결정되면, 제 1 내지 제 4 버너(120-1~120-4)와 제 1 내지 제 4 버너(130-1~130-4)의 출력값은 높은 값으로 동작한다. 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수가 최고 주파수로 결정되면, 제 1 내지 제 4 버너(120-1~120-4)와 제 1 내지 제 4 버너(130-1~130-4)의 출력값은 낮은 값으로 동작한다.

메인 프로세서(913)에 의해 결정되는 동작 주파수는 제 2 파워 유닛(120)과 제 3 파워 유닛(130)을 함께 동작시키기 위한 것이므로, 공통 주파수(common frequency) 또는 동기화 주파수(synchronization frequency)라고 언급할 수 있다. 동기화 주파수는 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수를 동일한 주파수로 일치시킨 주파수를 의미한다. 메인 프로세서(913)에 의해 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수를 하나의 동작 주파수로 결정하는 것은 상술한 바로 제한되지 않는다.

메인 프로세서(913)는 제 2 파워 유닛(120)과 제 3 파워 유닛(130)을 함께 동작시키기 위한 동작 주파수가 결정되면, 결정된 동작 주파수를 제 2 파워 유닛(120)과 제 3 파워 유닛(130)으로 전송하여 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작을 제어할 수 있다. 이에 따라 제 2 파워 유닛(120)의 제 1 내지 제 4 버너(120-1~120-4)와 제 3 파워 유닛(130)의 제 1 내지 제 4 버너(130-1~130-4)가 함께 동작하여 조리 용기를 가열함으로써, 조리 용기가 빠르고 균일하게 피조리물을 조리할 수 있다.

메인 프로세서(913)는 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수 간의 차이가 임계값 이상이면, 제 2 파워 유닛(120)과 제 3 파워 유닛(130) 중 하나의 동작을 중단시키거나 동작하지 않도록 제어할 수 있다.

메인 프로세서(913)는 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수 간의 차이가 임계값보다 작으면, 제 2 파워 유닛(120)과 제 3 파워 유닛(130) 간의 동작 주파수를 상술한 바와 같이 하나의 동작 주파수로 결정할 수 있다.

조리 용기가 중첩된 버너가 제 1 내지 제 4 버너(110-1~110-4), 제 1 내지 제 4 버너(120-1~120-4), 및 제 1 내지 제 4 버너(130-1~130-4)로 인식되면, 메인 프로세서(913)는 제 1 파워 유닛(110)으로부터 제공되는 제 1 파워 유닛(120)의 동작 주파수, 제 2 파워 유닛(120)으로부터 제공되는 제 2 파워 유닛(120)의 동작 주파수, 및 제 3 파워 유닛(130)으로부터 제공되는 제 3 파워 유닛(130)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정한다.

예를 들어, 제 1 파워 유닛(110)의 동작 주파수가 30kHz이고, 제 2 파워 유닛(120)의 동작 주파수가 30kHz이고, 제 3 파워 유닛(130)의 동작 주파수가 40kHz이면, 메인 프로세서(913)는 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수인 30kHz, 제 3 파워 유닛(130)의 동작 주파수인 40kHz, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수 간의 중간 주파수인 35kHz중 하나를 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수로서 결정할 수 있다.

예를 들어, 메인 프로세서(913)는 제 1 파워 유닛(110)과 제 2 파워 유닛(110)의 동작 주파수인 30kHz를 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수로서 결정할 수 있다. 메인 프로세서(913)는 제 3 파워 유닛(130)의 동작 주파수인 40kHz를 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수로서 결정할 수 있다. 메인 프로세서(913)는 제 1 파워 유닛(110) 및 제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수 간의 중간 주파수인 35kHz를 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수로서 결정할 수 있다.

메인 프로세서(913)는 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수를 결정할 때, 설정된 출력 레벨에 따라 최저 주파수(예를 들어, 30kHz), 중간 주파수(35kHz), 최고 주파수(40kHz) 중에서 하나를 동작 주파수로서 결정할 수 있다. 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수가 최저 주파수로 결정되면, 제 1 내지 제 4 버너(110-1~110-4), 제 1 내지 제 4 버너(120-1~120-4), 및 제 1 내지 제 4 버너(130-1~130-4)의 출력값은 높은 값으로 동작한다. 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수가 최고 주파수로 결정되면, 제 1 내지 제 4 버너(110-1~110-4), 제 1 내지 제 4 버너(120-1~120-4), 및 제 1 내지 제 4 버너(130-1~130-4)의 출력값은 낮은 값으로 동작한다.

메인 프로세서(913)에 의해 결정되는 동작 주파수는 제 1 파워 유닛(110), 제 2 파워 유닛(120)과 제 3 파워 유닛(130)을 함께 동작시키기 위한 것이므로, 공통 주파수(common frequency) 또는 동기화 주파수(synchronization frequency)라고 언급할 수 있다. 동기화 주파수는 제 1 파워 유닛(110)의 동작 주파수, 제 2 파워 유닛(120)의 동작 주파수, 및 제 3 파워 유닛(130)의 동작 주파수를 동일한 주파수로 일치시킨 주파수를 의미한다. 메인 프로세서(913)에 의해 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작 주파수를 하나의 동작 주파수로 결정하는 것은 상술한 바로 제한되지 않는다.

메인 프로세서(913)는 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)을 함께 동작시키기 위한 동작 주파수가 결정되면, 결정된 동작 주파수를 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)으로 전송하여 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작을 제어할 수 있다. 이에 따라 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4), 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 내지 제 4 버너(120-1~120-4), 및 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)가 함께 동작하여 조리 용기를 가열함으로써, 조리 용기가 빠르고 균일하게 피조리물을 조리할 수 있다.

메인 프로세서(913)는 제 1 파워 유닛(110)의 동작 주파수, 제 2 파워 유닛(120)의 동작 주파수, 및 제 3 파워 유닛(130)의 동작 주파수 간의 차이가 임계값 이상이면, 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130) 중 하나의 동작을 중단시키거나 동작하지 않도록 제어할 수 있다. 예를 들어, 임계값이 20kHz일 때, 제 1 파워 유닛(110)의 동작 주파수가 25kHz이고, 제 2 파워 유닛(120)의 동작 주파수가 30kHz이고, 제 3 파워 유닛(130)의 동작 주파수가 70kHz일 때, 메인 프로세서(913)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수를 하나의 동작 주파수로 결정하고, 결정된 동작 주파수를 이용하여 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작을 함께 제어하면서 제 3 파워 유닛(130)의 동작을 중단시킬 수 있다.

메인 프로세서(913)는 제 1 파워 유닛(110)의 동작 주파수, 제 2 파워 유닛(120)의 동작 주파수, 및 제 3 파워 유닛(130)의 동작 주파수 간의 차이가 임계값보다 작으면, 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130) 간의 동작 주파수를 상술한 바와 같이 하나의 동작 주파수로서 결정하고, 결정된 동작 주파수로 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작을 함께 제어할 수 있다.

메인 프로세서(913)는 조리 장치(100)의 각 동작 상황에 관한 정보, 입력 버튼(912)을 통해 수신된 입력에 따라 조리 장치(100)에 설정된 조건 정보 등을 터치 스크린(911)으로 전송하여 표시할 수 있다.

도 9에 도시된 메모리(915)는 도 6에 도시된 메모리(620)와 동일한 정보를 저장한다. 다만 메모리(915)는 제 3 파워 유닛(130)에 관련된 정보를 더 저장한다.

메모리(915)는 본 개시의 일 실시예에 따라 메인 프로세서(913)의 동작을 수행하기 위한 프로그램 및 데이터를 저장할 수 있다. 메모리(915)는 제 1 내지 제 4 버너(110-1~110-4), 제 1 내지 제 4 버너(120-1~120-4), 및 제 1 내지 제 4 버너(130-1~130-4)에 대해 함께 동작 가능한 버너 정보를 저장할 수 있다. 버너 정보는 후술할 도 13 및 도 14에서 상세하게 설명하기로 한다.

메모리(915)는 롬(ROM), 고속 랜덤 액세스 메모리(RAM), 자기 디스크 저장 장치, 플래시 메모리 장치와 같은 비휘발성 메모리 또는 비휘발성 반도체 메모리 장치를 포함할 수 있다. 예를 들어, 메모리(915)는 반도체 메모리 장치로서 SD(Secure Digital) 메모리 카드, SDHC(Secure Digital High Capacity) 메모리 카드, mini SD 메모리 카드, mini SDHC 메모리 카드, TF(Trans Flach) 메모리 카드, micro SD 메모리 카드, micro SDHC 메모리 카드, 메모리 스틱, CF(Compact Flach), MMC(Multi-Media Card), MMC micro, 또는 XD(eXtreme Digital) 카드 등을 이용할 수 있다. 메모리(915)는 저장부라고 할 수 있다. 또한, 메모리(915)는 네트워크를 통하여 액세스되는 네트워크 부착형(attached) 저장 장치를 포함할 수 있다. 메모리(915)는 상술한 바로 제한되지 않는다.

도 9에 도시된 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)은 도 8에 도시된 바와 같이 구성될 수 있다.

도 9에 도시된 제 1 파워 유닛(110)은 서브 프로세서(921), 메모리(922), 및 제 1 내지 제 4 구동부(923, 924, 925, 926)를 포함한다. 서브 프로세서(921)는 도 8의 서브 프로세서(860)와 같이 구성되고 동작할 수 있다.

서브 프로세서(921)는 메모리(922)에 저장된 프로그램을 실행시키고, 메모리(922)에 저장된 데이터를 이용하여 제 1 파워 유닛(110)의 동작을 제어할 수 있다. 서브 프로세서(921)는 메인 프로세서(913)로부터 수신되는 동작 주파수를 이용하여 제 1 내지 제 4 구동부(923, 924, 925, 926)에 포함된 인버터의 턴 온 또는 턴 오프 동작을 제어할 수 있다.

서브 프로세서(921)는 메모리(922)에 저장된 데이터를 리드하여 사용하거나 메모리(922)에 데이터를 저장할 수 있다. 예를 들어, 제 1 내지 제 4 버너(110-1~110-4)의 출력 레벨에 관한 정보 또는 제 1 내지 제 4 버너(110-1~110-4)의 동작 상태에 관한 정보를 메모리(922)에 일시적으로 저장하고 관리할 수 있다.

서브 프로세서(921)는 메모리(922)를 포함하도록 구성될 수 있다. 메모리(922)는 도 6의 메모리(620)와 같은 구성 요소로 구성될 수 있다. 메모리(922)는 본 개시의 일 실시예에 따라 서브 프로세서(921)의 동작을 수행하기 위한 프로그램 및 데이터를 저장할 수 있다. 메모리(922)는 제 1 내지 제 4 버너(110-1~110-4)에 대한 정보를 저장할 수 있다. 메모리(922)에 저장되는 제 1 내지 제 4 버너(110-1~110-4)에 대한 정보는, 예를 들어, 제 1 내지 제 4 버너(110-1~110-4)에 흐르는 전류 및 위상각 정보, 및 제 1 파워 유닛(110)의 동작 주파수에 관한 정보를 포함할 수 있으나, 이로 제한되지 않는다.

제 1 내지 제 4 구동부(923, 924, 925, 926)는 도 8에 도시된 필터(810), 정류부(820), 인버터(830), 전류 감지부(840), 분배회로(850)를 각각 포함할 수 있다. 도 9에 도시된 제 1 파워 유닛(110)은 전원쌍(N, L2)이 인가된다.

도 9에 도시된 제 2 파워 유닛(120)은 서브 프로세서(931), 메모리(932), 및 제 1 내지 제 4 구동부(933, 934, 935, 936)를 포함한다. 서브 프로세서(931)는 제 1 내지 제 4 버너(120-1~120-4)에 대해 서브 프로세서(921)와 같이 구성되고, 동작된다. 메모리(932)는 제 1 내지 제 4 버너(120-1~120-4)에 대해 메모리(922)와 같이 구성되고, 동작된다. 제 1 내지 제 4 구동부(933, 934, 935, 936)는 제 1 내지 제 4 버너(120-1~120-4)에 대해 제 1 내지 제 4 구동부(923, 924, 925, 926)와 같이 구성되고, 동작된다. 도 9에 도시된 제 2 파워 유닛(110)은 전원쌍(N, L1 또는 L2)이 인가된다.

도 9에 도시된 제 3 파워 유닛(130)은 서브 프로세서(941), 메모리(942), 및 제 1 내지 제 4 구동부(943, 944, 945, 946)를 포함한다. 서브 프로세서(941)는 제 1 내지 제 4 버너(130-1~130-4)에 대해 서브 프로세서(921)와 같이 구성되고, 동작된다. 메모리(942)는 제 1 내지 제 4 버너(130-1~130-4)에 대해 메모리(942)와 같이 구성되고, 동작된다. 제 1 내지 제 4 구동부(943, 944, 945, 946)는 제 1 내지 제 4 버너(130-1~130-4)에 대해 제 1 내지 제 4 구동부(923, 924, 925, 926)와 같이 구성되고, 동작된다. 도 9에 도시된 제 3 파워 유닛(110)은 전원쌍(N, L1)이 인가된다.

도 10는 본 개시의 일 실시 예에 따른 조리 장치(100)에서 동작되는 버너의 예시도이다. 도 10을 참조하면, 조리 용기가 도 7에 도시된 바와 같이 제 1 내지 제 2 버너(110-1, 110-2)와 제 1 버너(120-1, 120-2)에 놓임에 따라 제 1 파워 유닛(110) 및 제 2 파워 유닛(120)의 동작 주파수를 하나의 동작 주파수로 결정하고, 결정된 동작 주파수를 이용하여 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작을 제어한 경우이다. 이에 따라 도 10의 1020에 도시된 바와 같이, 제 1 및 제 2 버너(110-1, 110-2) 및 제 1 및 제 2 버너(120-1, 120-2)가 동일한 동작 주파수로 동작한다. 이 때, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)에 동일한 교류 전원 쌍(L2, N)이 인가되도록, 메인 프로세서(913) 또는 서브 프로세서(921, 931)에 의해 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작이 제어될 수 있다.

도 11은 본 개시의 일 실시예에 따른 조리 장치(100)의 기능을 설명하기 위한 기능 블록도이다. 도 11은 제 1 내지 제 3 파워 유닛(110, 120, 130)에 포함된 통신부들(1111, 1112, 1113) 간의 통신을 기반으로 제 1 내지 제 3 파워 유닛(110, 120, 130) 중 적어도 2개 이상의 파워 유닛의 동작 주파수를 동일하게 결정할 수 있는 조리 장치(100)의 예이다.

도 11에 도시된 조리 장치(100)는 사용자 인터페이스(1122), 메모리(1115), 제 1 파워 유닛(110), 제 2 파워 유닛(120), 제 3 파워 유닛(130), 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4), 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 내지 제 4 버너(120-1~120-4), 및 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 내지 제 4 버너(130-1~130-4)를 포함하나, 본 개시의 일 실시예에 따른 조리 장치(100)의 구성은 도 11에 도시된 바로 제한되지 않는다.

사용자 인터페이스(1122)는 터치 스크린(911), 입력 버튼(912), 및 메인 프로세서(1114)를 포함하나, 본 개시의 일 실시예에 따른 사용자 인터페이스(1122)의 구성은 이로 제한되지 않는다. 터치 스크린(911)과 입력 버튼(912)은 도 9에서 설명된 터치 스크린(911) 및 입력 버튼(912)과 같이 구성되고, 동작할 수 있다. 메인 프로세서(1114)는 도 9의 메인 프로세서(913)의 구성에 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130) 간의 직접 통신을 기반으로 동작 주파수를 결정하도록 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)의 동작을 제어하는 구성을 추가할 수 있다.

도 11에 도시된 메모리(1115)는 메인 프로세서(1114)에 추가된 구성을 실행할 수 있는 프로그램 및 데이터를 저장한다. 메모리(1115)에 저장된 데이터는 메인 프로세서(1114)에 의해 리드되고, 라이트되고, 또는 업데이트될 수 있다. 메모리(1115)는 도 9의 메모리(915)와 동일하게 구성될 수 있다.

도 11에 도시된 제 1 파워 유닛(110)은 서브 프로세서(1116), 메모리(1117), 통신부(1111), 및 제 1 내지 제 4 구동부(923, 924, 925, 926)를 포함한다. 서브 프로세서(1116), 메모리(1117), 및 제 1 내지 제 4 구동부(923, 924, 925, 926)는 도 9에서 설명된 서브 프로세서(921), 메모리(922) 및 제 1 내지 제 4 구동부(923, 924, 925, 926)와 같이 구성되고, 동작할 수 있다. 서브 프로세서(1116) 및 메모리(1117)는, 도 9에서 설명된 서브 프로세서(921) 및 메모리(922)의 구성에 통신부(1111)를 기반으로 하는 동작을 수행할 수 있는 구성이 추가된다.

도 11에 도시된 제 2 파워 유닛(120)은 서브 프로세서(1118), 메모리(1119), 통신부(1112), 및 제 1 내지 제 4 구동부(933, 934, 935, 936)를 포함한다. 서브 프로세서(1118), 메모리(1119), 및 제 1 내지 제 4 구동부(933, 934, 935, 936)는 도 9에서 설명된 서브 프로세서(931), 메모리(932) 및 제 1 내지 제 4 구동부(933, 934, 935, 936)와 같이 구성되고, 동작할 수 있다. 서브 프로세서(1118) 및 메모리(1119)는, 도 9에서 설명된 서브 프로세서(931) 및 메모리(932)의 구성에 통신부(1112)를 기반으로 하는 동작을 수행할 수 있는 구성이 추가된다.

도 11에 도시된 제 3 파워 유닛(130)은 서브 프로세서(1120), 메모리(1121), 통신부(1113), 및 제 1 내지 제 4 구동부(943, 944, 945, 946)를 포함한다. 서브 프로세서(1120), 메모리(1121), 및 제 1 내지 제 4 구동부(943, 944, 945, 946)는 도 9에서 설명된 서브 프로세서(941), 메모리(942) 및 제 1 내지 제 4 구동부(943, 944, 945, 946)와 같이 구성되고, 동작할 수 있다. 서브 프로세서(1120) 및 메모리(1121)는, 도 9에서 설명된 서브 프로세서(941) 및 메모리(942)의 구성에 통신부(1113)를 기반으로 하는 동작을 수행할 수 있는 구성이 추가된다.

도 11에 도시된 조리 장치(100)는 제 1 내지 제 3 파워 유닛(110, 120, 130)의 동작을 하나의 동작 주파수를 이용하여 제어할 수 있다. 도 11에 도시된 조리 장치(100)는 제 1 내지 제 3 파워 유닛(110, 120, 130) 중에서 적어도 2개의 파워 유닛의 동작을 하나의 동작 주파수를 이용하여 제어할 수 있다. 도 11에 도시된 조리 장치(100)는 제 1 내지 제 3 파워 유닛(110, 120, 130)의 동작을 각각의 동작 주파수를 이용하여 제어할 수 있다.

도 11에 도시된 제 1 내지 제 3 파워 유닛(110, 120, 130)에 포함된 통신부들(1111, 1112, 1113)은 UART(Universal asynchronous receiver/transmitter)로 구성될 수 있다. 통신부들(1111, 1112, 1113)은 메인 프로세서(1114)에 의해 제어되어 동작될 수 있다.

예를 들어, 메인 프로세서(1114)는 조리 용기가 놓인 위치가 도 10의 1020에 도시된 바와 같이 제 1 및 제 2 버너(110-1, 110-2)와 제 1 및 제 2 버너(120-1, 120-2)에 중첩되는 것으로 인식되고, 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수 간의 차이가 임계값 보다 작은 것으로 판단되면, 메인 프로세서(1114)는 서브 프로세서들(1116, 1118)로 상호간의 통신을 기반으로 동작 주파수를 결정하여 동작할 것을 요청하는 명령을 전송한다.

이에 따라 서브 프로세서들(1116, 1118)은 각각의 통신부(1111, 1112)의 동작을 제어하여 동작 주파수를 송수신한다. 서브 프로세서들(1116, 1118)은 수신된 다른 파워 유닛의 동작 주파수와 자신의 동작 주파수를 기반으로 하나의 동작 주파수를 결정한다. 예를 들어, 제 1 파워 유닛(110)의 동작 주파수가 30kHz이고, 제 2 파워 유닛(120)의 동작 주파수가 40kHz이면, 서브 프로세서들(1116, 1118)은 상호간의 통신을 기반으로 30kHz(최저 주파수), 35kzHz(중간 주파수), 및 40kHz(최고 주파수) 중에서 하나의 주파수를 동작 주파수로서 결정한다. 상호간의 통신을 기반으로 동작 주파수를 결정하기 위해, 서브 프로세서들(1116, 1118)은 최저 주파수로 결정할지, 중간 주파수로 결정할지, 최고 주파수로 결정할지를 판단할 수 있는 기준 정보를 이용할 수 있다. 기준 정보는, 예를 들어, 최저 주파수, 중간 주파수, 또는 최고 주파수로 결정할 것을 나타내는 정보일 수 있다. 기준 정보는 메모리(1117, 1119)에 저장될 수 있다.

동작 주파수가 결정되면, 서브 프로세서들(1116, 1118)은 결정된 동작 주파수를 통신부(1111, 1112)를 통해 서로 전송하여 결정된 동작 주파수 정보를 공유할 수 있다. 서브 프로세서들(1116, 1118)은 결정된 동작 주파수를 이용하여 제 1 및 제 2 구동부(923, 924, 933, 934)의 동작을 제어하여 제 1 및 제 2 버너(110-1, 110-2) 및 제 1 및 제 2 버너(120-1, 120-2)를 함께 동작시킨다.

제 3 파워 유닛(130)에 포함된 통신부(1113) 역시 제 1 파워 유닛(110)에 포함된 통신부(1111) 및 제 2 파워 유닛(120)에 포함된 통신부(1112) 중 적어도 하나와 데이터를 송수신하면서, 상술한 바와 같이 동작 주파수를 결정하기 위한 동작을 수행할 수 있다.

도 11에 도시된 조리 장치(100)는, 메인 프로세서(1114)의 관여없이, 제 1 내지 제 3 파워 유닛(110, 120, 130)에 포함된 통신부들(1111, 1112, 1113)을 통해 서브 프로세서들(1116, 1118, 1120) 간에 직접 데이터를 송수신하여 조리 용기가 중첩된 버너를 식별하고, 식별된 버너를 기반으로 제 1 내지 제 3 파워 유닛(110, 120, 130) 간의 동작 주파수를 결정하고, 결정된 동작 주파수를 이용하여 제 1 내지 제 3 파워 유닛(110, 120, 130)에 대한 동작을 제어할 수 있다.

통신부들(1111, 1112, 1113)을 통해 서브 프로세서들(1116, 1118, 1120) 간에 직접 데이터 송수신을 기반으로 제 1 내지 제 3 파워 유닛(110, 120, 130) 간의 동작 주파수를 결정할 때, 도 11에 도시된 조리 장치(100)는 적어도 하나의 파워 유닛이 동일한 동작 주파수로 동작하기 어렵다고 판단되면, 동일한 동작 주파수로 동작하기 어려운 파워 유닛의 동작을 중지시킬 수 있다. 예를 들어, 제 3 파워 유닛(130)이 동일한 동작 주파수로 동작하기 어렵다고 판단되면, 통신부들(1111, 1112, 1113)을 통해 서브 프로세서들(1116, 1118, 1129) 간에 직접 데이터 송수신을 기반으로 제 3 파워 유닛(130)의 동작을 중지시킬 수 있다.

도 12는 본 개시의 일 실시예에 따른 조리 장치(100)에 포함된 버너들과 사용자 인터페이스에 포함되는 입력 버튼간의 관계 예시도이다.

도 12을 참조하면, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 버너(110-1)와 제 2 버너(110-2)는 k 영역으로, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 3 버너(110-3)와 제 4 버너(110-4)는 n 영역, 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 버너(120-1)와 제 2 버너(120-2)는 l영역으로, 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 3 버너(120-3)와 제 4 버너(120-4)는 o영역으로, 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 버너(130-1) 및 제 2 버너(130-2)는 m영역으로, 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 3 버너(130-3)와 제 4 버너(130-4)는 p 영역으로 나뉜다. 도 12를 참조하면, 사용자 인터페이스(610, 910, 1122)에 포함되는 입력 버튼(1210)은 k영역과 l영역을 함께 동작시킬 영역으로 선택하는 LR(Left Rear)버튼, l영역과 m영역을 함께 동작시킬 영역으로 선택하는 RR(Right Rear) 버튼, n영역과 o영역을 함께 동작시킬 영역으로 선택하는 LF(Left Front) 버튼, o영역과 p영역을 함께 동작시킬 영역으로 선택하는 RF(Right Front) 버튼을 포함한다.

도 12에 도시된 버튼(1210)은 조리 용기가 놓여 있는지 여부와 관계없이 함께 동작시킬 영역을 선택할 수 있는 버튼으로 이용될 수 있다.

제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수가 하나의 동작 주파수로 결정하여 동작시킬 수 있는 경우에, 도 12에 도시된 버튼(1210)의 제어에 따라 동작 가능한 버너의 조합은 도 13에 도시된 바와 같다. 도 13은 본 개시의 일 실시 예에 따른 조리 장치(100)에 저장되는 버너 정보의 예시도이다.

예를 들어, 버튼 LR이 선택되면, 조리 장치(100)의 메인 프로세서(913, 1114)는 k영역의 버너와 l영역의 버너를 함께 동작시키려는 명령이 수신되는 것으로 인식한다. 이에 따라 메인 프로세서(913, 1114)는 메모리(915, 1115)에 저장된 도 13의 버너 정보(2번)를 기반으로 k영역의 버너와 l영역의 버너는 함께 동작 가능한 버너로 판단하고, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수들을 기반으로 하나의 동작 주파수를 결정하여 함께 동작시킬 수 있다.

예를 들어, 버튼 RR이 선택되면, 조리 장치(100)의 메인 프로세서(913, 1114)는 l영역의 버너와 m영역의 버너를 함께 동작시키려는 명령이 수신된 것으로 인식한다. 이에 따라 메인 프로세서(913, 1114)는 메모리(915, 1115)에 저장된 도 13의 버너 정보(4번)를 기반으로 l영역의 버너와 m영역의 버너는 함께 동작이 불가능한 버너로 판단하고, 제 2 파워 유닛(120)과 제 3 파워 유닛(130) 중에서 하나의 파워 유닛의 동작을 제한하면서, 사용자 인터페이스(910, 1122)의 터치 스크린(911)으로 알림 메시지를 출력한다.

예를 들어, 버튼 LF이 선택되면, 조리 장치(100)의 메인 프로세서(913, 1114)는 n영역의 버너와 o영역의 버너를 함께 동작시키려는 명령이 수신된 것으로 인식한다. 이에 따라 메인 프로세서(913, 1114)는 메모리(915)에 저장된 도 13의 버너 정보(2번)를 기반으로 n영역의 버너와 o영역의 버너는 함께 동작이 가능한 버너로 판단하고, 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작 주파수들을 기반으로 하나의 동작 주파수를 결정하여 함께 동작시킬 수 있다.

예를 들어, 버튼 RF이 선택되면, 조리 장치(100)의 메인 프로세서(913, 1114)는 o영역의 버너와 p영역의 버너를 함께 동작시키려는 명령이 수신된 것으로 인식한다. 이에 따라 메인 프로세서(913, 1114)는 메모리(915, 1115)에 저장된 도 13의 버너 정보(4번)를 기반으로 o영역의 버너와 p영역의 버너는 함께 동작이 불가능한 버너로 판단하고, 제 2 파워 유닛(120)과 제 3 파워 유닛(130) 중에서 하나의 파워 유닛의 동작을 제한하면서, 사용자 인터페이스(910, 1122)의 터치 스크린(911)으로 알림 메시지를 출력한다.

제 2 파워 유닛(120)의 동작 주파수와 제 3 파워 유닛(130)의 동작 주파수가 하나의 동작 주파수로 결정하여 동작시킬 수 있는 경우에, 도 12에 도시된 버튼(1210)의 제어에 따라 동작 가능한 버너의 조합은 도 14에 도시된 바와 같다. 도 14는 본 개시의 일 실시 예에 따른 조리 장치(100)에 저장되는 버너 정보의 예시도이다.

예를 들어, 버튼 LR이 선택되면, 조리 장치(100)의 메인 프로세서(913, 1114)는 k영역의 버너와 l영역의 버너를 함께 동작시키려는 명령이 수신된 것으로 인식한다. 이에 따라 메인 프로세서(913, 1114)는 메모리(915, 1115)에 저장된 도 14의 버너 정보(2번)를 기반으로 k영역의 버너와 l영역의 버너는 함께 동작이 불가능한 버너로 판단하고, 제 1 파워 유닛(110)과 제 2 파워 유닛(120) 중에서 하나의 파워 유닛의 동작을 제한하면서, 사용자 인터페이스(910, 1122)의 터치 스크린(911)으로 알림 메시지를 출력한다.

예를 들어, 버튼 RR이 선택되면, 조리 장치(100)의 메인 프로세서(913, 1114)는 l영역의 버너와 m영역의 버너를 함께 동작시키려는 명령이 수신된 것으로 인식한다. 이에 따라 메인 프로세서(913, 1114)는 메모리(915, 1115)에 저장된 도 14의 버너 정보(4번)를 기반으로 l영역의 버너와 m영역의 버너는 함께 동작이 가능한 버너로 판단하고, 제 2 파워 유닛(120)과 제 3 파워 유닛(130)의 동작 주파수를 기반으로 하나의 동작 주파수를 결정하여 함께 동작시킬 수 있다.

예를 들어, 버튼 LF이 선택되면, 조리 장치(100)의 메인 프로세서(913, 1114)는 n영역의 버너와 o영역의 버너를 함께 동작시키려는 명령이 수신된 것으로 인식한다. 이에 따라 메인 프로세서(913, 1114)는 메모리(915, 1115)에 저장된 도 14의 버너 정보(2번)를 기반으로 n영역의 버너와 o영역의 버너는 함께 동작이 불가능한 버너로 판단하고, 제 1 파워 유닛(110)과 제 2 파워 유닛(120) 중에서 하나의 파워 유닛의 동작을 제한하면서, 사용자 인터페이스(910, 1122)의 터치 스크린(911)으로 알림 메시지를 출력한다.

예를 들어, 버튼 RF이 선택되면, 조리 장치(100)의 메인 프로세서(913, 1114)는 o영역의 버너와 p영역의 버너를 함께 동작시키려는 명령이 수신된 것으로 인식한다. 이에 따라 메인 프로세서(913, 1114)는 메모리(915, 1115)에 저장된 도 14의 버너 정보(4번)를 기반으로 o영역의 버너와 p영역의 버너는 함께 동작이 가능한 버너로 판단하고, 제 2 파워 유닛(120)과 제 3 파워 유닛(130) 동작 주파수를 기반으로 하나의 동작 주파수를 결정하여 함께 동작시킬 수 있다.

도 12, 도 13, 및 도 14에 도시된 바와 같이, 제 1 파워 유닛(110)에 의해 출력이 제어되는 제 1 내지 제 4 버너(110-1~110-4)와 제 2 파워 유닛(120)에 의해 출력이 제어되는 제 1 및 제 4 버너(120-1~120-4)와 제 3 파워 유닛(130)에 의해 출력이 제어되는 제 1 및 제 4 버너(130-1~130-4)를 각각 2등분한 영역에 대해 사용자 인터페이스(910, 1122)에 구비된 버튼을 기반으로 버너의 동작을 제어할 경우에, 동작 주파수를 하나의 동작 주파수로 결정하지 못하는 버너 영역에 대해 사전에 동작을 제한할 수 있다.

도 15는 본 개시의 일 실시예에 따른 조리 장치의 제어 방법을 설명하기 위한 순서도이다.

도 15를 참조하면, 단계 S1510에서, 조리 장치(100)의 메인 프로세서(630, 913, 1114)는 서로 다른 파워 유닛에 의해 출력이 제어되는 복수의 버너를 동작해야 하는 상황인지 판단한다. 단계 S1510은 도 6에서 설명한 바와 같이 조리 용기가 놓인 위치를 기반으로 수행될 수 있다. 예를 들어, 제 1 파워 유닛(110)으로부터 제공되는 버너의 전류와 위상각 및 제 2 파워 유닛(120)으로부터 제공되는 버너의 전류와 위상각을 기반으로 조리 용기가 놓인 위치를 검출하고, 검출된 조리 용기가 놓인 위치를 기반으로 단계 S1510을 수행할 수 있다. 또는 도 12의 버튼(1210)의 제어에 의해 단계 S1510는 수행될 수 있다.

단계 S1510에서, 서로 다른 파워 유닛에 의해 출력이 제어되는 복수의 버너를 동작해야 하는 상황으로 판단되면, 조리 장치(100)의 메인 프로세서(630, 913, 1114)는, 단계 S1520에서, 서로 다른 파워 유닛의 동작 주파수를 설정한다. 예를 들어, 메인 프로세서(630, 913, 1114)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수를 각각 설정한다. 동작 주파수의 설정은 설정된 출력 레벨을 기반으로 수행될 수 있다. 예를 들어, 설정된 출력 레벨이 높은 레벨(예를 들어, 5레벨)이면, 동작 주파수는 낮은 주파수(예를 들어, 25kHz)로 설정될 수 있다. 예를 들어, 설정된 출력 레벨이 낮은 레벨(예를 들어, 1레벨)이면, 동작 주파수는 높은 주파수(예를 들어, 70kHz)로 설정될 수 있다. 출력 레벨에 관한 정보는 사용자 인터페이스(610, 910, 1122)에 포함된 입력 버튼(612, 912)을 이용하여 입력될 수 있으나, 이로 제한되지 않는다.

단계 S1530에서, 메인 프로세서(630, 913, 1114)는 서로 다른 파워 유닛의 동작 주파수를 기반으로 서로 다른 파워 유닛의 동작 주파수를 결정한다. 예를 들어, 메인 프로세서(630, 913, 1114)는 제 1 파워 유닛(110)의 동작 주파수와 제 2 파워 유닛(120)의 동작 주파수를 기반으로 하나의 동작 주파수를 도 6에서 설명한 바와 같이 결정한다. 예를 들어, 제 1 파워 유닛(110)의 동작 주파수가 25kHz이고, 제 2 파워 유닛(120)의 동작 주파수가 35kHz일 때, 메인 프로세서(630, 913, 1114)는 최저 주파수인 25kHz, 중간 주파수인 30kHz, 및 최고 주파수인 35kHz 중에서 하나를 동작 주파수로서 결정할 수 있다.

단계 S1540에서, 메인 프로세서(630, 913, 1114)는 결정된 동작 주파수를 이용하여 제 1 파워 유닛(110)과 제 2 파워 유닛(120)의 동작을 도 6에서 설명한 바와 같이 제어한다. 예를 들어, 메인 프로세서(630, 913, 1114)는 결정된 동작 주파수를 제 1 파워 유닛(110)과 제 2 파워 유닛(120)으로 각각 전송한다. 이에 따라 제 1 파워 유닛(110)과 제 2 파워 유닛(120)은 수신된 동작 주파수에 따라 인버터(830)에 포함된 2개의 스위칭 회로를 턴 온 또는 턴 오프하여 제 1 및 제 2 버너(110-1, 110-2)와 제 1 및 제 2 버너(120-1, 120-2)로 전류를 인가한다. 제 1 및 제 2 버너(110-1, 110-2)와 제 1 및 제 2 버너(120-1, 120-2)에 중첩된 조리 용기는 사각지대 없이 고르게 가열된다.

단계 S1510에서, 메인 프로세서(630, 913, 1114)는 서로 다른 파워 유닛에 의해 제어되는 복수의 버너를 동작해야 하는 상황이 아닌 것으로 판단되면, 단계 S1550에서, 하나의 파워 유닛의 동작을 제어한다. 예를 들어, 메인 프로세서(630, 913, 1114)는 제 1 파워 유닛(110)의 동작을 제어할 수 있다.

도 16는 본 개시의 일 실시예에 따른 조리 장치의 제어 방법을 설명하기 위한 순서도이다.

도 16을 참조하면, 단계 S1610에서, 조리 장치(100)의 메인 프로세서(630, 913, 1114)는 서로 다른 파워 유닛에 의해 출력이 제어되는 복수의 버너를 동작해야 하는 상황인지 판단한다. 단계 S1610은 도 6에서 설명한 바와 같이 조리 용기기 놓인 위치를 기반으로 수행될 수 있다. 예를 들어, 제 1 파워 유닛(110)으로부터 제공되는 버너의 전류와 위상각 및 제 2 파워 유닛(120)으로부터 제공되는 버너의 전류와 위상각을 기반으로 조리 용기가 놓인 위치를 검출한 결과를 기반으로 단계 S1610을 수행할 수 있다. 또는 도 12의 버튼(1210)의 제어에 의해 단계 S1610는 수행될 수 있다.

단계 S1610에서, 서로 다른 파워 유닛에 의해 출력이 제어되는 복수의 버너를 동작해야 하는 상황으로 판단되면, 조리 장치(100)의 메인 프로세서(630, 913, 1114)는, 단계 S1620에서, 서로 다른 파워 유닛의 동작 주파수를 설정한다. 예를 들어, 메인 프로세서(630, 913, 1114)는 제 1 파워 유닛(110)의 동작 주파수를 25kHz로 설정하고, 제 2 파워 유닛(120)의 동작 주파수를 35kHz로 설정한다. 동작 주파수의 설정은 설정된 출력 레벨을 기반으로 수행될 수 있다.

단계 S1630에서, 메인 프로세서(630, 913, 1114)는 서로 다른 파워 유닛의 동작 주파수 간의 차이를 검출한다. 예를 들어, 제 1 파워 유닛(110)의 동작 주파수를 25kHz로 설정하고, 제 2 파워 유닛(120)의 동작 주파수를 35kHz로 설정되면, 단계 S1630에서 차이는 10kHz로 검출된다. 예를 들어, 제 1 파워 유닛(110)의 동작 주파수를 25kHz로 설정하고, 제 2 파워 유닛(120)의 동작 주파수를 70kHz로 설정되면, 단계 S1630에서 차이는 55kHz로 검출된다.

단계 S1640에서, 메인 프로세서(630, 913, 1114)는, 검출된 차이와 임계값을 비교한다. 임계값은, 예를 들어, 20kHz일 수 있다. 예를 들어, 검출된 차이가 10kHz이고, 임계값이 20kHz 이면, 메인 프로세서(630, 913, 1114)는, 차이가 임계값보다 작은 것으로 판단하고, 단계 S1650에서, 서로 다른 파워 유닛의 동작 주파수를 기반으로 서로 다른 파워 유닛의 동작 주파수를 결정한다. 예를 들어, 제 1 파워 유닛(110)의 동작 주파수가 25kHz이고, 제 2 파워 유닛(120)의 동작 주파수가 35kHz이면, 메인 프로세서(630, 913, 1114)는, 도 6에서 설명한 바와 같이 최저 주파수인 25kHz, 중간 주파수인 30kHz, 또는 최고 주파수인 35kHz 중에서 하나의 주파수를 동작 주파수로서 결정한다.

단계 S1660에서, 메인 프로세서(630, 913, 1114)는, 결정된 동작 주파수를 이용하여 서로 다른 파워 유닛의 동작을 제어한다.

한편, 단계 S1610에서, 메인 프로세서(630, 913, 1114)는, 서로 다른 파워 유닛에 의해 제어되는 복수의 버너를 동작해야 하는 상황이 아닌 것으로 판단되면, 단계 S1670에서, 하나의 파워 유닛의 동작을 제어한다. 또한, 단계 S1640에서, 메인 프로세서(630, 913, 1114)는, 차이가 임계값 이상으로 판단되면, 단계 S1670에서, 하나의 파워 유닛의 동작을 제어한다. 예를 들어, 차이가 55kHz이고, 임계값이 20kHz이면, 메인 프로세서(630, 913, 1114)는, 차이가 임계값 이상으로 판단한다.

상술한 도 15의 동작과 도 16의 동작은 제 1 파워 유닛(110)과 제 2 파워 유닛(120)에 관한 예시를 기반으로 설명하였으나, 이로 제한되지 않는다. 예를 들어, 도 15와 도 16의 동작은 상술한 도 9 및 도 11에서 설명한 바와 같이 제 1 파워 유닛(110), 제 2 파워 유닛(120), 및 제 3 파워 유닛(130)을 기반으로 수행될 수 있고, 조리 장치(100)의 쿠킹 플레이트의 너비에 따라 증가 또는 감소되는 파워 유닛을 기반으로 수행될 수 있다.

도 16의 단계 S1620 내지 S1670은 도 11에서 상술한 바와 같이 제 1 내지 제 3 파워 유닛(110, 120, 130)에 포함된 통신부(1111, 1112, 1113)를 이용한 서브 프로세서들(1116, 1118, 1120) 간의 직접 통신을 기반으로 수행될 수 있다. 통신부(1111, 1112, 1113)를 이용한 서브 프로세서들(1116, 1118, 1120) 간의 직접 통신을 기반으로 도 16의 단계 S1620 내지 S1670를 수행하기 위하여, 메인 프로세서(1114)는 도 16의 단계 S1610을 수행하고, 수행한 결과를 기반으로 서브 프로세서들(1116, 1118, 1120)로 도 16의 단계 S1620 내지 S1670의 동작 수행을 요청할 수 있다.

기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적 저장매체'는 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 예로, '비일시적 저장매체'는 데이터가 임시적으로 저장되는 버퍼를 포함할 수 있다.

일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품(예: 다운로더블 앱(downloadable app))의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

Claims (15)

1. 조리 장치에 있어서,
   적어도 하나의 워킹 코일(working coil)을 포함하는 복수의 버너(burner);
   상기 복수의 버너 중에서 적어도 하나의 제 1 버너의 출력(power)을 제어하는 제 1 파워 유닛(power unit); 및
   상기 복수의 버너 중에서 적어도 하나의 제 2 버너의 출력을 제어하는 제 2 파워 유닛; 및
   조리 용기가 놓인 위치가 상기 적어도 하나의 제 1 버너의 일부와 상기 적어도 하나의 제 2 버너의 일부에 중첩된 위치이면,
   상기 제 1 파워 유닛의 제 1 동작 주파수와 상기 제 2 파워 유닛의 제 2 동작 주파수를 기반으로 제 3 동작 주파수를 결정하고,
   상기 결정된 제 3 동작 주파수를 이용하여 상기 제 1 파워 유닛과 상기 제 2 파워 유닛이 함께 동작하도록 제어하는 적어도 하나의 프로세서를 포함하는,
   조리 장치.
2. 제 1 항에 있어서, 상기 적어도 하나의 프로세서는,
   상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 차이가 임계값 이상이면, 상기 제 3 동작 주파수를 결정하지 않고, 상기 제 1 파워 유닛과 상기 제 2 파워 유닛 중에서 하나의 동작이 중단되도록 상기 제 1 파워 유닛과 상기 제 2 파워 유닛을 제어하도록 더 구성되는,
   조리 장치.
3. 제 1 항에 있어서, 상기 적어도 하나의 프로세서는,
   상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 차이가 임계값 보다 작으면, 상기 제 1 동작 주파수, 상기 제 2 동작 주파수, 또는 상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 중간 주파수 중에서 하나를 상기 제 3 동작 주파수로서 결정하도록 구성되는,
   조리 장치.
4. 제 1 항에 있어서, 상기 적어도 하나의 프로세서는,
   상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 차이가 임계값 보다 작으면, 상기 제 1 동작 주파수, 상기 제 2 동작 주파수, 또는 상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 중간 주파수 중에서 하나를 상기 제 3 동작 주파수로서 결정하도록 구성되는,
   조리 장치.
5. 제 1 항에 있어서, 상기 조리 장치는,
   상기 적어도 하나의 제 1 버너와 상기 적어도 하나의 제 2 버너 중에서 함께 동작시킬 버너들을 선택할 수 있는 적어도 하나의 버튼을 포함하는 사용자 인터페이스; 및
   상기 적어도 하나의 제 1 버너와 상기 적어도 하나의 제 2 버너에 대해 함께 동작 가능한 버너 정보를 저장하는 메모리를 더 포함하고,
   상기 적어도 하나의 프로세서는,
   상기 적어도 하나의 버튼 중에서 하나의 버튼이 제어되면,
   상기 메모리에 저장된 상기 버너 정보를 기반으로 상기 제어된 버튼에 대응되는 버너들이 함께 동작 가능한지를 판단하고,
   상기 판단한 결과를 기반으로 상기 제 1 파워 유닛과 상기 제 2 파워 유닛의 동작을 제어하도록 더 구성되는,
   조리 장치.
6. 제 5 항에 있어서, 상기 적어도 하나의 프로세서는,
   상기 판단한 결과를 나타내는 알림 메시지를 상기 사용자 인터페이스를 통해 출력하도록 더 구성되는,
   조리 장치.
7. 제 1 항에 있어서, 상기 적어도 하나의 프로세서는,
   상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 차이가 임계값보다 작으면, 상기 제 1 파워 유닛과 상기 제 2 파워 유닛 간의 통신을 기반으로 상기 제 3 동작 주파수를 결정하여 상기 제 1 파워 유닛과 상기 제 2 파워 유닛이 함께 동작하도록, 상기 제 1 파워 유닛과 상기 제 2 파워 유닛의 동작을 제어하도록 더 구성되는,
   조리 장치.
8. 제 1 항에 있어서, 상기 복수의 버너는,
   상기 조리 장치에서, 상기 조리 용기가 놓일 위치가 제한되지 않도록, 타원형, 원형, 직사각형, 또는 정사각형 중 적어도 하나의 형태로 가로 배열 또는 세로 배열로 배열되는.
   조리 장치.
9. 복수의 버너 중에서 적어도 하나의 제 1 버너의 출력(power)을 제어하는 제 1 파워 유닛(power unit), 및 상기 복수의 버너 중에서 적어도 하나의 제 2 버너의 출력을 제어하는 제 2 파워 유닛을 포함하는 조리 장치의 제어 방법에 있어서,
   상기 조리 장치에 조리 용기가 놓인 위치가 상기 적어도 하나의 제 1 버너의 일부와 상기 적어도 하나의 제 2 버너의 일부에 중첩된 위치이면, 상기 제 1 파워 유닛의 제 1 동작 주파수와 상기 제 2 파워 유닛의 제 2 동작 주파수를 기반으로 제 3 동작 주파수를 결정하는 단계; 및
   상기 결정된 제 3 동작 주파수를 이용하여 상기 제 1 파워 유닛과 상기 제 2 파워 유닛이 함께 동작하도록 제어하는 단계를 포함하는,
   제어 방법.
10. 제 9 항에 있어서, 상기 제어 방법은,
    상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 차이가 임계값 이상이면, 상기 제 3 동작 주파수를 결정하지 않고, 상기 제 1 파워 유닛과 상기 제 2 파워 유닛 중에서 하나의 동작이 중단되도록 상기 제 1 파워 유닛과 상기 제 2 파워 유닛을 제어하는 단계를 더 포함하는,
    제어 방법.
11. 제 9 항에 있어서, 상기 제 3 동작 주파수를 결정하는 단계는,
    상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 차이가 임계값 보다 작으면, 상기 제 1 동작 주파수, 상기 제 2 동작 주파수, 또는 상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 중간 주파수 중에서 하나를 상기 제 3 동작 주파수로서 결정하는 단계를 포함하는,
    제어 방법.
12. 제 9 항에 있어서, 상기 제어 방법은,
    상기 제 1 동작 주파수와 상기 제 2 동작 주파수 간의 차이를 기반으로 상기 제 1 파워 유닛과 상기 제 2 파워 유닛이 함께 동작 가능한지를 판단하는 단계; 및
    상기 판단 결과를 나타내는 알림 메시지를 상기 조리 장치에 포함된 사용자 인터페이스를 통해 출력하는 단계를 더 포함하는,
    제어 방법.
13. 제 9 항에 있어서, 상기 제어 방법은,
    상기 적어도 하나의 제 1 버너와 상기 적어도 하나의 제 2 버너 중에서 함께 동작시킬 버너들을 선택할 수 있는 적어도 하나의 버튼을 포함하는 사용자 인터페이스를 통해 하나의 버튼이 제어됨을 나타내는 신호를 수신하는 단계;
    상기 조리 장치의 메모리에 저장된 버너 정보를 기반으로 상기 제어된 버튼에 대응되는 버너들이 함께 동작 가능한지를 판단하고, 상기 버너 정보는 상기 적어도 하나의 제 1 버너와 상기 적어도 하나의 제 2 버너에 대해 함께 동작 가능한 버너 정보를 포함하는 단계; 및
    상기 판단한 결과를 기반으로 상기 제 1 파워 유닛과 상기 제 2 파워 유닛의 동작을 제어하는 단계를 더 포함하는,
    제어 방법.
14. 제 13 항에 있어서, 상기 제어 방법은,
    상기 판단한 결과를 나타내는 알림 메시지를 상기 사용자 인터페이스를 통해 출력하는 단계를 더 포함하는,
    제어 방법.
15. 제 9 항에 있어서, 상기 제어 방법은,
    상기 제 1 동작 주파수와 상기 제 2 동작 주파수의 차이가 임계값보다 작으면, 상기 제 1 파워 유닛과 상기 제 2 파워 유닛 간의 통신을 기반으로 상기 제 3 동작 주파수를 결정하여 상기 제 1 파워 유닛과 상기 제 2 파워 유닛이 함께 동작하도록, 상기 제 1 파워 유닛과 상기 제 2 파워 유닛의 동작을 제어하는 단계를 더 포함하는,
    제어 방법.
    

Images