[go: up one dir, main page]

KR20220160967A - 이종 재질의 다층 회로기판 및 그 제조 방법 - Google Patents

이종 재질의 다층 회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20220160967A
KR20220160967A KR1020210069277A KR20210069277A KR20220160967A KR 20220160967 A KR20220160967 A KR 20220160967A KR 1020210069277 A KR1020210069277 A KR 1020210069277A KR 20210069277 A KR20210069277 A KR 20210069277A KR 20220160967 A KR20220160967 A KR 20220160967A
Authority
KR
South Korea
Prior art keywords
adhesive
circuit board
layer
ceramic substrate
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020210069277A
Other languages
English (en)
Inventor
박은하
윤상욱
김영준
최유진
박금선
김충현
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020210069277A priority Critical patent/KR20220160967A/ko
Priority to CN202111550616.2A priority patent/CN115413110A/zh
Priority to TW110147352A priority patent/TWI810748B/zh
Priority to US17/556,310 priority patent/US12108544B2/en
Publication of KR20220160967A publication Critical patent/KR20220160967A/ko
Priority to KR1020230154256A priority patent/KR102715087B1/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139—Blade or squeegee, e.g. for screen printing or filling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 접착부; 상기 접착부의 일면에 결합되는 세라믹 기판부; 및 상기 접착부의 타면에 결합되며 상기 세라믹 기판부와 다른 재질을 포함하는 인쇄회로기판부;를 포함하고, 상기 접착부는 접착 물질을 포함하는 접착층; 상기 접착층을 관통하는 접착부 개구; 및 상기 접착부 개구 내부에 채워지는 전도성 페이스트;를 포함하는 것을 특징으로 하는 이종 재질의 다층 회로기판을 제공한다.
본 발명의 일실시예에 따른 이종 재질의 다층 회로기판 제조방법은 상기 세라믹 기판부를 제공하는 단계; 상기 인쇄회로기판부를 제공하는 단계; 상기 세라믹 기판부와 상기 인쇄회로기판부를 연결할 수 있는 상기 접착부를 제작하는 단계; 및 상기 인쇄회로기판부, 상기 접착부 및 상기 세라믹 기판부를 일괄 접합하는 단계;를 포함하고, 상기 접착부를 제작하는 단계는, 상기 접착층의 일면과 타면에 보호층을 접합하는 단계; 상기 접착층과 상기 보호층을 관통하는 상기 접착부 개구를 형성하는 단계; 상기 접착부 개구에 상기 전도성 페이스트를 채우는 단계; 및 상기 보호층을 제거하는 단계;를 포함할 수 있다.

Description

이종 재질의 다층 회로기판 및 그 제조 방법 {multi-layer printed circuit board made of different materials and manufacturing method of the same}
본 발명은 다층 회로기판 및 다층 회로기판을 제조하는 방법에 관한 것이다.
반도체 공정의 미세화와 소자의 고집적화에 따라 프로브 핀(probe pin) 수 증가와 패드 크기 감소 및 파인 피치(fine pitch)화가 요구되고 있어 다층(multi layer) 기판 개발이 필요하다. 반도체 소자 회로의 복잡성과 밀도 증가로 인해 기술적, 설계적으로 한계를 도전 받고 있어 테스트 채널 확장을 위해서는 회로층 증가를 피할 수 없다
회로층의 증가는 제조 소요시간(TAT : turn around time) 및 제품 제조의 난이도 증가 요인이 될 뿐만 아니라 회로층 증가에 의한 평탄도 문제를 야기한다.
종래의 다층 회로기판 제조방법은 세라믹 기판 위에 액상 폴리이미드 또는 폴리이미드 시트를 순차적으로 형성하여 다층 회로기판을 제조하는 방식이다. 종래의 제조방법에 따르면, 다층 회로기판의 각 층은 동일한 과정이 반복되어 제조될 수 있다. 다층 회로기판의 첫번째 층이 제조된 후, 첫번째 층 제조과정과 동일한 과정이 반복되어 첫번째 층의 상부에 두번째 층이 형성될 수 있다. 이러한 방식이 반복되어 세번째, 네번째 및 그 이상의 추가적인 회로기판층이 제조될 수 있다. 구체적으로는 각 층을 제조하는 과정에서 세라믹 기판의 일면에 액상 폴리이미드 코팅, 열접합 공정, 드릴 공정, 스퍼터링(sputtering) 공정, 드라이필름 포토레지스트를 이용한 회로패턴 도금 공정, 식각 공정이 수행될 수 있다.
종래 제조방법으로 제작된 다층 회로기판은 각 층이 평탄하게 구현되기 어렵다. 종래의 제조방법에 따르면, 다층 회로기판의 각 층의 제조과정에서 각각 열접합 공정을 수행된다. 그런데, 각 재료간 열팽창계수(CTE : coefficient of thermal expansion)에 차이가 있으므로, 각 재료가 가열될 경우 팽창의 정도에 차이가 생겨 열응력(thermal stress)에 의한 각 재료들의 굽힘(bending)이 발생하게 된다. 이러한 굽힘(bending)에 의한 부재들의 변형으로 인해 각 층을 평탄하게 구현하기 어려워진다.
또한, 종래의 제조방법으로 다층 회로기판을 제조하는 경우 제작 기간이 상대적으로 길어지게 된다. 종래의 제조방법과 같이 세라믹 기판 위에 액상 폴리이미드를 한 개 층씩 쌓아 올리는 형식으로 회로기판을 제조하는 경우, 총 층수가 높아질수록 제조공정이 층의 개수만큼 반복되므로 회로기판의 제작 기간이 길어지게 된다.
본 발명의 일 실시예에 따른 다층 회로기판 및 그 제조방법은 열접합 공정을 최소화하여 각 층이 평탄하게 구현된 다층 회로기판을 제공하고, 다층 회로기판의 제작 기간을 감축시키는데 목적이 있다.
본 발명은 접착부; 상기 접착부의 일면에 결합되는 세라믹 기판부; 및 상기 접착부의 타면에 결합되며 상기 세라믹 기판부와 다른 재질을 포함하는 인쇄회로기판부;를 포함하고, 상기 접착부는 접착 물질을 포함하는 접착층; 상기 접착층을 관통하는 접착부 개구; 및 상기 접착부 개구 내부에 채워지는 전도성 페이스트;를 포함하는 것을 특징으로 하는 이종 재질의 다층 회로기판을 제공한다.
본 발명의 일실시예에 따른 이종 재질의 다층 회로기판 제조방법은 상기 세라믹 기판부를 제공하는 단계; 상기 인쇄회로기판부를 제공하는 단계; 상기 세라믹 기판부와 상기 인쇄회로기판부를 연결할 수 있는 상기 접착부를 제작하는 단계; 및 상기 인쇄회로기판부, 상기 접착부 및 상기 세라믹 기판부를 일괄 접합하는 단계;를 포함하고, 상기 접착부를 제작하는 단계는, 상기 접착층의 일면과 타면에 보호층을 접합하는 단계; 상기 접착층과 상기 보호층을 관통하는 상기 접착부 개구를 형성하는 단계; 상기 접착부 개구에 상기 전도성 페이스트를 채우는 단계; 및 상기 보호층을 제거하는 단계;를 포함할 수 있다.
본 발명은 이종 재질의 기판을 별도의 접착부를 제작하여 연결하는 방식으로 다층 회로기판의 제작기간을 단축 할 수 있다. 또한, 본 발명은 세라믹 기판부, 접합부, 인쇄회로기판부를 동시 제작한 후에 최종단계에서 일괄적으로 접합하는 방식이므로, 종래에는 각 층별로 수행하였던 열 공정을 최종 단계에서 한 번만 수행할 수 있다. 열 공정의 최소화로 인해 굽힘(Bending)에 의한 문제를 완화시켜 다층 회로기판을 평탄하게 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 접착부를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 세라믹 기판부를 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판부를 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 다층 회로기판을 나타내는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 다층 회로기판의 제조방법을 나타내는 순서도이다.
도 6a 내지 6b는 본 발명의 일 실시예에 따른 접착부의 제작과정 및 기능을 나타내는 설명도이다.
도 7은 본 발명의 일 실시예에 따른 접착부, 세라믹 기판부 및 인쇄회로기판부를 접합하기 위해 배치한 모습을 나타내는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 접착부, 세라믹 기판부 및 인쇄회로기판부를 열압착하는 모습을 나타내는 설명도이다.
도 1은 본 발명의 일 실시예에 따른 접착부(200)를 나타내는 단면도이다.
접착부(200)는 접착층(205), 접착부 개구(215) 및/또는 전도성 페이스트(conductive paste, 220)를 포함할 수 있다.
접착층(205)은 접착 물질을 포함할 수 있다. 예를 들면, 접착층(205)의 구성 성분은 프리프레그(prepreg : pre impregnated material)를 포함할 수 있다. 프리프레그는 강화 섬유에 특수하게 혼합된 에폭시 레진(resin)를 합침시켜 만든 재료를 의미한다. 프리프레그는 내열성 및 강도가 우수하고, 높은 화학적 안정성을 지닐 수 있다. 또한, 레진(resin)의 흐름성이 적은 프리프레그를 사용하여 치수 안정성을 지닐 수 있다.
접착층(205)은 접착층(205)의 일면에 세라믹 기판부(300, 도 2 참조)를 접착할 수 있다. 접착층(205)은 접착층(205)의 타면에 인쇄회로기판부(400, 도 3 참조)를 접착할 수 있다.
도 1은 접착부 개구(215)를 편의상 1개만 도시하였으나, 접착부 개구(215)의 개수는 이에 한정되지 않는다. 접착층(205)은 접착부 개구(215)를 복수 개 포함할 수 있다. .
접착부 개구(215)는 전도성 페이스트(220)를 채울 수 있는 공간을 포함할 수 있다. 전도성 페이스트(220)는 접착부 개구(215) 내부에 채워질 수 있다. 전도성 페이스트(220)는 전도성 물질을 포함할 수 있다. 예를 들면, 전도성 페이스트(220)는 구리와 주석 합금 물질을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 세라믹 기판부(300)를 나타내는 단면도이다
본 발명의 일 실시예에 따른 세라믹 기판부(300)는 세라믹 기판(305), 세라믹 관통홀(310), 상부 도전층(315) 및/또는 하부 도전층(320)을 포함할 수 있다.
세라믹 기판(305)은 세라믹 기판부(300) 구조의 기본이 되는 기판의 역할을 할 수 있다. 세라믹 기판(305)은 세라믹 물질을 포함할 수 있다. 세라믹 물질은 전기적 절연성 및 기계적 강도가 우수하고, 높은 열 저항성 및 화학에 대한 안정성을 지닐 수 있다.
세라믹 기판(305)은 반도체에 사용되는 실리콘 웨이퍼(silicon wafer)와 열팽창계수(CTE : coefficient of thermal expansion)가 유사하여 반도체를 검사하는 용도로 사용될 수 있다.
세라믹 기판(305)은 세라믹 관통홀(310)을 포함할 수 있다. 세라믹 관통홀(310)은 세라믹 기판(305) 내에 복수 개 형성될 수 있다. 세라믹 관통홀(310)은 상부 도전층(315)과 하부 도전층(320)을 전기적으로 연결하는 통로 역할을 할 수 있다. 세라믹 관통홀(310)은 기계적 드릴 가공을 통해 형성될 수 있다.
다양한 실시예에서, 세라믹 기판(305)은 세라믹 기판(305)의 적어도 일부에 상부 도전층(315) 및 하부 도전층(320)이 위치할 수 있다. 세라믹 기판(305)의 제 1 면(305A)은 세라믹 기판(305)의 하부면이고, 세라믹 기판(305)의 제 2 면(305B)은 세라믹 기판(305)의 상부면일 수 있다. 세라믹 기판(305)은 세라믹 기판(305)의 제 1 면(305A)(예를 들면, 세라믹 기판(305)의 하부면)에 하부 도전층(320)이 위치할 수 있다. 세라믹 기판(305)은 세라믹 기판(305)의 제 2 면(305B)(예를 들면, 세라믹 기판(305)의 상부면)에 상부 도전층(315)이 위치할 수 있다.
상부 도전층(315)과 하부 도전층(320)은 전도성 물질을 포함할 수 있다. 상부 도전층(315)과 하부 도전층(320)은 구리, 금, 니켈 중에서 어느 하나의 금속이나 이들의 합금으로 이루어질 수 있으며, 전기전도성, 내구성, 경제성 등을 종합적으로 고려하여 구리로 이루어지는 것이 바람직할 수 있다.
상부 도전층(315)과 하부 도전층(320)은 회로패턴(325)을 포함할 수 있다. 회로패턴(325)은 포토리소그래피공정, 도금 공정 및 식각공정 등을 거쳐 형성될 수 있다.
세라믹 관통홀(310)의 제 1 개구(310A)는 세라믹관통홀(310)의 하부 개구이고, 제 2 개구(310B)는 세라믹 관통홀(310)의 상부 개구일 수 있다. 하부 도전층(320)은 세라믹 관통홀(310)의 제 1 개구(310A)(예를 들면, 세라믹관통홀(310)의 하부 개구)에 형성될 수 있다. 상부 도전층(315)은 세라믹 관통홀(310)의 제 2 개구(310B)(예를 들면, 세라믹 관통홀(310)의 상부 개구)에 형성될 수 있다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판부(400)를 나타내는 단면도이다.
인쇄회로기판부(400)는 도전층(405), 코어층(410), 중간층(415) 및/또는 관통홀(420)을 포함할 수 있다.
도전층(405)은 코어층(410)의 일면과 타면에 형성될 수 있다. 도전층(405)은 전도성 물질을 포함할 수 있다. 도전층(405)은 구리, 금, 니켈 중에서 어느 하나의 금속이나 이들의 합금으로 이루어질 수 있으며, 전기전도성, 내구성, 경제성 등을 종합적으로 고려하여 구리로 이루어지는 것이 바람직할 수 있다.
코어층(410)은 인쇄회로기판부(400) 구조의 기본이 되는 기판의 역할을 할 수 있다. 코어층(410)은 세라믹 기판부(300, 도 2 참조)와 다른 재질을 포함할 수 있다. 코어층(410)은 절연성 물질을 포함할 수 있다. 예를 들면, 코어층(410)의 구성 성분은 폴리이미드를 포함할 수 있다. 코어층(410)의 일면과 타면에는 도전층(405)이 형성될 수 있다.
중간층(415)은 코어층(410)과 코어층(410) 사이에 형성될 수 있다. 중간층(415)은 절연 및 접착 물질을 포함할 수 있으며, 각각의 코어층(410)을 연결하는 접착제의 역할을 할 수 있다.
관통홀(420)은 코어층(410)의 일면과 타면에 형성된 각 도전층(405) 사이에형성될 수 있다. 관통홀(420)은 각 도전층(405)을 전기적으로 연결하는 통로 역할을 할 수 있다.
도 4는 본 발명의 일 실시예에 따른 다층 회로기판(20)을 나타내는 단면도이다.
본 발명의 일 실시예에 따른 다층 회로기판(20)은 접착부(200), 세라믹 기판부(300) 및/또는 인쇄회로기판부(400)를 포함할 수 있다.
다양한 실시예에서, 접착부(200)는 접착부(200)의 적어도 일부에 세라믹 기판부(300) 혹은 인쇄회로기판부(400)가 결합할 수 있다. 접착부(200)의 제 1 면(200A)은 접착부(200)의 하부면이고, 접착부(200)의 제 2 면(200B)은 접착부(200)의 상부면일 수 있다. 접착부(200)는 접착부(200)의 제 1 면(200A)(예를 들면, 접착부(200)의 하부면)에 세라믹 기판부(300)가 접착하여 결합할 수 있다. 접착부(200)는 접착부(200)의 제 2 면(200B)(예를 들면, 접착부(200)의 상부면)에 인쇄회로기판부(400)가 접착하여 결합할 수 있다.
전도성 페이스트(220)는 접착부(200)의 제 1 면(200A)에 위치하는 세라믹 기판부(300)의 상부 도전층(315)과 접착부(200)의 제 2 면(200B)에 위치한 인쇄회로기판부(400)의 도전층(405) 사이를 전기적으로 연결하는 역할을 할 수 있다.
도 5는 본 발명의 일 실시예에 따른 다층 회로기판(20, 도 4 참조)의 제조방법을 나타내는 순서도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 다층 회로기판(20, 도 4 참조)의 제조방법은 접착부(200, 도 1 참조)를 제작하고, 세라믹 기판부(300, 도 2 참조) 및 인쇄회로기판부(400, 도 3 참조)를 제공하는 단계(S21); 접착부(200, 도 1 참조), 세라믹 기판부(300, 도 2 참조) 및 인쇄회로기판부(400, 도 3 참조)를 일괄 접합하는 단계(S22);를 포함한다.
S21 단계에서, 접착층(205, 도 1 참조)을 포함하는 접착부(200, 도 1 참조)를 제작할 수 있다. (도6a, 도 6b 참조) 접착부(200, 도 1 참조)는 세라믹 기판부(300, 도 2 참조)와 인쇄회로기판부(400, 도 3 참조)를 접착하여 결합할 수 있다.
S21 단계에서, 세라믹 기판부(300, 도 2 참조)를 제공할 수 있다. 세라믹 기판부(300, 도 2 참조)는 세라믹 기판(305, 도 2 참조), 세라믹 관통홀(310, 도 2 참조), 상부 도전층(315, 도 2 참조) 및/또는 하부 도전층(320, 도 2 참조)을 포함할 수 있다.
S21 단계에서, 인쇄회로기판부(400, 도 3 참조)를 제공할 수 있다. 인쇄회로기판부(400, 도 3 참조)는 도전층(405, 도 3 참조), 코어층(410, 도 3 참조), 중간층(415, 도 3 참조) 및/또는 관통홀(420, 도 3 참조)을 포함할 수 있다.
S22 단계에서, 접착부(200, 도 1 참조), 세라믹 기판부(300, 도 2 참조) 및 인쇄회로기판부(400, 도 3 참조)를 일괄 접합할 수 있다. 접합을 위해 접착부(200, 도 7 참조), 세라믹 기판부(300, 도 7 참조) 및 인쇄회로기판부(400, 도 7 참조)를 배치할 수 있다. (도 7 참조) 배치된 접착부(200, 도 8 참조), 세라믹 기판부(300, 도 8 참조) 및 인쇄회로기판부(400, 도 8 참조)는 프레스 장치(미도시)를 이용하여 열압착되어 일괄 접합될 수 있다. (도 8 참조)
도 6a 내지 도 6b는 본 발명의 일 실시예에 따른 접착부(200)의 제작과정 및기능을 나타내는 설명도이다. 도 6a는 본 발명의 일 실시예에 따른 접착부(200)의 제작 과정 및 기능을 도시하는 순서도이다. 도 6b는 도 6a에 도시된 순서에 따라 접착부(200)가 제작되는 과정 및 접착부(200)의 기능을 나타내는 설명도이다.
도 6a 내지 도 6b를 참조하면, 본 발명의 일 실시예에 따른 접착부(200)의 제작 과정은 접착층(205)과 보호층(210)을 접합하는 단계(S201); 접착층(205)과 보호층(210)을 관통하는 접착부 개구(215)를 형성하는 단계(S202); 접착부 개구(215)에 전도성 페이스트(220)을 채우는 단계(S203); 보호층(210)을 제거하는 단계(S204);를 포함한다. 완성된 접착부(200)는 접착부(200)의 일면과 타면에 회로기판(230)을 접합 하는 기능(S205);을 수행할 수 있다.
S201 단계에서, 보호층(210)이 접착층(205)의 일면과 타면에 접합될 수 있다. 보호층(210)은 접착부 개구(215) 및 전도성 페이스트(220) 형성 단계(S202, S203)에서 접착층(205)의 손상을 방지하거나, 접착층(205)에 이물질이 유입되는 것을 막아줄 수 있다.
보호층(210)의 구성 성분은 PET(polyethylene terephthalate)를 포함할 수 있다. PET는 열가소성 필름으로 성형이 용이하고, 이물질 유입을 막아 접착층(205)을 보호하는 데 효과적일 수 있다.
S202 단계에서, 접착층(205)과 보호층(210)을 관통하는 접착부 개구(215)가 형성될 수 있다.
접착부 개구(215)는 전도성 페이스트(220)를 채울 수 있는 공간을 포함할 수 있다.
접착층(205)과 보호층(210)은 적어도 일부에 접착부 개구(215)를 포함할 수 있다. 접착부 개구(215)는 기계적 드릴 방식으로 형성될 수 있다.
도 6b는 접착부 개구(215)를 편의상 1개만 도시하였으나, 접착부 개구(215)의 개수는 이에 한정되지 않으며, 접착층(205) 및 보호층(210)은 접착부 개구(215)를 복수 개 포함할 수 있다.
본 발명의 일 실시예에 따른 접착부(200)를 제작하는 과정은 접착부 개구(215)을 형성한 후에 접착부 개구(215) 내부를 세정하는 공정을 포함할 수 있다. 접착부 개구(215) 내부를 세정하기 위해 플라즈마(plasma)를 이용한 세정 공정이 이용될 수 있다. 세정 공정은 접착부 개구(215)를 형성하는 과정에서 생성된 먼지 등을 제거하여 S203 단계에서 전도성 페이스트(220)를 접착부 개구(215) 내부에 채우기 용이하도록 할 수 있다.
S203 단계에서, 접착부 개구(215) 내부에 전도성 페이스트(220)가 채워질 수 있다. 접착부 개구(215) 내부에 전도성 페이스트(220)가 채워지기 위해 별도의 부재를 이용하여 물질을 구멍에 밀어 넣는 방식이 사용될 수 있다. 스퀴저(squeezer, 미도시)와 같이 물질에 압력을 가할 수 있는 부재가 전도성 페이스트(220)를 접착부 개구(215)내부에 밀어 넣기 위해 사용될 수 있다.
S204 단계에서, 접착층(205)의 일면과 타면에 형성되어 있는 보호층(210)이 제거될 수 있다. 보호층(210)은 S202 단계 및 S203 단계에서 접착층(205)의 손상을 방지하기 위한 역할을 하지만, 접착층(205)에 회로기판(230)을 접합 할 때는 다른 기능을 하지 않을 수 있으므로, S204 단계에서 제거될 수 있다.
S201 내지 S204 단계의 제작 공정이 모두 수행된 경우, 접착부(200, 도 1 참조)가 제작될 수 있다.
도 6b의 S205 단계는 S201 내지 S204 단계를 거쳐 완성된 접착부(200)의 역할을 도시한다. S205 단계에서, 접착부(200)의 일면과 타면에 회로기판(230)이 접착하여 결합될 수 있다. 도 6b에 도시된 회로기판(230)은 세라믹 기판부(300, 도 2 참조)나 인쇄회로기판부(400, 도 3 참조)와 같은 회로패턴이 형성되어 있는 기판을 의미할 수 있다.
도 7은 본 발명의 일 실시예에 따른 접착부(200), 세라믹 기판부(300) 및 인쇄회로기판부(400)를 접합하기 위해 배치한 모습을 나타내는 단면도이다.
다양한 실시예에서, 접착부(200), 세라믹 기판부(300) 및 인쇄회로기판부(400)는 이격을 두고 배치될 수 있다. 접착부(200)는 접착부(200)의 제 1 면(200A)(예를 들면, 접착부(200)의 하부면)에 세라믹 기판부(300)가 이격을 두고 위치할 수 있다. 접착부(200)는 접착부(200)의 제 2 면(200B)(예를 들면, 접착부(200)의 상부면)에 인쇄회로기판부(400)가 이격을 두고 위치할 수 있다.
도 7은 접착부(200)가 접착부 개구(215) 및 전도성 페이스트(220)를 한 개 포함한 것으로 도시하였으나, 접착부(200)에 포함된 접착부 개구(215) 및 전도성 페이스트(220)의 개수는 이에 한정되지 않는다.
전도성 페이스트(220)는 세라믹 기판부(300)에 포함된 상부 도전층(315) 및 인쇄회로기판부(400)에 포함된 도전층(405)의 전부 또는 일부와 만날 수 있는 위치에 형성될 수 있다. 예를 들면, 전도성 페이스트(220)는 접착부(200)의 제 1 면(200A)(하부면)에 이격을 두고 위치하는 세라믹 기판부(300)의 상부 도전층(315)과 만날 수 있는 위치에 형성될 수 있다. 또한, 전도성 페이스트(220)는 접착부(200)의 제 2 면(200B)(상부면)에 이격을 두고 위치하는 인쇄회로기판부(400)의 도전층(405)과 만날 수 있는 위치에 형성될 수 있다.
접착부(200), 세라믹 기판부(300) 및 인쇄회로기판부(400)의 위치는 지지부재(미도시)를 이용하여 임시적으로 고정될 수 있다. 접착부(200), 세라믹 기판부(300) 및 인쇄회로기판부(400)의 일측과 타측에는 지지부재(미도시)를 임시적으로 결합시키기 위한 홀(미도시)이 형성될 수 있다. 상기 지지부재(미도시)는 상기 홀(미도시)에 임시적으로 결합되여 접착부(200), 세라믹 기판부(300) 및 인쇄회로기판부(400)를 이격을 두고 정렬시킬 수 있다.
도 8은 본 발명의 일 실시예에 따른 접착부(200), 세라믹 기판부(300) 및 인쇄회로기판부(400)를 열압착하는 모습을 나타내는 설명도이다.
세라믹 기판부(300)의 제 1 면(300A)은 세라믹 기판부(300)의 하부면이고, 제 2 면(300B)은 세라믹 기판부(300)의 상부면일 수 있다. 인쇄회로기판(400)의 제 1 면(400A)은 인쇄회로기판부(400)의 하부면이고, 제 2 면(400B)은 인쇄회로기판부(400)의 상부면일 수 있다.
인쇄회로기판부(400)의 제 2 면(400B)(예를 들면, 인쇄회로기판부(400)의 상부면) 및 세라믹 기판부(300)의 제 1 면(300A)(예를 들면, 세라믹 기판부(300)의 하부면)에 프레스 장치(미도시)가 위치할 수 있다.
이러한 프레스 장치(미도시)는 핫프레스(hot press) 장치 일 수 있으며, 인쇄회로기판부(400)의 제 2 면(400B)(상부면)과 세라믹 기판부(300)의 제 1 면(300A)(하부면)에 열과 압력을 가하는 역할을 할 수 있다. 상기 프레스 장치(미도시)에서 발생하는 열과 압력은 접착부(200)로 전달될 수 있다. 전달된 열과 압력을 통해 접착부(200), 세라믹 기판부(300) 및 인쇄회로기판부(400) 간의 간격이 없어지고 압착이 될 수 있다.
접착부(200)는 열과 압력을 받아 경화되어 세라믹 기판부(300) 및 인쇄회로기판부(400)를 완전하게 접착시킬 수 있다.
전도성 페이스트(220)는 열과 압력을 전달받아 소결(Sintering) 작용을 할 수 있다. 즉, 프레스 장치(미도시)에서 발생한 열과 압력으로 인하여 전도성 페이스트(220)는 분말 상태에서 합금 상태로 변화할 수 있으며, 이를 통해 다층 회로기판(20)의 구성에 필요한 기계적 강도를 지닐 수 있다.
프레스 장치(미도시)를 통한 열압착을 완료한 후에 접착부(200), 세라믹 기판부(300) 및 인쇄회로기판부(400)의 일측과 타측에 임시적으로 결합되어 있는 지지부재(미도시)가 제거될 수 있다.
이상으로 본 발명에 관하여 실시예를 들어 설명하였지만 반드시 이에 한정하는 것은 아니며, 본 발명의 기술적 사상의 범주 내에서는 얼마든지 수정 및 변형 실시가 가능하다.
20: 다층 회로기판 200: 접착부
205: 접착층 210: 보호층
215: 접착부 개구 220: 전도성 페이스트
230: 회로기판 300: 세라믹 기판부
305: 세라믹 기판 310: 세라믹 관통홀
315: 상부 도전층 320: 하부 도전층
400: 인쇄회로기판부 405: 도전층
410: 코어층 415: 중간층
420: 관통홀
200A : 접착부 제 1 면 200B : 접착부 제 2 면
300A : 세라믹 기판부 제 1 면 300B : 세라믹 기판부 제 2 면
305A : 세라믹 기판 제 1 면 305B : 세라믹 기판 제 2 면
310A : 세라믹 관통홀 제 1 개구 310B : 세라믹 관통홀 제 2 개구
400A : 인쇄회로기판부 제 1 면 400B : 인쇄회로기판부 제 2 면

Claims (10)

  1. 접착부;
    상기 접착부의 일면에 결합되는 세라믹 기판부; 및
    상기 접착부의 타면에 결합되며 상기 세라믹 기판부와 다른 재질을 포함하는 인쇄회로기판부;를 포함하고,
    상기 접착부는,
    접착 물질을 포함하는 접착층;
    상기 접착층을 관통하여 형성되는 접착부 개구; 및
    상기 접착부 개구 내부에 채워지는 전도성 페이스트;를 포함하는 이종 재질의 다층 회로기판
  2. 제 1항에 있어서,
    상기 접착층의 구성 성분은 프리프레그(prepreg)를 포함하는 것을 특징으로 하는 이종 재질의 다층 회로기판.
  3. 제 1항에 있어서,
    상기 접착층은 상기 접착부 개구를 복수 개 포함하는 것을 특징으로 하는 이종 재질의 다층 회로기판
  4. 이종 재질의 다층 회로기판 제조방법에 있어서,
    상기 세라믹 기판부를 제공하는 단계;
    상기 인쇄회로기판부를 제공하는 단계;
    상기 세라믹 기판부와 상기 인쇄회로기판부를 연결할 수 있는 상기 접착부를 제작하는 단계; 및
    상기 인쇄회로기판부, 상기 접착부 및 상기 세라믹 기판부를 일괄 접합하는 단계;를 포함하고,
    상기 접착부를 제작하는 단계는,
    상기 접착층의 일면과 타면에 보호층을 접합하는 단계;
    상기 접착층과 상기 보호층을 관통하는 상기 접착부 개구를 형성하는 단계;
    상기 접착부 개구에 상기 전도성 페이스트를 채우는 단계; 및
    상기 보호층을 제거하는 단계;를 포함하는 이종 재질의 다층 회로기판 제조방법.
  5. 제 4항에 있어서,
    상기 접착층의 구성 성분은 프리프레그(prepreg)를 포함하는 것을 특징으로 하는 이종 재질의 다층 회로기판 제조방법.
  6. 제 4항에 있어서,
    상기 보호층의 구성 성분은 PET(polyethylene terephthalate)를 포함하는 것을 특징으로 하는 이종 재질의 다층 회로기판 제조방법.
  7. 제 4항에 있어서,
    상기 접착층은 상기 접착부 개구를 복수 개 포함하는 것을 특징으로 하는 이종 재질의 다층 회로기판 제조방법.
  8. 제 4항에 있어서,
    상기 접착부 개구는 기계적 드릴을 이용하여 형성되는 것을 특징으로 하는 이종 재질의 다층 회로기판 제조방법.
  9. 제 4항에 있어서,
    상기 접착부 개구를 형성하는 단계 이후에 상기 접착부 개구를 세정하는 단계를 더 포함하는 이종 재질의 다층 회로기판 제조방법.
  10. 제 4항에 있어서,
    상기 일괄접합단계는,
    상기 인쇄회로기판부, 상기 접착부 및 상기 세라믹 기판부의 일측과 타측을 지지부재로 고정하는 단계;
    상기 인쇄회로기판부의 일면과 상기 세라믹 기판부의 일면을 가열 및 가압하여 상기 인쇄회로기판부, 상기 접착부 및 상기 세라믹 기판부를 접합하는 단계; 및
    상기 지지부재를 제거하는 단계;를 포함하는 이종 재질의 다층 회로기판 제조방법.
KR1020210069277A 2021-05-28 2021-05-28 이종 재질의 다층 회로기판 및 그 제조 방법 Ceased KR20220160967A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210069277A KR20220160967A (ko) 2021-05-28 2021-05-28 이종 재질의 다층 회로기판 및 그 제조 방법
CN202111550616.2A CN115413110A (zh) 2021-05-28 2021-12-17 异种材质的多层电路基板以及其制造方法
TW110147352A TWI810748B (zh) 2021-05-28 2021-12-17 異種材質的多層電路基板製造方法
US17/556,310 US12108544B2 (en) 2021-05-28 2021-12-20 Multi-layer printed circuit board made of different materials and manufacturing method thereof
KR1020230154256A KR102715087B1 (ko) 2021-05-28 2023-11-09 이종 재질의 다층 회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210069277A KR20220160967A (ko) 2021-05-28 2021-05-28 이종 재질의 다층 회로기판 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230154256A Division KR102715087B1 (ko) 2021-05-28 2023-11-09 이종 재질의 다층 회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220160967A true KR20220160967A (ko) 2022-12-06

Family

ID=84156007

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210069277A Ceased KR20220160967A (ko) 2021-05-28 2021-05-28 이종 재질의 다층 회로기판 및 그 제조 방법
KR1020230154256A Active KR102715087B1 (ko) 2021-05-28 2023-11-09 이종 재질의 다층 회로기판 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230154256A Active KR102715087B1 (ko) 2021-05-28 2023-11-09 이종 재질의 다층 회로기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US12108544B2 (ko)
KR (2) KR20220160967A (ko)
CN (1) CN115413110A (ko)
TW (1) TWI810748B (ko)

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US4740414A (en) * 1986-11-17 1988-04-26 Rockwell International Corporation Ceramic/organic multilayer interconnection board
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
DE69218319T2 (de) * 1991-07-26 1997-07-10 Nec Corp., Tokio/Tokyo Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
JP3646587B2 (ja) * 1999-10-27 2005-05-11 株式会社村田製作所 多層セラミック基板およびその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
US6638607B1 (en) * 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
KR100570856B1 (ko) * 2003-04-02 2006-04-12 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
JP4071204B2 (ja) * 2004-02-27 2008-04-02 Ｔｄｋ株式会社 多層セラミック基板の製造方法
KR100601483B1 (ko) * 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
USRE45637E1 (en) * 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
WO2007043639A1 (ja) * 2005-10-14 2007-04-19 Fujikura Ltd. プリント配線基板及びプリント配線基板の製造方法
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
US8020292B1 (en) * 2010-04-30 2011-09-20 Ddi Global Corp. Methods of manufacturing printed circuit boards
KR101860965B1 (ko) * 2010-06-03 2018-07-05 디디아이 글로벌 코퍼레이션 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법
KR102229384B1 (ko) * 2013-02-15 2021-03-18 오르멧 서키츠 인코퍼레이티드 다층 전자 기판의 z-축 상호 연결 구조물
CN105229785B (zh) * 2013-04-24 2018-01-16 富士电机株式会社 功率半导体模块及其制造方法、电力变换器
JP5931799B2 (ja) * 2013-05-28 2016-06-08 株式会社日立製作所 層間接続基板およびその製造方法
JP6171921B2 (ja) * 2013-12-24 2017-08-02 日亜化学工業株式会社 配線基板及び発光装置
JP2015159242A (ja) * 2014-02-25 2015-09-03 京セラ株式会社 配線基板およびそれを備えた多層配線基板
JP6332190B2 (ja) * 2015-07-31 2018-05-30 株式会社村田製作所 セラミック配線基板、電子回路モジュールおよび電子回路モジュールの製造方法
JP6478902B2 (ja) * 2015-12-01 2019-03-06 キヤノン株式会社 貫通配線基板の製造方法、及び電子デバイスの製造方法
US10349520B2 (en) * 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
KR102211998B1 (ko) * 2019-04-10 2021-02-04 주식회사 디아이티 상이한 열팽창 계수를 갖는 상하면을 구비한 다층 세라믹 기판 및 그의 제조 방법
US20220281035A1 (en) 2019-08-05 2022-09-08 Nihon Superior Co., Ltd. Solder-metal mesh composite material and method for producing same
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
US11862546B2 (en) * 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法

Also Published As

Publication number Publication date
KR20230157924A (ko) 2023-11-17
TW202247722A (zh) 2022-12-01
KR102715087B1 (ko) 2024-10-11
US12108544B2 (en) 2024-10-01
TWI810748B (zh) 2023-08-01
CN115413110A (zh) 2022-11-29
US20220386478A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
JP5290761B2 (ja) 新規の集積回路支持構造体およびその製造
EP0526133B1 (en) Polyimide multilayer wiring substrate and method for manufacturing the same
TWI415542B (zh) A printed wiring board, and a printed wiring board
CN101199242B (zh) 电路板结构的制造方法和电路板结构
EP0130417B1 (en) A method of fabricating an electrical interconnection structure for an integrated circuit module
KR101494988B1 (ko) 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스
JP2007150123A (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
JPH04355086A (ja) 電気接続要素の製造方法
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
TWI409884B (zh) 半導體裝置之製造方法
US20140153204A1 (en) Electronic component embedded printing circuit board and method for manufacturing the same
KR101522780B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
US20050121225A1 (en) Multi-layer circuit board and method for fabricating the same
KR20220160967A (ko) 이종 재질의 다층 회로기판 및 그 제조 방법
JP4324732B2 (ja) 半導体装置の製造方法
KR102537710B1 (ko) 일괄 접합 방식의 다층 회로기판 및 그 제조 방법
JP2011009698A (ja) 配線基板およびプローブカードならびに電子装置
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
KR20100117975A (ko) 임베디드 회로 기판 및 그 제조 방법
TWI851002B (zh) 用於半導體測試之電路板及其製造方法
KR100529927B1 (ko) 다중 칩 모듈 패키지 구조 및 그 제작방법
CN119627022A (zh) 封装结构及其制法
CN113567838A (zh) 一种基于转接板的电路测试结构及其制备方法
TW202326146A (zh) 測試基板及其製造方法及探針卡

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210528

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221019

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20230406

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20221019

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20230406

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20221216

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20230809

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20230705

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20230406

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20221216

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20221019

X601 Decision of rejection after re-examination
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20231109

Patent event code: PA01071R01D