KR20220087606A

KR20220087606A - 표시 장치

Info

Publication number: KR20220087606A
Application number: KR1020200176997A
Authority: KR
Inventors: 김인우; 김재희; 송명훈; 안호균; 왕정국; 추승진
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-12-17
Filing date: 2020-12-17
Publication date: 2022-06-27
Also published as: US20220199713A1; WO2022131792A1; CN116547811A; US12127437B2

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에서 서로 이격 배치된 제1 서브 뱅크 및 제2 서브 뱅크를 포함하는 제1 뱅크, 상기 제1 서브 뱅크 상에 배치된 제1 전극, 상기 제2 서브 뱅크 상에 배치되며, 상기 제1 전극과 이격된 제2 전극, 및 상기 제1 서브 뱅크 및 상기 제2 서브 뱅크 사이에 배치된 발광 소자를 포함하되, 상기 제1 및 제2 서브 뱅크는 각각 단면 형상이 오목한 곡면 형상을 가지며, 상기 발광 소자에 인접한 제1 영역을 포함하고, 상기 제1 전극은 상기 제1 서브 뱅크로부터 상기 발광 소자 측으로 연장된 제1 구간을 포함하고, 상기 제2 전극은 상기 제2 서브 뱅크로부터 상기 발광 소자 측으로 연장된 제1 구간을 포함하며, 상기 제1 전극의 제1 구간의 폭은 상기 제2 전극의 제1 구간의 폭과 상이하다.

Description

표시 장치 {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것이다.

표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.

표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로서, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.

본 발명이 해결하고자 하는 과제는 발광 소자와 대향하는 외면이 오목하게 곡률진 형상을 갖는 서브 뱅크를 포함하는 표시 장치를 제공하고자 하는 것이다.

본 발명이 해결하고자 하는 과제는 출광 효율이 향상된 표시 장치를 제공하고자 하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에서 서로 이격 배치된 제1 서브 뱅크 및 제2 서브 뱅크를 포함하는 제1 뱅크, 상기 제1 서브 뱅크 상에 배치된 제1 전극, 상기 제2 서브 뱅크 상에 배치되며, 상기 제1 전극과 이격된 제2 전극, 및 상기 제1 서브 뱅크 및 상기 제2 서브 뱅크 사이에 배치된 발광 소자를 포함하되, 상기 제1 및 제2 서브 뱅크는 각각 단면 형상이 오목한 곡면 형상을 가지며, 상기 발광 소자에 인접한 제1 영역을 포함하고, 상기 제1 전극은 상기 제1 서브 뱅크로부터 상기 발광 소자 측으로 연장된 제1 구간을 포함하고, 상기 제2 전극은 상기 제2 서브 뱅크로부터 상기 발광 소자 측으로 연장된 제1 구간을 포함하며, 상기 제1 전극의 제1 구간의 폭은 상기 제2 전극의 제1 구간의 폭과 상이하다.

상기 제1 서브 뱅크의 제1 영역의 외면의 경사각 및 제2 서브 뱅크의 제1 영역의 외면의 경사각은 각각 상기 기판의 두께 방향으로 갈수록 증가할 수 있다.

상기 제1 및 제2 서브 뱅크는 각각 외면의 경사각이 상기 기판의 두께 방향으로 갈수록 감소하는 제2 영역을 더 포함할 수 있다.

상기 제1 전극은 상기 제1 서브 뱅크 상에 배치되어 상기 제1 서브 뱅크의 표면 형상을 따라 형성되고, 상기 제2 전극은 상기 제2 서브 뱅크 상에 배치되어 상기 제2 서브 뱅크의 표면 형상을 따라 형성할 수 있다.

상기 제1 전극은 상기 제1 서브 뱅크의 제1 영역 상에 배치되는 제2 구간을 더 포함하고, 상기 제2 전극은 상기 제2 서브 뱅크의 제1 영역 상에 배치되는 제2 구간을 더 포함하며, 상기 제1 전극의 제2 구간 및 상기 제2 전극의 제2 구간의 단면 형상은 각각 오목한 곡면 형상을 가질 수 있다.

상기 제1 전극 및 상기 제2 전극은 각각 은(Ag), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있다.

상기 제1 전극의 제2 구간 및 상기 제2 전극의 제2 구간은 각각 발광 소자의 양 단부와 대향할 수 있다.

상기 기판 상에 배치되며 평탄한 표면을 가지는 비아층을 더 포함하고, 상기 제1 서브 뱅크 및 상기 제2 서브 뱅크는 상기 비아층 상에 직접 배치될 수 있다.

상기 제1 전극은 상기 제1 서브 뱅크의 제1 영역 상에 배치되며 단면 형상이 오목한 곡면 형상을 가지는 제2 구간을 더 포함하고, 상기 제1 전극의 제1 구간은 상기 비아층 상에 배치되며 단면 형상이 평탄한 형상을 가질 수 있다.

상기 제1 전극의 제1 구간은 상기 제1 전극의 제2 구간으로부터 연장될 수 있다.

상기 기판의 일면으로부터 상기 제1 서브 뱅크의 제1 영역까지의 높이는 상기 기판의 일면으로부터 상기 발광 소자의 상면까지의 높이보다 클 수 있다.

상기 발광 소자의 일 단부는 상기 제1 전극의 제1 구간과 상기 기판의 두께 방향으로 중첩하고, 상기 발광 소자의 타 단부는 상기 제2 전극의 제1 구간과 상기 기판의 두께 방향으로 중첩하며, 상기 제1 전극의 제1 구간의 폭은 상기 제2 전극의 제1 구간의 폭보다 클 수 있다.

상기 발광 소자의 일 단부와 상기 제1 전극의 제1 구간이 상기 기판의 두께 방향으로 중첩하는 폭은 상기 발광 소자의 타 단부와 상기 제2 전극의 제1 구간이 상기 기판의 두께 방향으로 중첩하는 폭보다 클 수 있다.

상기 발광 소자는 제1 반도체층, 상기 제1 반도체층과 이격 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하며, 상기 제2 반도체층은 상기 발광 소자의 일 단부 측에 배치되고, 상기 제1 반도체층은 상기 발광 소자의 타 단부 측에 배치될 수 있다.

상기 소자 활성층은 상기 발광 소자의 중앙으로부터 상기 발광 소자의 일 단부 측으로 치우쳐져 위치하고, 상기 제1 전극의 제1 구간은 상기 발광 소자의 하부에서 상기 발광 소자의 제2 반도체층 및 상기 소자 활성층을 커버하도록 배치될 수 있다.

상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 비아층, 상기 비아층 상에서 서로 이격 배치된 제1 서브 뱅크 및 제2 서브 뱅크, 상기 제1 서브 뱅크 상에 배치된 제1 전극, 상기 제2 서브 뱅크 상에 배치된 제2 전극, 및 상기 제1 서브 뱅크 및 상기 제2 서브 뱅크 사이에 배치되는 발광 소자를 포함하되, 상기 제1 및 제2 서브 뱅크는 각각 상기 발광 소자의 양 단부와 대향하며 단면 형상이 오목한 곡면 형상을 가지는 제1 영역을 포함하고, 상기 제1 전극은 상기 제1 서브 뱅크의 제1 영역 상에 배치된 제1 구간, 및 상기 제1 전극의 제1 구간으로부터 상기 발광 소자 측으로 연장된 제2 구간을 포함하고, 상기 제2 전극은 상기 제2 서브 뱅크의 제1 영역 상에 배치된 제1 구간, 및 상기 제2 전극의 제1 구간으로부터 상기 발광 소자 측으로 연장된 제2 구간을 포함하고, 상기 제1 전극의 제2 구간 및 상기 제2 전극의 제2 구간은 상기 비아층 상에서 서로 이격되어 배치되고, 상기 제1 전극의 제2 구간의 폭은 상기 제2 전극의 제2 구간의 폭과 상이하다.

상기 제1 전극은 상기 제1 서브 뱅크 및 상기 비아층 상에 배치되어, 하부에 배치된 상기 제1 서브 뱅크 및 상기 비아층의 표면 형상을 따라 형성되고, 상기 제2 전극은 상기 제2 서브 뱅크 및 상기 비아층 상에 배치되어, 하부에 배치된 상기 제2 서브 뱅크 및 상기 비아층의 표면 형상을 따라 형성될 수 있다.

상기 제1 전극의 제1 구간 및 상기 제2 전극의 제1 구간은 각각 단면 형상이 오목한 곡면 형상을 가지고, 상기 제1 전극의 제2 구간 및 상기 제2 전극의 제2 구간은 각각 단면 형상이 평탄한 형상을 가질 수 있다.

상기 발광 소자는 소자 활성층을 포함하고, 상기 소자 활성층은 상기 발광 소자의 중앙으로부터 상기 발광 소자의 일 단부 측으로 치우쳐져 위치하고, 상기 발광 소자의 일 단부는 상기 제1 서브 뱅크의 제1 영역과 대향할 수 있다.

상기 제1 전극의 제2 구간은 상기 발광 소자의 일 단부와 상기 기판의 두께 방향으로 중첩하고, 상기 제2 전극의 제2 구간은 상기 발광 소자의 타 단부와 상기 기판의 두께 방향으로 중첩하며, 상기 제1 전극의 제2 구간의 폭은 상기 제2 전극의 제2 구간의 폭보다 클 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 실시예에 따른 표시 장치는 서로 이격되어 대향하여 배치되고, 외면이 곡률진 형상을 갖는 복수의 서브 뱅크를 포함하는 제1 뱅크를 포함할 수 있다. 복수의 전극들은 각 서브 뱅크 상에 배치되고, 발광 소자는 서브 뱅크들 사이에 배치되어 각 전극들과 전기적으로 연결될 수 있다. 복수의 서브 뱅크는 발광 소자와 대향하는 일 측의 외면이 오목한 형상을 가지는 제1 영역을 포함할 수 있고, 발광 소자에서 방출된 광들은 서브 뱅크의 제1 영역 상에 배치된 전극의 표면에서 반사될 수 있다. 표시 장치는 발광 소자와 대향하는 서브 뱅크의 외면을 오목한 형상으로 곡률지게 형성함으로써, 발광 소자에서 방출되어 표시 장치의 표시 방향으로 향하는 광의 광량이 증가함과 동시에 집광 효과를 가질 수 있고, 표시 장치의 출광 효율이 향상될 수 있다.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 서브 화소를 나타내는 평면도이다.
도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 일 예를 나타내는 단면도이다.
도 5는 도 3의 Q4-Q4'선을 따라 자른 일 예를 나타내는 단면도이다.
도 6은 일 실시예에 따른 발광 소자의 개략도이다.
도 7은 도 4의 A 영역의 일 예를 나타낸 확대 단면도이다.
도 8의 도 7의 일부 영역을 확대한 확대 단면도이다.
도 9는 일 실시예에 따른 표시 장치의 발광 소자로부터 방출된 광의 진행 방향을 나타낸 단면도이다.
도 10은 도 9의 B 영역의 일 예를 나타낸 확대 단면도이다.
도 11은 도 4의 A 영역의 다른 예를 나타낸 확대 단면도이다.
도 12 내지 도 19는 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 20은 도 3의 Q2-Q2'선을 따라 자른 다른 예를 나타내는 단면도이다.
도 21은 도 3의 Q2-Q2'선을 따라 자른 또 다른 예를 나타내는 단면도이다

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.

도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.

도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.

표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.

이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.

표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.

표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제3 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제3 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제3 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제1 방향(DR1) 일 측, "좌측"는 제1 방향(DR1) 타 측, "상측"은 제2 방향(DR2) 일 측, "하측"은 제2 방향(DR2) 타 측을 나타낸다.

표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.

표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.

표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.

표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.

도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 개략적인 평면도이다. 도 3은 일 실시예에 따른 표시 장치의 서브 화소를 나타내는 평면도이다.

도 2를 참조하면, 각 화소(PX)는 복수의 서브 화소(SPX: SPX1, SPX2, SPX3)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색의 광을 발광하고, 제2 서브 화소(SPX2)는 제2 색의 광을 발광하며, 제3 서브 화소(SPX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPX1, SPX2, SPX3)는 동일한 색의 광을 발광할 수도 있다. 도 2에서는 하나의 화소(PX)가 3개의 서브 화소(SPX1, SPX2, SPX3)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 각 화소(PX)는 더 많은 수의 서브 화소(SPX)들을 포함할 수 있다.

표시 장치(10)의 각 서브 화소(SPX)는 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.

발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.

각 서브 화소(SPX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상측(또는 제2 방향(DR2) 일 측)에 배치될 수 있다. 서브 영역(SA)은 제2 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다.

서브 영역(SA)은 분리부(ROP)를 포함할 수 있다. 서브 영역(SA)의 분리부(ROP)는 제2 방향(DR2)을 따라 서로 이웃하는 각 서브 화소(SPX)에 포함되는 제1 및 제2 전극(210, 220)이 각각 서로 분리되는 영역일 수 있다. 따라서, 서브 영역(SA)에는 각 서브 화소(SPX) 마다 배치된 제1 및 제2 전극(210, 220)의 일부가 배치될 수 있다.

도 2 및 도 3을 참조하면, 일 실시예에 따른 표시 장치(10)의 각 서브 화소(SPX)는 복수의 전극(210, 220), 복수의 서브 뱅크를 포함하는 제1 뱅크(400), 복수의 접촉 전극(710, 720), 복수의 발광 소자(ED) 및 제2 뱅크(600)를 포함할 수 있다.

이하, 도 2 및 도 3을 참조하여, 일 실시예에 따른 표시 장치(10)의 일 서브 화소(SXP)에 포함되는 복수의 전극(210, 220), 복수의 서브 뱅크를 포함하는 제1 뱅크(400), 복수의 접촉 전극(710, 720), 복수의 발광 소자(ED) 및 제2 뱅크(600)의 평면상 배치 구조를 설명하기로 한다.

제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(600)는 각 서브 화소(SPX)의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPX)들을 구분할 수 있다. 제2 뱅크(600)는 각 서브 화소(SPX) 내에서 발광 영역(EMA)과 서브 영역(SA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 즉, 각 서브 화소(SPX)의 발광 영역(EMA)과 서브 영역(SA)은 제2 뱅크(600)에 의해 정의될 수 있다.

제1 뱅크(400)는 발광 영역(EMA) 내에 배치될 수 있다. 제1 뱅크(400)는 발광 영역(EMA)에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 뱅크(400)는 제2 방향(DR2)으로 연장되되, 발광 영역(EMA)을 둘러싸는 제2 뱅크(600)와 이격될 수 있다. 즉, 제1 뱅크(400)의 제2 방향(DR2)으로의 길이는 제2 뱅크(600)가 둘러싸는 발광 영역(EMA)의 제2 방향(DR2)으로의 길이보다 작을 수 있다.

제1 뱅크(400)는 발광 영역(EMA) 내에서 서로 이격 대향하도록 배치되는 복수의 서브 뱅크(410, 420)를 포함할 수 있다. 복수의 서브 뱅크(410, 420)가 서로 이격 대향하도록 배치됨으로써, 복수의 서브 뱅크(410, 420)는 이들 사이에 발광 소자(ED)가 배치되는 공간을 제공하는 역할을 할 수 있다. 또한, 후술하는 바와 같이 복수의 서브 뱅크(410, 420) 각각은 발광 소자(ED)와 대향하는 일 측의 외면이 오목하게 곡률진 형상을 가짐으로써 발광 소자(ED)로부터 방출된 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할도 할 수 있다.

제1 뱅크(400)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다. 제1 서브 뱅크(410)와 제2 서브 뱅크(420)는 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 예를 들어, 제1 서브 뱅크(410)는 평면상 발광 영역(EMA)에서 좌측에 배치되고, 제2 서브 뱅크(420)는 평면상 발광 영역(EMA)에서 우측에 배치될 수 있다.

한편, 도면에서는 일 서브 화소(SPX)에 포함되는 제1 뱅크(400)가 2개의 서브 뱅크(즉, 제1 및 제2 서브 뱅크(410, 420))를 포함하는 것으로 도시하였으나, 일 서브 화소(SPX)가 포함하는 복수의 서브 뱅크의 수는 이에 제한되지 않는다. 예를 들어, 일 서브 화소(SPX)에 포함되는 제1 뱅크(400)는 전극(210, 220)의 수에 따라 더 많은 수의 다른 서브 뱅크들을 포함할 수도 있다.

복수의 전극들(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 제1 전극(210) 및 제2 전극(220)은 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다.

제1 전극(210)은 제1 서브 뱅크(410) 상에 배치될 수 있다. 제1 전극(210)은 평면상 각 서브 화소(SPX)의 좌측에 배치될 수 있다. 제1 전극(210)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 전극(210)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다. 제1 전극(210)은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 서브 화소(SPX)의 제1 전극(210)과 서로 분리될 수 있다.

제2 전극(220)은 제2 서브 뱅크(420) 상에 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 제1 방향(DR1)으로 이격되어 배치될 수 있다. 제2 전극(220)은 제1 전극(210)과 제1 방향(DR1)으로 이격 대향할 수 있다. 제2 전극(220)은 평면상 각 서브 화소(PX)의 우측에 배치될 수 있다. 제2 전극(220)은 평면상 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 전극(220)은 발광 영역(EMA)을 가로지르도록 배치될 수 있다. 제2 전극(220)은 평면상 제2 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제2 방향(DR2)으로 이웃한 서브 화소(SPX)의 제2 전극(220)과 서로 분리될 수 있다.

몇몇 실시예에서, 제1 전극(210)과 제2 전극(220)은 각각 제1 서브 뱅크(410)와 제2 서브 뱅크(420)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(210)의 제1 방향(DR1)으로의 폭은 제1 서브 뱅크(410)의 제1 방향(DR1)으로의 폭보다 클 수 있고, 제2 전극(220)의 제1 방향(DR1)으로의 폭은 제2 서브 뱅크(420)의 제1 방향(DR1)으로의 폭보다 클 수 있다. 따라서, 평면상 제1 전극(210)과 제2 전극(220) 사이의 제1 방향(DR1)으로의 간격은 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 제1 방향(DR1)으로의 간격보다 작을 수 있다.

제1 전극(210) 및 제2 전극(220)은 각각 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 외면을 덮도록 배치될 수 있다.

제1 전극(210)은 제1 서브 뱅크(410)을 덮고, 외측으로 연장되어, 평면상 제2 전극(220)과 대향하는 일 측변(즉, 평면상 제1 전극(210)의 우측변)이 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 위치하도록 배치될 수 있다. 마찬가지로, 제2 전극(220)은 제2 서브 뱅크(420)의 외면을 덮고, 외측으로 연장되어 평면상 제1 전극(210)과 대향하는 일 측변(즉, 평면상 제2 전극(220)의 좌측변)이 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 위치하도록 배치될 수 있다.

제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)은 제1 전극(210)의 우측변과 제1 서브 뱅크(410)의 우측변 사이의 제1 수평 거리(d1)와 동일할 수 있다. 제1 전극(210)의 우측변은 제2 전극(220)과 대향하는 제1 전극(210)의 일 측변이고, 제1 서브 뱅크(410)의 우측변은 제2 서브 뱅크(420)와 대향하는 제1 서브 뱅크(410)의 일 측변 또는 후술하는 발광 소자(ED)의 일 단부와 대향하는 제1 서브 뱅크(410)의 일 측변일 수 있다.

마찬가지로, 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)은 제2 전극(220)의 좌측변과 제2 서브 뱅크(420)의 좌측변 사이의 제2 수평 거리(d2)와 동일할 수 있다. 제2 전극(220)의 좌측변은 제1 전극(210)과 대향하는 제2 전극(220)의 일 측변이고, 제2 서브 뱅크(420)의 좌측변은 제1 서브 뱅크(410)와 대향하는 제2 서브 뱅크(420)의 일 측변 또는 후술하는 발광 소자(ED)의 일 단부의 반대인 타 단부와 대향하는 제2 서브 뱅크(420)의 일 측변일 수 있다.

한편, 제1 전극(210)의 우측변과 제1 서브 뱅크(410)의 우측변 사이의 제1 수평 거리(d1)는 제2 전극(220)의 좌측변과 제2 서브 뱅크(420)의 좌측변 사이의 제2 수평 거리(d2)와 상이할 수 있다. 즉, 제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)과 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)은 서로 상이할 수 있다. 예를 들어, 제1 전극(210)의 우측변과 제1 서브 뱅크(410)의 우측변 사이의 제1 수평 거리(d1)는 제2 전극(220)의 좌측변과 제2 서브 뱅크(420)의 좌측변 사이의 제2 수평 거리(d2)보다 클 수 있다. 제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)과 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)을 상이하게 설계함으로써, 후술하는 발광 소자(ED)와 각 전극(210, 220)이 제3 방향(DR3)으로 중첩하는 폭은 서로 상이할 수 있다.

한편, 표시 장치(10)의 평면 구조를 설명하는 도 2 및 도 3에서는 제1 수평 거리(d1)를 평면상 "제1 전극(210)의 우측변과 제1 서브 뱅크(410)의 우측변 사이의 수평 거리(d1)" 또는 "제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)"으로 정의하나, 후술하는 표시 장치(10)의 단면 구조를 설명하는 도 7에서는 동일한 도면 부호 "d1"에 대하여 단면상 "제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 돌출된 제1 전극(210)의 돌출 폭(d1)"으로도 정의할 수 있다. 마찬가지로, 제2 수평 거리(d2)를 평면상 "제2 전극(220)의 좌측변과 제2 서브 뱅크(420)의 좌측변 사이의 수평 거리(d2)" 또는 "제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)"으로 정의하나, 후술하는 표시 장치(10)의 단면 구조를 설명하는 도 7에서는 동일한 도면 부호 "d2"에 대하여 단면상 "제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 돌출된 제2 전극(220)의 돌출 폭(d2)"으로도 정의할 수 있다.

복수의 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 배치될 수 있다. 복수의 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있으며, 평면상 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에서 양 단부가 각각 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)와 대향하도록 배치될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 발광 소자(ED)의 일 단부가 평면상 제1 서브 뱅크(410)의 일 측변(즉, 평면상 제1 서브 뱅크(410)의 우측변)과 대향하도록 배치되고, 발광 소자(ED)의 타 단부가 평면상 제2 서브 뱅크(420)의 일 측변(즉, 평면상 제2 서브 뱅크(420)의 좌측변)과 대향하도록 배치될 수 있다.

복수의 발광 소자(ED)는 대체로 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이 영역의 중앙에 배치될 수 있다. 예를 들어, 제1 서브 뱅크(410)와 발광 소자(ED) 사이의 제3 수평 거리(d3)는 제2 서브 뱅크(420)와 발광 소자(ED) 사이의 제4 수평 거리(d4)와 동일할 수 있다. 제1 서브 뱅크(410)와 발광 소자(ED) 사이의 제3 수평 거리(d3)는 제1 서브 뱅크(410)의 우측변과 발광 소자(ED)의 일 단부 사이의 수평 거리(d3)로 측정될 수 있고, 제2 서브 뱅크(420)와 발광 소자(ED) 사이의 제4 수평 거리(d4)는 제2 서브 뱅크(420)의 좌측변과 발광 소자(ED)의 타 단부 사이의 수평 거리(d4)로 측정될 수 있다. 다만, 이에 제한되지 않고 복수의 발광 소자(ED) 중 일부 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 일 서브 뱅크(410, 420)으로 일부 치우쳐져 배치될 수도 있다.

복수의 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 발광 소자(ED)의 일 단부가 제1 전극(210) 상에 놓이고, 발광 소자(ED)의 타 단부가 제2 전극(220) 상에 놓이도록 배치될 수 있다.

제1 전극(210)은 발광 소자(ED)의 일 단부의 적어도 일부와 제3 방향(DR3)으로 중첩할 수 있다. 제1 전극(210)이 발광 소자(ED)의 일 단부와 제3 방향(DR3)으로 중첩되는 폭(w1)은 제1 전극(210)의 좌측변과 발광 소자(ED)의 일 단부 사이의 제5 수평 거리(w1)와 동일할 수 있다.

제2 전극(220)은 발광 소자(ED)의 타 단부의 적어도 일부와 제3 방향(DR3)으로 중첩할 수 있다. 제2 전극(220)이 발광 소자(ED)의 타 단부와 제3 방향(DR3)으로 중첩되는 폭(w2)은 제2 전극(220)의 우측변과 발광 소자(ED)의 타 단부 사이의 제6 수평 거리(w2)와 동일할 수 있다.

발광 소자(ED)의 양 단부가 각각 제1 전극(210) 및 제2 전극(220)과 제3 방향(DR3)으로 중첩하는 폭(w1, w2)은 서로 상이할 수 있다. 구체적으로, 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420)의 서로 이격된 영역 내에서 중앙에 배치되며, 제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)과 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)이 상이하므로 발광 소자(ED)의 양 단부가 각각 제1 전극(210) 및 제2 전극(220)과 제3 방향(DR3)으로 중첩하는 폭(w1, w2)은 서로 상이할 수 있다. 즉, 발광 소자(ED)의 일 단부와 제1 전극(210)이 제3 방향(DR3)으로 중첩하는 폭(w1)은 발광 소자(ED)의 타 단부와 제2 전극(220)이 제3 방향(DR3)으로 중첩하는 폭(w2)과 상이할 수 있다. 예를 들어, 발광 소자(ED)의 일 단부와 제1 전극(210)이 제3 방향(DR3)으로 중첩하는 폭(w1)은 발광 소자(ED)의 타 단부와 제2 전극(220)이 제3 방향(DR3)으로 중첩하는 폭(w2)보다 클 수 있다.

제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)과 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)이 서로 상이하도록 형성함으로써, 발광 소자(ED)의 양 단부가 각각 제1 전극(210) 및 제2 전극(220)과 제3 방향(DR3)으로 중첩하는 폭(w1, w2)을 서로 상이하도록, 제1 전극(210), 제2 전극(220) 및 발광 소자(ED)의 배치 관계를 제어할 수 있다.

복수의 접촉 전극(710, 720)은 제1 접촉 전극(710) 및 제2 접촉 전극(720)을 포함할 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720)은 서로 이격되어 배치될 수 있다.

제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 일 단부와 각각 접촉할 수 있다. 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 개구부(OP1)에 의해 노출된 제1 전극(210)과 접촉할 수 있고, 발광 영역(EMA)에서 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부와 제1 전극(210)을 전기적으로 연결하는 역할을 할 수 있다.

제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 타 단부와 각각 접촉할 수 있다. 제2 접촉 전극(720)은 서브 영역(SA)에서 제2 개구부(OP2)에 의해 노출된 제2 전극(220)과 접촉할 수 있고, 발광 영역(EMA)에서 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부와 제2 전극(220)을 전기적으로 연결하는 역할을 할 수 있다.

도 4는 도 3의 Q1-Q1'선, Q2-Q2'선, 및 Q3-Q3'선을 따라 자른 일 예를 나타내는 단면도이다. 도 5는 도 3의 Q4-Q4'선을 따라 자른 일 예를 나타내는 단면도이다.

도 4를 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(CCL), 회로 소자층(CCL) 상에 배치된 복수의 전극(210, 220), 복수의 서브 뱅크를 포함하는 제1 뱅크(400), 복수의 접촉 전극(710, 720), 복수의 발광 소자(ED), 제2 뱅크(600) 및 복수의 절연층을 포함하는 표시 소자층을 포함할 수 있다.

기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.

회로 소자층(CCL)은 기판(SUB) 상에 배치될 수 있다. 회로 소자층(CCL)은 복수의 도전층, 적어도 하나의 트랜지스터(TR), 복수의 절연막, 제1 및 제2 전압 라인(VL1, VL2)을 포함할 수 있다.

하부 금속층(110)은 기판(SUB) 상에 배치될 수 있다. 하부 금속층(110)은 트랜지스터(TR)의 액티브층(ACT)을 보호하는 역할을 하는 차광층일 수 있다. 하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.

하부 금속층(110)은 하부에서 적어도 트랜지스터(TR)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 트랜지스터(TR)의 액티브층(ACT) 전체를 커버하도록 배치될 수도 있다. 다만, 이에 제한되지 않고, 하부 금속층(110)은 생략될 수도 있다.

버퍼층(161)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(110)이 배치된 기판(SUB)의 전면을 덮도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 복수의 트랜지스터를 보호하는 역할을 할 수 있다.

반도체층은 버퍼층(161) 상에 배치된다. 반도체층은 트랜지스터(TR)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TR)의 액티브층(ACT)은 상술한 바와 같이 하부 금속층(110)과 중첩하여 배치될 수 있다.

반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.

게이트 절연막(162)은 반도체층 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.

제1 도전층은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 트랜지스터(TR)의 게이트 전극(GE)은 트랜지스터(TR)의 액티브층(ACT)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.

제1 층간 절연막(163)은 제1 도전층 상에 배치될 수 있다. 제1 층간 절연막(163)은 트랜지스터(TR)의 게이트 전극(GE)을 덮도록 배치될 수 있다. 제1 층간 절연막(163)은 제1 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며, 제1 도전층을 보호할 수 있다.

제2 도전층은 제1 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층은 트랜지스터(TR)의 소스 전극(SD1)과 드레인 전극(SD2)을 포함할 수 있다. 도면에는 도시하지 않았으나, 제2 도전층은 데이터 라인을 더 포함할 수 있다.

트랜지스터(TR)의 소스 전극(SD1)과 드레인 전극(SD2)은 각각 제1 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 소스 전극(SD1)은 제1 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 또 다른 컨택홀을 통해 하부 금속층(110)과 전기적으로 연결될 수 있다.

제2 층간 절연막(164)은 제2 도전층 상에 배치될 수 있다. 제2 층간 절연막(164)은 제2 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.

제3 도전층은 제2 층간 절연막(164) 상에 배치될 수 있다. 제3 도전층은 제1 전압 라인(VL1), 제2 전압 라인(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다.

제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.

제1 전압 라인(VL1)은 제2 층간 절연막(164)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 드레인 전극(SD2)과 전기적으로 연결될 수 있다.

제2 전압 라인(VL2)은 후술하는 비아층(165)을 관통하는 제2 전극 컨택홀(CT2)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 전압 라인(VL2)에 인가된 제2 전원 전압은 제2 전극(220)에 공급될 수 있다. 제2 전압 라인(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수 있다.

제1 도전 패턴(CDP)은 트랜지스터(TR)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 제2 층간 절연막(164)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 소스 전극(SD1)과 전기적으로 연결될 수 있다. 또한, 제1 도전 패턴(CDP)은 비아층(165)을 관통하는 제1 전극 컨택홀(CT1)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 트랜지스터(TR)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다.

비아층(165)은 제3 도전층 상에 배치될 수 있다. 비아층(165)은 제3 도전층이 배치된 제2 층간 절연막(164) 상에 배치될 수 있다. 비아층(165)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 비아층(165)은 표면 평탄화하는 기능을 수행할 수 있다.

상술한 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163) 및 제2 층간 절연막(164)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163) 및 제2 층간 절연막(164)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(161), 게이트 절연막(162), 제1 층간 절연막(163) 및 제2 층간 절연막(164)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.

또한, 제1 도전층, 제2 도전층 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.

비아층(165) 상에는 표시 소자층이 배치될 수 있다. 이하, 도 3 내지 도 5를 참조하여, 회로 소자층(CCL) 상에 배치된 표시 소자층의 구조에 대하여 설명하기로 한다.

제1 뱅크(400)는 발광 영역(EMA)에서 비아층(165) 상에 배치될 수 있다. 제1 뱅크(400)는 비아층(165)의 일면을 기준으로 기판(SUB)의 두께 방향(즉, 제3 방향(DR3))으로 돌출된 형상을 가질 수 있다.

제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 비아층(165)의 일면 상에 배치될 수 있다. 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 상기 비아층(165)의 일면을 기준으로 기판(SUB)의 두께 방향으로 돌출된 형상을 가질 수 있다.

일 실시예에 따른 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 비아층(165) 상에서 돌출된 형상을 가지며, 적어도 일부 영역이 오목한 곡면 형상을 가질 수 있다. 본 명세서에서, '오목한 곡면 형상'은 '단면상 일 구성의 외면이 일 구성의 내측으로 함몰되어 곡률진 형상' 또는 '단면상 일 구성의 외면의 접선의 기울기가 제3 방향(DR3)으로 갈수록 증가하는 형상'을 의미할 수 있다. 또한, '볼록한 곡면 형상'은 '단면상 일 구성의 외면이 일 구성의 외측으로 돌출되어 곡률진 형상' 또는 '단면상 일 구성의 외면의 접선의 기울기가 제3 방향(DR3)으로 갈수록 감소하는 형상'을 의미할 수 있다.

구체적으로, 제1 서브 뱅크(410)는 발광 소자(ED)의 단부와의 배치 관계 및 단면 형상에 따라 제1 영역(410A) 및 제2 영역(410B)을 포함할 수 있다.

제1 서브 뱅크(410)의 제1 영역(410A)은 발광 소자의 일 단부와 대향하며, 단면상 오목한 곡면 형상을 가질 수 있다. 제1 서브 뱅크(410)의 제1 영역(410A)은 발광 소자의 일 단부와 대향하는 일 측(도면에서 우측)에 위치할 수 있다. 따라서, 제1 서브 뱅크(410)의 제1 영역(410A)은 제2 서브 뱅크(420)와 대향하는 일 측에 위치할 수 있다. 제1 서브 뱅크(410)의 제1 영역(410A)은 제1 서브 뱅크(410)의 단면상 내측으로 함몰되어 곡률진 형상을 가질 수 있다.

제1 서브 뱅크(410)의 제2 영역(410B)은 발광 소자의 일 단부와 대향하는 일 측의 반대측에 위치하고, 볼록한 곡면 형상을 가질 수 있다. 제1 서브 뱅크(410)의 제2 영역(410B)은 발광 소자의 일 단부와 대향하는 일 측의 반대측인 타 측(도면에서 좌측)에 위치할 수 있다. 제1 서브 뱅크(410)의 제2 영역(410B)은 제2 뱅크(600)와 대향할 수 있다. 제1 서브 뱅크(410)의 제2 영역(410B)은 제1 서브 뱅크(410)의 단면상 외측으로 돌출되어 곡률진 형상을 가질 수 있다. 한편, 도면에는 제1 서브 뱅크(410)의 제2 영역(410B)이 단면상 볼록한 곡면 형상을 가지도록 도시하였으나, 이에 제한되지 않는다. 예를 들어, 제1 서브 뱅크(410)의 제2 영역(410B)은 적어도 일부 영역이 경사진 측면을 가지거나, 제1 서브 뱅크(410)의 제1 영역(410A)와 유사하게 일부 영역이 단면상 오목한 곡면 형상을 가질 수도 있다.

제2 서브 뱅크(420)는 제1 서브 뱅크(410)와 유사하게 발광 소자(ED)의 단부와의 배치 관계 및 단면 형상에 따라 제1 영역(420A) 및 제2 영역(420B)을 포함할 수 있다.

제2 서브 뱅크(420)의 제1 영역(420A)은 발광 소자의 타 단부와 대향하며, 단면상 오목한 곡면 형상을 가질 수 있다. 제2 서브 뱅크(420)의 제1 영역(420A)은 발광 소자의 타 단부와 대향하는 일 측(도면에서 좌측)에 위치할 수 있다. 따라서, 제2 서브 뱅크(420)의 제1 영역(420A)은 제2 서브 뱅크(420)와 대향하는 일 측에 위치하며, 제1 서브 뱅크(410)의 제1 영역(410A)과 대향할 수 있다. 제2 서브 뱅크(420)의 제1 영역(420A)은 제2 서브 뱅크(420)의 단면상 내측으로 함몰되어 곡률진 형상을 가질 수 있다.

제2 서브 뱅크(420)의 제2 영역(420B)은 발광 소자의 타 단부와 대향하는 일 측의 반대측에 위치하고, 볼록한 곡면 형상을 가질 수 있다. 제2 서브 뱅크(420)의 제2 영역(420B)은 발광 소자의 타 단부와 대향하는 일 측의 반대측인 타 측(도면에서 우측)에 위치할 수 있다. 제2 서브 뱅크(420)의 제2 영역(420B)은 제2 서브 뱅크(420)의 단면상 외측으로 돌출되어 곡률진 형상을 가질 수 있다. 한편, 도면에는 제2 서브 뱅크(420)의 제2 영역(420B)이 단면상 볼록한 곡면 형상을 가지도록 도시하였으나, 이에 제한되지 않는다. 예를 들어, 제2 서브 뱅크(420)의 제2 영역(420B)은 적어도 일부 영역이 경사진 측면을 가지거나, 제2 서브 뱅크(420)의 제1 영역(420A)와 유사하게 단면상 오목한 곡면 형상을 가질 수도 있다.

예시적인 실시예에서 제1 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.

제1 전극(210) 및 제2 전극(220)은 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(165) 상에 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 하부에 배치된 회로 소자층(CCL)과 전기적으로 연결될 수 있다.

구체적으로, 제1 전극(210)은 비아층(165)을 관통하는 제1 전극 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 연결될 수 있다. 예를 들어, 제1 전극(210)은 비아층(165)을 관통하는 제1 전극 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)에 접촉할 수 있다. 제1 전극 컨택홀(CT1)은 제2 뱅크(600)와 제3 방향(DR3)으로 중첩할 수 있으나, 제1 전극 컨택홀(CT1)의 위치는 이에 제한되지 않는다.

제2 전극(220)은 비아층(165)을 관통하는 제2 전극 컨택홀(CT2)을 통해 제2 전압 라인(VL2)과 연결될 수 있다. 예를 들어, 제2 전극(220)은 비아층(165)을 관통하는 제2 전극 컨택홀(CT2)을 통해 제2 전압 라인(VL2)에 접촉할 수 있다. 제2 전극 컨택홀(CT2)은 제1 전극 컨택홀(CT1)과 이격되어 제2 뱅크(600)와 제3 방향(DR3)으로 중첩할 수 있으나, 제2 전극 컨택홀(CT2)의 위치는 이에 제한되지 않는다.

제1 전극(210)은 제1 도전 패턴(CDP)을 통해 트랜지스터(TR)와 전기적으로 연결되어 제1 전원 전압이 인가될 수 있고, 제2 전극(220)은 제2 전압 라인(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 제1 전극(210)과 제2 전극(220)은 각 서브 화소(SPX)마다 분리되어 배치되기 때문에, 서로 다른 서브 화소(SPX)의 발광 소자(ED)들은 개별적으로 발광할 수 있다.

제1 전극(210)은 제1 서브 뱅크(410) 상에 배치될 수 있다. 제1 전극(210)은 제1 서브 뱅크(410) 상에 배치되어, 상기 제1 서브 뱅크(410)의 외면을 덮을 수 있다. 제1 전극(210)은 제1 서브 뱅크(410)로부터 외측으로 연장되어, 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 제1 서브 뱅크(410)와 제2 서브 뱅크(420)가 노출하는 비아층(165)의 일면 상에도 일부 배치될 수 있다.

제1 전극(210)은 제1 서브 뱅크(410) 및 비아층(165) 상에 배치될 수 있다. 제1 전극(210)은 제1 서브 뱅크(410) 및 비아층(165) 상에 배치되어 하부에 배치되는 제1 서브 뱅크(410) 및 비아층(165)의 표면 형상을 따라 형성될 수 있다. 따라서, 제1 서브 뱅크(410) 상에 배치되는 제1 전극(210)의 표면의 단면 형상은 제1 서브 뱅크(410)의 외면(또는 표면) 형상과 대응되는 형상을 가질 수 있다. 또한, 비아층(165) 상에 배치되는 제1 전극(210)의 표면의 단면 형상은 비아층(165)의 일면의 형상과 대응되는 형상을 가질 수 있다. 예를 들어, 제1 서브 뱅크(410) 상에 배치되는 제1 전극(210)의 표면의 단면 형상은 제1 서브 뱅크(410)의 제1 영역(410A)과 제3 방향(DR3)으로 중첩되는 영역에서는 오목한 곡면 형상을 가지고, 제1 서브 뱅크(410)의 제2 영역(410B)과 제3 방향(DR3)으로 중첩되는 영역에서는 볼록한 곡면 형상을 가질 수 있다. 또한, 비아층(165) 상에 배치되는 제1 전극(210)의 표면의 단면 형상은 비아층(165)과 제3 방향(DR3)으로 중첩되는 영역에서는 평탄한 형상을 가질 수 있다.

제2 전극(220)은 제2 서브 뱅크(420) 상에 배치될 수 있다. 제2 전극(220)은 제2 서브 뱅크(420) 상에 배치되어, 상기 제2 서브 뱅크(420)의 외면을 덮을 수 있다. 제2 전극(220)은 제2 서브 뱅크(420)로부터 외측으로 연장되어, 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 제1 서브 뱅크(410)와 제2 서브 뱅크(420)가 노출하는 비아층(165)의 일면 상에도 일부 배치될 수 있다. 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역 배치되는 제1 전극(210)과 제2 전극(220)은 비아층(165) 상에서 서로 이격 배치될 수 있다.

제2 전극(220)은 제2 서브 뱅크(420) 및 비아층(165) 상에 배치될 수 있다. 제2 전극(220)은 제2 서브 뱅크(420) 및 비아층(165) 상에 배치되어 제2 서브 뱅크(420) 및 비아층(165)의 표면 형상을 따라 형성될 수 있다. 따라서, 제2 서브 뱅크(420) 상에 배치되는 제2 전극(220)의 표면의 단면 형상은 제2 서브 뱅크(420)의 외면(또는 표면) 형상과 대응되는 형상을 가질 수 있다. 또한, 비아층(165) 상에 배치되는 제2 전극(210)의 표면의 단면 형상은 비아층(165)의 일면의 형상과 대응되는 형상을 가질 수 있다. 예를 들어, 제2 서브 뱅크(410) 상에 배치되는 제2 전극(220)의 표면의 단면 형상은 제2 서브 뱅크(420)의 제1 영역(420A)과 제3 방향(DR3)으로 중첩되는 영역에서는 오목한 곡면 형상을 가지고, 제2 서브 뱅크(420)의 제2 영역(420B)과 제3 방향(DR3)으로 중첩되는 영역에서는 볼록한 곡면 형상을 가질 수 있다. 또한, 비아층(165) 상에 배치되는 제2 전극(220)의 표면의 단면 형상은 비아층(165)과 제3 방향(DR3)으로 중첩되는 영역에서는 평탄한 형상을 가질 수 있다.

제1 및 제2 전극(210, 220)은 각각 발광 소자(ED)와 전기적으로 연결될 수 있다. 제1 및 제2 전극(210, 220)은 후술하는 접촉 전극(710, 720)을 통해 발광 소자(ED)의 양 단부와 각각 연결될 수 있고, 회로 소자층(CCL)으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.

제1 및 제2 전극(210, 220)은 각각 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금을 포함할 수 있다. 제1 및 제2 전극(210, 220)은 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 외면으로 진행하는 광을 제1 및 제2 전극(210, 220)의 표면에서 각 서브 화소(SPX)의 상부 방향으로 반사시킬 수 있다. 발광 소자(ED)로부터 방출된 광의 진행 방향에 대한 상세한 설명은 후술하기로 한다.

다만, 이에 제한되지 않고 제1 및 제2 전극(210, 220)은 각각 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 제1 및 제2 전극(210, 220)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 제1 및 제2 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 제1 및 제2 전극(210, 220)은 각각 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.

제1 절연층(510)은 제1 및 제2 전극(210, 220) 상에 배치될 수 있다. 제1 절연층(510)은 제1 및 제2 전극(210, 220) 상에서 이들을 덮도록 배치될 수 있다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510)은 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.

제1 절연층(510)은 제1 전극(210) 및 제2 전극(220) 상에 배치되되, 서브 영역(SA)에서 제1 절연층(510)을 관통하여 제1 전극(210)의 적어도 일부를 노출하는 제1 개구부(OP1) 및 서브 영역(SA)에서 제1 절연층(510)을 관통하여 제2 전극(220)의 적어도 일부를 노출하는 제2 개구부(OP2)를 포함할 수 있다.

제1 개구부(OP1)는 서브 영역(SA)에서 제1 전극(210)의 상면의 일부를 노출하고, 제2 개구부(OP2)는 서브 영역(SA)에서 제2 전극(220)의 상면의 일부를 노출할 수 있다. 제1 및 제2 전극(210, 220)은 서브 영역(SA)에서 제1 개구부(OP1) 및 제2 개구부(OP2)를 통해 후술하는 제1 및 제2 접촉 전극(710, 720)과 각각 전기적으로 연결될 수 있다.

제2 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다.

제2 뱅크(600)는 상술한 바와 같이 각 서브 화소(SPX)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPX)들을 구분하고, 발광 영역(EMA)과 서브 영역(SA)을 구분할 수 있다. 또한, 제2 뱅크(600)는 제1 뱅크(400)보다 더 큰 높이를 갖도록 형성되고, 상기 영역들을 구분하여 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 서브 화소(SPX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다.

발광 소자(ED)는 제1 절연층(510) 상에 배치될 수 있다. 복수의 발광 소자(ED)들은 제1 전극(210) 및 제2 전극(220)이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다.

발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 배치될 수 있다. 발광 소자(ED)의 일 단부는 제1 서브 뱅크(410)의 제1 영역(410A)과 이격 대향하고, 발광 소자(ED)의 타 단부는 제2 서브 뱅크(420)의 제1 영역(420A)과 이격 대향할 수 있다. 즉, 발광 소자(ED)의 양 단부와 이격 대향하는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 외면은 각각 오목한 곡면 형상을 가질 수 있다.

발광 소자(ED)는 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 위치하도록 제1 절연층(510) 상에 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 발광 소자(ED)의 양 단부의 적어도 일부 영역과 각각 제3 방향(DR3)으로 중첩할 수 있다. 제1 전극(210)은 발광 소자(ED)의 일 단부와 제3 방향(DR3)으로 중첩하고, 제2 전극(220)은 발광 소자(ED)의 타 단부와 제3 방향(DR3)으로 중첩할 수 있다. 제1 전극(210) 및 제2 전극(220) 중 적어도 하나는 발광 소자(ED)의 하부에서 발광 소자(ED)의 소자 활성층(도 6의 '33')을 커버하도록 배치될 수 있다.

발광 소자(ED)는 서로 다른 도전형으로 도핑된 반도체층들을 포함할 수 있다. 발광 소자(ED)는 복수의 반도체층들을 포함하여 제1 전극(210) 및 제2 전극(220) 상에 생성되는 전계의 방향에 따라 일 단부가 특정 방향을 향하도록 배향될 수 있다. 또한, 발광 소자(ED)는 소자 활성층(33)을 포함하여 특정 파장대의 광을 방출할 수 있다.

제2 절연층(520)은 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 단부는 덮지 않도록 배치될 수 있다. 제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제1 방향(DR1)으로 연장되어 배치됨으로써 각 서브 화소(SPX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(520)은 발광 소자(ED)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(ED)를 고정시키는 역할을 할 수 있다.

도면에는 도시하지 않았으나, 제2 절연층(520)을 이루는 물질은 제1 전극(210)과 제2 전극(220) 사이에 배치되며, 함몰되어 형성된 제1 절연층(510)과 발광 소자(ED) 사이의 빈 공간에 채워질 수도 있다.

제2 절연층(520) 상에는 제1 접촉 전극(710)이 배치될 수 있다. 제1 접촉 전극(710)은 제1 전극(210) 상에 배치될 수 있다. 제1 접촉 전극(710)은 제2 절연층(520)이 노출하는 발광 소자(ED)의 일 단부 및 제1 전극(210)과 각각 접촉할 수 있다. 제1 접촉 전극(710)은 서브 영역(SA)에서 제1 절연층(510)의 측벽으로 구성된 제1 개구부(OP1)에 의해 노출된 제1 전극(210)과 접촉할 수 있고, 발광 영역(EMA)에서 제2 절연층(520)에 의해 노출된 발광 소자(ED)의 일 단부와 접촉할 수 있다. 제1 접촉 전극(710)은 발광 소자(ED)의 일 단부와 제1 전극(210)을 전기적으로 연결하는 역할을 할 수 있다.

제3 절연층(530)은 제1 접촉 전극(710) 상에 배치될 수 있다. 제3 절연층(530)은 제1 접촉 전극(710)을 완전히 덮도록 배치되되, 발광 소자(ED)가 제2 접촉 전극(720)과 접촉할 수 있도록 제2 절연층(520)과 함께 발광 소자(ED)의 타 단부를 노출하도록 배치될 수 있다. 제3 절연층(530)은 제1 접촉 전극(710)과 제2 접촉 전극(720)을 전기적으로 상호 절연시킬 수 있다. 또한, 제3 절연층(530)은 서브 영역(SA)에서 제1 절연층(510)과 함께 제2 전극(220)을 노출하는 제2 개구부(OP2)를 구성할 수 있다.

제2 접촉 전극(720)은 제3 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 전극(220) 상에 배치될 수 있다. 제2 접촉 전극(720)은 제2 및 제3 절연층(520, 530)이 노출하는 발광 소자(ED)의 타 단부 및 제2 전극(220)과 각각 접촉할 수 있다. 제2 접촉 전극(720)은 서브 영역(SA)에서 제1 및 제3 절연층(510, 530)의 측벽으로 구성된 제2 개구부(OP2)에 의해 노출된 제2 전극(220)과 접촉할 수 있고, 발광 영역(EMA)에서 제2 및 제3 절연층(520, 530)에 의해 노출된 발광 소자(ED)의 타 단부와 접촉할 수 있다. 제2 접촉 전극(720)은 발광 소자(ED)의 타 단부와 제2 전극(220)을 전기적으로 연결하는 역할을 할 수 있다.

제1 및 제2 접촉 전극(710, 720)은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 접촉 전극(710, 720)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 제1 및 제2 접촉 전극(710, 720)은 투명한 전도성 물질을 포함할 수 있다. 제1 및 제2 접촉 전극(710, 720)이 투명한 전도성 물질을 포함함으로써, 발광 소자(ED)의 양 단부를 통해 방출된 광은 제1 및 제2 접촉 전극(710, 720)을 투과하여 제1 및 제2 전극(210, 220)으로 진행할 수 있다.

제2 접촉 전극(720) 상에는 제4 절연층(540)이 배치될 수 있다. 제4 절연층(540)은 기판(SUB) 상에 전면적으로 배치되어 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.

도 6은 일 실시예에 따른 발광 소자의 개략도이다.

도 6을 참조하면, 발광 소자(ED)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.

발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.

일 실시예에서, 발광 소자(ED)는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.

일 실시예에서, 상술한 반도체층들은 발광 소자(ED)의 길이 방향인 일 방향(X)을 따라 순차 적층될 수 있다. 발광 소자(ED)는 도 6에 도시된 바와 같이, 일 방향(X)으로 순차 적층된 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 소자 활성층(33), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.

제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)은 발광 소자(ED)의 부피 중 대부분을 차지할 수 있다.

제2 반도체층(32)은 소자 활성층(33)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.

소자 활성층(33)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 소자 활성층(33)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.

몇몇 실시예에서, 소자 활성층(33)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.

소자 활성층(33)에서 방출되는 광은 발광 소자(ED)의 길이 방향으로의 양 단부면뿐만 아니라, 발광 소자의 외주면(또는 외면, 측면)으로도 방출될 수 있다. 즉, 소자 활성층(33)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.

발광 소자(ED)는 제2 반도체층(32) 상에 배치된 소자 전극층(37)을 더 포함할 수 있다. 소자 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 소자 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.

소자 전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED)의 양 단부와 접촉 전극(710, 720)이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 소자 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 소자 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.

발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 소자 활성층(33) 및/또는 소자 전극층(37)의 외주면을 감싸는 소자 절연막(38)을 더 포함할 수 있다. 소자 절연막(38)은 적어도 소자 활성층(33)의 외면을 둘러싸도록 배치되고, 발광 소자(ED)가 연장된 일 방향(X)으로 연장될 수 있다. 소자 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질들로 이루어져 소자 활성층(33)이 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 소자 활성층(33)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.

일 실시예에 따른 발광 소자(ED)의 소자 활성층(33)은 발광 소자(ED)의 연장 방향인 일 방향(X)으로의 중앙부로부터 일 방향(X) 일 측에 치우쳐서(Shift) 위치할 수 있다. 상술한 바와 같이, 제1 반도체층(31)은 발광 소자(ED) 중 대부분의 영역을 차지하도록 형성될 수 있다. 구체적으로, 제1 반도체층(31)의 일 방향(X)으로의 길이(h2)는 제2 반도체층(32)의 일 방향(X)으로의 길이(h3), 소자 활성층(33)의 일 방향(X)으로의 길이(h4) 및 소자 전극층(37)의 일 방향(X)으로의 길이(h5)보다 클 수 있다. 나아가, 제1 반도체층(31)의 일 방향(X)으로의 길이(h2)는 제2 반도체층(32)의 일 방향(X)으로의 길이(h3) 및 소자 전극층(37)의 일 방향(X)으로의 길이(h5)의 합보다 클 수 있다. 또한, 제1 반도체층(31)의 일 방향(X)으로의 길이(h2)는 제2 반도체층(32)의 일 방향(X)으로의 길이(h3), 소자 활성층(33)의 일 방향(X)으로의 길이(h4) 및 소자 전극층(37)의 일 방향(X)으로의 길이(h5)의 합(h6)보다 클 수 있다.

제1 반도체층(31)의 일 방향(X)으로의 길이(h2)는 발광 소자(ED)의 일 방향(X)으로의 길이(h1)의 1/2보다 클 수 있다. 따라서, 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치되는 소자 활성층(33)은 발광 소자(ED)의 연장 방향인 일 방향(X)으로의 중앙부로부터 일 방향(X) 일 측(예컨대, 제2 반도체층(32)이 배치된 측)에 치우쳐(Shift) 위치할 수 있다. 소자 활성층(33)이 발광 소자(ED)의 길이 방향의 일측에 치우쳐져 위치함으로써, 소자 활성층(33)으로부터 발광 소자의 양 단부면 및 외주면을 통해 방출되는 광의 강도(Intensity)는 소자 활성층(33)이 치우쳐져 배치되는 발광 소자(ED)의 일 단부 측이 타 단부 측보다 클 수 있다. 또한, 발광 소자(ED)의 외주면을 통해 방출된 광의 강도는 소자 활성층(33)이 치우쳐져 배치되는 발광 소자(ED)의 일 단부 측이 타 단부 측보다 클 수 있다.

도 7은 도 4의 A 영역의 일 예를 나타낸 확대 단면도이다. 도 8의 도 7의 일부 영역을 확대한 확대 단면도이다.

도 7 및 도 8을 참조하면, 상술한 바와 같이, 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)는 각각 비아층(165) 상에서 돌출된 형상을 가지며, 발광 소자(ED)와 대향하는 적어도 일부 영역이 오목한 곡면 형상을 가질 수 있다.

발광 소자(ED)의 양 단부와 대향하는 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 410B)은 발광 소자의 단면상 오목한 곡면 형상을 가지고, 제1 및 제2 서브 뱅크(410, 420)의 제2 영역(410B, 420B)은 발광 소자의 단면상 볼록한 곡면 형상을 가질 수 있다. 제1 및 제2 서브 뱅크(410, 420)는 제3 방향(DR3)으로 갈수록 외면의 경사각이 상이한 단면 형상을 가질 수 있다. 상기 제1 및 제2 서브 뱅크(410, 420)의 경사각은 제1 및 제2 서브 뱅크(410, 420)의 외면의 접선의 기울기로 측정될 수 있다. 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 410B)은 각각 외면(또는 표면)의 경사각이 제3 방향(DR3)으로 갈수록 증가하는 단면 형상을 가지고, 제1 및 제2 서브 뱅크(410, 420)의 제2 영역(410B, 420B)은 각각 외면(또는 표면)의 경사각이 제3 방향(DR3)으로 갈수록 감소하는 단면 형상을 가질 수 있다.

제1 서브 뱅크(410)의 외면(410S)의 경사각은 제3 방향(DR3)으로 갈수록 상이할 수 있다. 구체적으로, 제1 서브 뱅크(410)의 제1 영역(410A)의 외면(410A_S)의 경사각은 제3 방향(DR3)으로 갈수록 증가할 수 있다. 예를 들어, 제1 서브 뱅크(410)의 제1 영역(410A)의 외면(410A_S)의 제1 내지 제3 경사각(θ1a, θ1b, θ1c)은 서로 상이할 수 있다. 또한, 제3 방향(DR3)으로 순차 측정된 제1 서브 뱅크(410)의 제1 영역(410A)의 외면(410A_S)의 제1 내지 제3 경사각(θ1a, θ1b, θ1c)은 도 8에 도시된 바와 같이 제3 방향(DR3)으로 갈수록 증가할 수 있다.

이에 반하여, 제1 서브 뱅크(410)의 제2 영역(410B)의 외면(410B_S)의 경사각은 제3 방향(DR3)으로 갈수록 감소할 수 있다. 예를 들어, 제1 서브 뱅크(410)의 제2 영역(410B)의 외면(410B_S)의 제1 내지 제3 경사각(θ2a, θ2b, θ2c)은 서로 상이할 수 있다. 또한, 제3 방향(DR3)으로 순차 측정된 제1 서브 뱅크(410)의 제2 영역(410B)의 외면(410B_S)의 제1 내지 제3 경사각(θ2a, θ2b, θ2c)은 도 8에 도시된 바와 같이 제3 방향(DR3)으로 갈수록 감소할 수 있다.

상술한 설명들은 제2 서브 뱅크(420)의 제1 영역(420A)의 경우에도 동일하게 적용될 수 있음은 자명하다.

상술한 바와 같이 제1 전극(210) 및 제2 전극(220)은 제1 및 제2 서브 뱅크(410, 420) 및 비아층(165) 상에 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 제1 및 제2 서브 뱅크(410, 420)와 비아층(165) 상에 배치되어, 표면의 단면 형상이 하부에 배치된 제1 및 제2 서브 뱅크(410, 420) 또는 비아층(165)의 표면의 단면 형상에 대응되도록 형성될 수 있다. 즉, 제1 전극(210) 및 제2 전극(220)의 표면의 단면 형상은 하부에 배치된 제1 및 제2 서브 뱅크(410, 420) 및/또는 비아층(165)의 외면(또는 표면) 형상과 대응되는 형상을 가질 수 있다.

구체적으로, 제1 전극(210)은 제1 서브 뱅크(410)의 제1 영역(410A) 상에 배치되는 제1 구간(210A), 제1 서브 뱅크(410)의 제2 영역(410B) 상에 배치되는 제2 구간(210B), 및 제1 서브 뱅크(410)와 제1 서브 뱅크(420) 사이에서 비아층(165) 상에 배치되는 제3 구간(210C)을 포함할 수 있다.

제1 전극(210)의 제1 구간(210A)은 제1 서브 뱅크(410)의 제1 영역(410A)과 제3 방향(DR3)으로 중첩 배치될 수 있다. 제1 전극(210)의 제1 구간(210A)의 표면의 단면 형상은 제1 서브 뱅크(410)의 제1 영역(410A)의 외면 형상과 대응되는 형상을 가질 수 있다. 제1 전극(210)의 제1 구간(210A)의 표면의 단면 형상은 제1 서브 뱅크(410)의 제1 영역(410A)과 유사하게 오목한 곡면 형상을 가질 수 있다.

제1 전극(210)의 제2 구간(210B)은 제1 서브 뱅크(410)의 제2 영역(410B)과 제3 방향(DR3)으로 중첩 배치될 수 있다. 제1 전극(210)의 제2 구간(210B)의 표면의 단면 형상은 제1 서브 뱅크(410)의 제2 영역(410B)의 외면 형상과 대응되는 형상을 가질 수 있다. 제1 전극(210)의 제2 구간(210B)의 표면의 단면 형상은 제1 서브 뱅크(410)의 제2 영역(410B)과 유사하게 볼록한 곡면 형상을 가질 수 있다.

제1 전극(210)의 제3 구간(210C)은 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 비아층(165) 상에 배치될 수 있다. 제1 전극(210)의 제3 구간(210C)의 표면의 단면 형상은 비아층(165)의 외면 형상과 대응되는 형상을 가질 수 있다. 제1 전극(210)의 제3 구간(210C)의 표면의 단면 형상은 비아층(165)과 유사하게 평탄한 형상을 가질 수 있다.

제1 전극(210)의 외면(210S)의 경사각은 제3 방향(DR3)으로 갈수록 상이할 수 있다. 구체적으로, 제1 전극(210)의 제1 구간(210A)의 외면(210A_S)의 경사각은 제3 방향(DR3)으로 갈수록 증가할 수 있다. 예를 들어, 1 전극(210)의 제1 구간(210A)의 외면(210A_S)의의 제1 내지 제3 경사각(θ3a, θ3b, θ3c)은 서로 상이할 수 있다. 또한, 제3 방향(DR3)으로 순차 측정된 1 전극(210)의 제1 구간(210A)의 외면(210A_S)의 제1 내지 제3 경사각(θ3a, θ3b, θ3c)은 도 8에 도시된 바와 같이 제3 방향(DR3)으로 갈수록 증가할 수 있다.

이에 반하여, 제1 전극(210)의 제2 구간(210B)의 외면(210B_S)의 경사각은 제3 방향(DR3)으로 갈수록 감소할 수 있다. 예를 들어, 제 제1 전극(210)의 제2 구간(210B)의 외면(210B_S)의 제1 내지 제3 경사각(θ4a, θ4b, θ4c)은 서로 상이할 수 있다. 또한, 제3 방향(DR3)으로 순차 측정된 제1 전극(210)의 제2 구간(210B)의 외면(210B_S)의 제1 내지 제3 경사각(θ4a, θ4b, θ4c)은 도 8에 도시된 바와 같이 제3 방향(DR3)으로 갈수록 감소할 수 있다.

한편, 발광 소자(ED)는 연장 방향이 기판(SUB)의 상면과 평행하도록 배치될 수 있다. 발광 소자(ED)에 포함된 복수의 반도체층들은 기판(SUB)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 예를 들어, 발광 소자(ED)의 제1 반도체층(31), 소자 활성층(33), 제2 반도체층(32)은 기판(SUB)의 상면과 평행하도록 순차 배치될 수 있다.

발광 소자(ED)의 소자 활성층(33)로부터 생성된 광은 발광 소자(ED)의 양 단부면 및 발광 소자(ED)의 외주면을 통해 출사될 수 있다. 발광 소자(ED)의 양 단부면을 통해 출사된 광은 제1 뱅크(400) 측으로 입사할 수 있다. 이 경우, 제1 뱅크(400)가 발광 소자(ED)와 대향하는 외면의 형상에 따라 발광 소자(ED)로부터 방출된 광의 진행 방향이 결정될 수 있다. 구체적으로, 발광 소자(ED)로부터 방출된 광을 표시 방향으로 반사하는 반사층의 역할을 하는 제1 및 제2 전극(210, 220)이 제1 및 제2 서브 뱅크(410, 420) 상에 배치되어 하부에 배치된 부재의 표면 형상을 반영하도록 형성되므로, 발광 소자(ED)의 양 단부와 대향하는 제1 및 제2 서브 뱅크(410, 420)의 외면의 형상에 따라 발광 소자(ED)로부터 방출된 광의 진행 방향이 결정될 수 있다.

본 실시예의 경우, 발광 소자(ED)의 양 단부와 대향하는 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A)의 외면은 오목한 곡면 형상을 가질 수 있다. 따라서, 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A) 상에 배치되는 제1 및 제2 전극(210, 220)의 표면은 오목한 곡면 형상을 가질 수 있다. 따라서, 발광 소자(ED)의 양 단부와 대향하는 제1 및 제2 전극(210, 220)의 제1 구간(210A, 220A)의 표면의 단면 형상이 오목한 곡면 형상을 가지므로, 발광 소자(ED)로부터 방출되어 제1 및 제2 전극(210, 220)의 제1 구간(210A, 220A)으로 입사하는 광의 입사각은 볼록한 곡면 형상을 가지는 경우에 비하여 감소할 수 있다. 따라서, 따라서, 발광 소자(ED)에서 방출되어 표시 방향으로 향하는 광의 광량이 증가함과 동시에 집광 효과를 가질 수 있고, 각 서브 화소(SPX)의 발광 효율이 향상될 수 있다.

제1 서브 뱅크(410)의 제1 영역(410A)의 높이(hb)는 제1 서브 뱅크(410)의 높이(ha)보다 작을 수 있다. 또한, 제1 서브 뱅크(410)의 제1 영역(410A)의 높이(hb)는 비아층(165)의 상면으로부터 단면상 발광 소자(ED)의 상면까지의 높이(he)보다 클 수 있다. 제1 서브 뱅크(410)의 제1 영역(410A)의 높이(hb)가 비아층(165)의 상면으로부터 단면상 발광 소자(ED)의 상면까지의 높이(he)보다 크게 형성됨으로써, 발광 소자(ED)의 양 단부면을 통해 방출된 광이 소정의 지향각을 가지고 방출되어도 제1 서브 뱅크(410)의 제1 영역(410A) 상으로 입사할 수 있다. 따라서, 발광 소자(ED)로부터 방출된 광을 오목한 곡면 형상을 가지는 제1 전극(210)의 제1 구간(210A)을 이용하여 집광하는 효율이 향상될 수 있다.

상술한 바와 같이, 제1 전극(210) 및 제2 전극(220)은 각각 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이의 영역으로 돌출될 수 있다. 제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)은 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)보다 클 수 있다. 즉, 제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 돌출된 제1 전극(210)의 돌출 폭(d1)은 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 돌출된 제2 전극(220)의 돌출 폭(d2)보다 클 수 있다.

제1 전극(210)은 발광 소자(ED)의 하부에서 발광 소자(ED)의 일 단부와 제3 방향(DR3)으로 중첩할 수 있고, 제2 전극(220)은 발광 소자(ED)의 하부에서 발광 소자(ED)의 타 단부와 제3 방향(DR3)으로 중첩할 수 있다. 제1 전극(210)이 발광 소자(ED)의 일 단부와 제3 방향(DR3)으로 중첩되는 폭(w1)은 제2 전극(220)이 발광 소자(ED)의 타 단부와 제3 방향(DR3)으로 중첩되는 폭(w2)보다 클 수 있다. 구체적으로, 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 중앙에 배치될 수 있다. 따라서, 제1 서브 뱅크(410)와 발광 소자(ED)의 일 단부 사이의 제3 수평 거리(d3)는 제2 서브 뱅크(420)와 발광 소자(ED)의 타 단부 사이의 제4 수평 거리(d4)와 동일할 수 있다. 한편, 발광 소자(ED)는 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역에서 대체로 중앙에 배치되나, 제1 전극(210) 및 제2 전극(220)은 각각 제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 돌출된 제1 전극(210)의 돌출 폭(d1)이 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 돌출된 제2 전극(220)의 돌출 폭(d2)보다 크게 형성되므로 제1 전극(210)이 발광 소자(ED)의 일 단부와 제3 방향(DR3)으로 중첩되는 폭(w1)은 제2 전극(220)이 발광 소자(ED)의 타 단부와 제3 방향(DR3)으로 중첩되는 폭(w2)보다 클 수 있다.

또한, 제1 전극(210)이 발광 소자(ED)의 일 단부와 제3 방향(DR3)으로 중첩되는 폭(w1)은 발광 소자(ED)의 일 단부로부터 제1 반도체층(31)까지의 거리(h6)보다 클 수 있다. 따라서, 제1 전극(210)이 발광 소자(ED)의 일 단부와 제3 방향(DR3)으로 중첩되는 폭(w1)이 제2 전극(220)이 발광 소자(ED)의 타 단부와 제3 방향(DR3)으로 중첩되는 폭(w2) 및 발광 소자(ED)의 일 단부로부터 제1 반도체층(31)까지의 거리(h6)보다 크게 형섬됨에 따라, 제1 전극(210)은 발광 소자(ED)의 하부에서 발광 소자(ED)의 소자 활성층(33)을 커버할 수 있다. 따라서, 발광 소자(ED)의 소자 활성층(33)으로부터 방출되어 하측으로 진행하는 광을 제1 전극(210)을 통해 반사시켜 광의 효율이 향상될 수 있다.

도 9는 일 실시예에 따른 표시 장치의 발광 소자로부터 방출된 광의 진행 방향을 나타낸 단면도이다. 도 10은 도 9의 B 영역의 일 예를 나타낸 확대 단면도이다.

도 9 및 도 10을 참조하여 발광 소자(ED)로부터 방출된 광이 복수의 절연층 및/또는 접촉 전극(710, 720)을 투과하여 제1 전극(210) 및 제2 전극(220)을 통해 반사하여 진행하는 경로에 대하여 구체적으로 설명한다.

도 9 및 도 10을 참조하면, 발광 소자(ED)의 소자 활성층(33)으로부터 생성되어 양 단부면을 통해 방출된 제1 광(L1)은 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A) 측으로 입사할 수 있다. 구체적으로, 발광 소자(ED)의 일 단부면을 통해 방출된 제1 광(L1a)은 제1 서브 뱅크(410)의 제1 영역(410A) 측으로 입사하고, 발광 소자(ED)의 타 단부면을 통해 방출된 제1 광(L1b)은 제2 서브 뱅크(420)의 제1 영역(420A) 측으로 입사할 수 있다. 제1 서브 뱅크(410)의 제1 영역(410A) 측으로 입사한 제1 광(L1A) 및 제2 서브 뱅크(420)의 제1 영역(420A) 측으로 입사한 제1 광(L1b)은 각각 투명한 복수의 절연층(510, 530) 및 제1 및 제2 접촉 전극(710, 720)을 투과하여 제1 전극(210) 및 제2 전극(220)의 표면으로 입사할 수 있다. 상기 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A) 상에 배치된 제1 및 제2 전극(210, 220)의 제1 구간(210A, 220A)의 표면은 오목한 곡면 형상을 가지므로, 제1 광(L1)의 제1 입사각(θI1)은 볼록한 곡면 형상에 비하여 작을 수 있다. 따라서, 반사광(LR1)의 제1 반사각(θR1)이 제1 광(L1)의 제1 입사각(θI1)과 동일한 각을 가지므로 반사광(LR1)의 집광 효율이 개선될 수 있다.

또한, 발광 소자(ED)의 소자 활성층(33)으로부터 생성되어 외주면을 통해 방출되는 광을 대부분이 소자 활성층(33) 측으로 치우쳐질 수 있다. 따라서, 발광 소자(ED)의 외주면을 통해 방출되는 광 중 하부로 진행하는 제2 광(L2)은 하부에 배치된 제1 전극(210)에 의해 반사될 수 있다. 발광 소자(ED)의 외주면을 하부로 진행하는 제2 광(L2)은 제1 전극(210)의 제3 구간(210C)으로 제2 입사각(θI2)을 가지고 입사하여 제1 전극(210)의 제3 구간(210C)의 표면(210C_S)에서 제2 반사각(θR2)을 가지고 반사되어 제1 전극(210)의 제1 구간(210A)으로 제3 입사각(θI3)을 가지고 입사할 수 있다. 상기 제3 입사각(θI3)을 가지고 입사한 반사광(LR2)은 반사광(LR2)의 제3 입사각(θI3)과 동일한 각을 가지므로 반사되어 제2 광(L2)의 반사광(LR3)의 집광 효율이 개선될 수 있다.

도 11은 도 4의 A 영역의 다른 예를 나타낸 확대 단면도이다.

도 11을 참조하면, 본 실시예는 제3 절연층(530)이 생략되는 점이 도 7의 실시예와 차이점이다.

구체적으로, 제1 접촉 전극(710) 및 제2 접촉 전극(720_1)은 제2 절연층(520) 상에 직접 배치될 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720_1)은 제2 절연층(520) 상에서 서로 이격되어 제2 절연층(520)의 일부를 노출할 수 있다. 제1 접촉 전극(710)과 제2 접촉 전극(720_1)에 의해 노출된 제2 절연층(520)은 상기 노출된 영역에서 제4 절연층(540)과 접촉할 수 있다.

본 실시예에서, 제3 절연층(530)이 생략되더라도 제2 절연층(520)이 절연 물질을 포함하여 발광 소자(ED)를 고정시키는 기능을 수행할 수 있다. 또한, 제1 접촉 전극(710)과 제2 접촉 전극(720_1)은 하나의 마스크 공정에 의해 패터닝되어 동시에 형성될 수 있다. 따라서, 제1 접촉 전극(710)과 제2 접촉 전극(720_1)을 형성하기 위해 추가적인 마스크 공정을 요하지 않으므로, 표시 장치(10)의 제조 공정 효율이 개선될 수 있다. 본 실시예는 제3 절연층(530)이 생략된 점을 제외하고는 도 7의 실시예와 동일한 바, 중복되는 설명은 생략하기로 한다.

도 12 내지 도 19는 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.

먼저, 도 12를 참조하면, 기판(SUB)을 준비하여 기판(SUB) 상에 회로 소자층(CCL)을 형성한다. 상기 회로층(CCL)은 버퍼층(161), 하부 금속층(110), 제1 내지 제3 도전층, 반도체층, 게이트 절연막(162), 제1 및 제2 층간 절연막(163, 164) 및 비아층(165)을 포함할 수 있다. 도면에는 도시하지 않았으나, 상기 비아층(165)에는 비아층(165)을 관통하여 도 4의 제1 도전 패턴(CDP) 및 제2 전압 라인(VL2)을 노출하는 제1 및 제2 전극 컨택홀(CT1, CT2)이 형성되어 있을 수 있다. 반도체층, 복수의 도전층들 및 절연층들을 형성하는 공정은 통상적인 공정을 통해 형성될 수 있다. 따라서, 이들에 대한 자세한 설명은 생략하기로 한다.

이어, 도 13을 참조하면, 비아층(165) 상에 제1 뱅크용 물질층(400')을 형성한다. 상기 제1 뱅크용 물질층(400')은 기판(SUB) 상에 전면적으로 도포할 수 있다.

이어, 광 마스크(MK)를 이용하여 제1 뱅크용 물질층(400')을 노광 및 현상하여 패턴화된 제1 및 제2 서브 뱅크(410, 420)를 포함하는 제1 뱅크(400)를 형성할 수 있다.

먼저, 기판(SUB)의 상부에 광 마스크(MK)를 준비한다.

광 마스크(MK)는 서로 상이한 광 투과율을 갖는 복수의 영역(R1, R2, R3)을 포함할 수 있다. 광 마스크(MK)는 광의 투과율(또는 투광율)에 따라 제1 투광부(R1), 제2 투광부(R2) 및 차광부(R3)를 포함할 수 있다. 차광부(R3)의 투광율은 제1 및 제2 투광부(R1, R2)의 투광율보다 작을 수 있다. 예를 들어, 차광부(R3)는 외부로부터 제공된 광을 실질적으로 전부 차단(투광율이 약 0%)할 수 있고, 제1 투광부(R1)는 외부로부터 제공된 광을 실질적으로 전부 투과(투광율이 약 100%)시킬 수 있고, 제2 투광부(R2)는 외부로부터 제공된 광을 일부 투과(투광율이 약 20% 내지 30%)시킬 수 있다. 다만 이에 제한되지 않고, 차광부(R3)는 광을 일부 투과시키되, 제1 및 제2 투광부(R1, R2)의 투광율에 비해 현저히 작은 투광율을 가질 수도 있다.

이어, 제1 뱅크용 물질층(400')의 상부에 광 마스크(MK)를 배치하고, 노광 공정을 수행할 수 있다.

광 마스크(MK)는 제1 뱅크(400)가 형성되지 않는 영역에는 차광부(R3), 제1 뱅크(400)의 제1 영역(410A, 420A)이 형성되는 영역에는 제2 투광부(R2), 제1 뱅크(400)의 제2 영역(410B, 420B)이 형성되는 영역에는 제1 투광부(R1)가 대응되도록 배치될 수 있다. 즉, 제1 뱅크용 물질층(400')이 잔류하고 오목한 곡면 형상을 가질 필요가 있는 영역은 제2 투광부(R2)와 대응되며, 제1 뱅크용 물질층(400')이 잔류하되 오목한 곡면 형상을 가질 필요가 없는 영역에는 제1 투광부(R1)과 대응되고, 제1 뱅크용 물질층(400')이 제거되어야 할 필요가 있는 영역은 차광부(R3)와 대응될 수 있다.

차광부(R3)는 외부로부터 제공된 광을 차단하여, 제1 뱅크(400)가 형성되지 않아야 하는 영역과 중첩하는 제1 뱅크용 물질층(400')에는 상기 광이 도달하지 못하게 할 수 있다. 또한, 제2 투광부(R2)는 제1 뱅크용 물질층(400')이 잔류하고 오목한 곡면 형상을 가질 필요가 있는 영역과 중첩하는 제1 뱅크용 물질층(400')에는 상기 광의 일부만 도달하도록 할 수 있다. 또한, 제1 투광부(R1)는 제1 뱅크용 물질층(400')이 잔류하되 오목한 곡면 형상을 가질 필요가 없는 영역과 중첩하는 제1 뱅크용 물질층(400')에는 상기 광의 대부분이 도달하게 할 수 있다. 제1 뱅크용 물질층(400') 중 광에 노출된 영역과 그렇지 않은 부분의 화학적 변화 특성에 따라 소정의 현상액을 이용하여 일부 영역은 잔류시키고, 다른 일부 영역은 선택적으로 제거할 수 있다.

이에 따라, 노광 공정 및 현상을 통해, 도 14에 도시된 바와 같이 차광부(R3)에 대응되는 제1 뱅크용 물질층(400')은 제거되고, 제1 투광부(R1)에 대응되는 영역에는 제1 및 제2 서브 뱅크(410, 420)의 제2 영역(410B, 420B)이 형성되고, 제2 투광부(R2)에 대응되는 영역에는 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A)이 형성될 수 있다.

이어, 도 15를 참조하면, 제1 뱅크(400) 상에 제1 전극(210) 및 제2 전극(220)을 형성할 수 있다. 패턴화된 제1 전극(210) 및 제2 전극(220)은 마스크 공정에 의해 형성될 수 있다. 예를 들어, 제1 뱅크(400) 상에 전극층용 물질층을 전면 증착한다. 상기 증착 과정에서 전극층용 물질층은 비아층(165)을 관통하는 제1 및 제2 전극 컨택홀(CT1, CT2)의 내부까지 증착되어 하부의 제1 도전 패턴(CDP) 및 제2 전압 라인(VL2)과 연결될 수 있다. 이어, 전극층용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 전극층용 물질층을 식각한다. 이후, 포토레지스트 패턴을 스트립 또는 에싱 공정을 통해 제거하여, 도 15에 도시된 바와 같은 패턴화된 제1 전극(210) 및 제2 전극(220)을 형성한다.

상술한 바와 같이, 제1 전극(210) 및 제2 전극(220)은 제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)이 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)과 상이하도록 형성될 수 있다. 구체적으로, 제1 전극(210) 및 제2 전극(220)은 제1 서브 뱅크(410)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제1 전극(210)의 폭(d1)이 제2 서브 뱅크(420)로부터 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이의 영역으로 연장된 제2 전극(220)의 폭(d2)보다 크도록 형성될 수 있다.

이어, 도 16에 도시된 바와 같이 제1 및 제2 전극(210, 220) 상에 제1 절연층(510)을 형성하고, 제2 뱅크(600)를 형성한다. 제1 절연층(510)은 기판(SUB) 상에 제1 전극(210)과 제2 전극(220)을 전면적으로 덮도록 배치될 수 있고, 후속 공정에서 일부 패터닝되어 도 4 및 도 5의 제1 절연층(510)을 형성할 수 있다.

이어, 도 17에 도시된 바와 같이 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에 발광 소자(ED)를 배치한다. 상기 발광 소자(ED)를 배치하는 공정은 잉크젯 공정을 이용하여 수행될 수 있다. 구체적으로, 발광 소자(ED)가 분산된 잉크를 제2 뱅크(600)가 구획하는 발광 영역(EMA) 내에 분사하고, 제1 전극(210)과 제2 전극(220) 사이에 정렬 신호를 인가하여, 이들 사이에는 형성된 전계를 이용하여 발광 소자(ED)의 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 배치되도록 정렬할 수 있다.

이어, 도 18에 도시된 바와 같이 발광 소자(ED) 상에 제2 절연층(520), 제1 접촉 전극(710) 및 제3 절연층(530)을 형성한다.

먼저, 제2 절연층(520)은 복수의 발광 소자(ED)가 및 제1 절연층(510)이 형성된 기판(SUB) 상에 제2 절연 물질층을 전면적으로 적층하고 상기 발광 소자(ED)의 일 단부 및 타 단부를 노출하도록 제2 절연 물질층의 일부를 제거하여 도 18에 도시된 바와 같은 제2 절연층(520)을 형성할 수 있다.

이어, 제2 절연층(520) 상에 제1 접촉 전극(710)을 형성한다. 예시적인 실시예에서, 제1 접촉 전극(710)은 마스크 공정을 통해 형성될 수 있다. 예를 들어, 제1 접촉 전극용 물질층을 기판(SUB) 상에 전면 증착한다. 이어, 제1 접촉 전극용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 식각한다. 전면적으로 제1 접촉 전극 물질층의 식각은 이에 제한되는 것은 아니지만, 습식 식각으로 진행될 수 있다. 이후, 포토레지스트 패턴을 스트립(Strip) 공정 또는 에싱 공정을 통해 제거하여 도 18에 도시된 바와 같은 제1 접촉 전극(710)을 형성할 수 있다.

이어, 제1 접촉 전극(710) 상에 제3 절연층(530)을 형성한다. 제3 절연층(530)은 기판(SUB) 상에 제3 절연층용 물질층을 전면 증착하고 제2 전극(220) 상에서 제1 절연층(510) 및 발광 소자(ED)의 타 단부를 노출하는 개구부를 형성함으로써, 패턴화된 제3 절연층(530)을 형성할 수 있다.

이어, 도 19에 도시된 바와 같이 제3 절연층(530) 상에 제2 접촉 전극(720)을 형성한다. 예시적인 실시예에서, 제2 접촉 전극(720)은 마스크 공정을 통해 형성될 수 있다. 예를 들어, 제2 접촉 전극용 물질층을 기판(SUB) 상에 전면 증착한다. 이어, 제2 접촉 전극용 물질층 상에 포토레지스트층을 도포하고, 노광 및 현상을 통해 포토레지스트 패턴을 형성한 후, 이를 식각 마스크로 이용하여 식각한다. 전면적으로 제2 접촉 전극 물질층의 식각은 이에 제한되는 것은 아니지만, 습식 식각으로 진행될 수 있다. 이후, 포토레지스트 패턴을 스트립(Strip) 공정 또는 에싱 공정을 통해 제거하여 도 19에 도시된 바와 같은 제2 접촉 전극(720)을 형성할 수 있다.

이어, 기판(SUB)의 전면 상에 제4 절연층(540)을 형성하여 도 4에 도시된 바와 같은 표시 장치(10)를 제조할 수 있다.

이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다.

도 20은 도 3의 Q2-Q2'선을 따라 자른 다른 예를 나타내는 단면도이다.

도 20을 참조하면, 본 실시예에 따른 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A)의 높이(hb)는 제1 및 제2 서브 뱅크(410, 420)의 최고 높이(ha)와 동일한 점이 도 7의 실시예와 차이점이다.

본 실시예에 따른 표시 장치(10)는 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A)의 높이(hb)가 제1 및 제2 서브 뱅크(410, 420)의 최고 높이(ha)와 동일하게 형성됨에 따라, 발광 소자(ED)로부터 방출되어 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A)으로 입사하는 광의 양이 증가할 수 있다. 즉, 발광 소자(ED)로부터 방출되어 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A) 이외의 영역을 누설되는 광량이 감소될 수 있다. 따라서, 발광 소자(ED)로부터 방출되어 제1 및 제2 서브 뱅크(410, 420)의 제1 영역(410A, 420A)으로 입사하는 광량이 증가하므로, 발광 소자(ED)에서 방출된 광의 집광 효율이 더 향상될 수 있다.

도 21은 도 3의 Q2-Q2'선을 따라 자른 또 다른 예를 나타내는 단면도이다

도 21을 참조하면, 본 실시예에 따른 표시 장치는 제1 뱅크(400_2)의 외면 중 제2 뱅크(600)와 대향하는 외면도 오목한 곡면 형상을 포함하는 점이 도 7의 실시예와 차이점이다.

구체적으로, 제1 서브 뱅크(410_1)는 발광 소자(ED)의 일 단부와 대향하며 오목한 곡면 형상을 가지는 제1 영역(410A1), 제2 뱅크(600)와 대향하며 오목한 곡면 형상을 가지는 제2 영역(410A2) 및 제1 영역(410A1)과 제2 영역(410A2) 사이에 배치되는 제3 영역(410B)을 포함할 수 있다. 상기 제1 서브 뱅크(410_1)의 제3 영역(410B)은 볼록한 곡면 형상 또는 편평한 표면을 가질 수 있다.

마찬가지로, 제2 서브 뱅크(420_1)는 발광 소자(ED)의 타 단부와 대향하며 오목한 곡면 형상을 가지는 제1 영역(420A1), 제2 뱅크(600)와 대향하며 오목한 곡면 형상을 가지는 제2 영역(420A2) 및 제1 영역(420A1)과 제2 영역(420A2) 사이에 배치되는 제3 영역(420B)을 포함할 수 있다. 상기 제2 서브 뱅크(420_1)의 제3 영역(420B)은 볼록한 곡면 형상 또는 평탄한 표면을 가질 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

10: 표시 장치
165: 비아층
410: 제1 서브 뱅크
420: 제2 서브 뱅크
400: 제1 뱅크
210: 제1 전극
220: 제2 전극
ED: 발광 소자

Claims

기판;
상기 기판 상에서 서로 이격 배치된 제1 서브 뱅크 및 제2 서브 뱅크를 포함하는 제1 뱅크;
상기 제1 서브 뱅크 상에 배치된 제1 전극;
상기 제2 서브 뱅크 상에 배치되며, 상기 제1 전극과 이격된 제2 전극; 및
상기 제1 서브 뱅크 및 상기 제2 서브 뱅크 사이에 배치된 발광 소자를 포함하되,
상기 제1 및 제2 서브 뱅크는 각각 단면 형상이 오목한 곡면 형상을 가지며, 상기 발광 소자에 인접한 제1 영역을 포함하고,
상기 제1 전극은 상기 제1 서브 뱅크로부터 상기 발광 소자 측으로 연장된 제1 구간을 포함하고,
상기 제2 전극은 상기 제2 서브 뱅크로부터 상기 발광 소자 측으로 연장된 제1 구간을 포함하며,
상기 제1 전극의 제1 구간의 폭은 상기 제2 전극의 제1 구간의 폭과 상이한 표시 장치.
제1 항에 있어서,
상기 제1 서브 뱅크의 제1 영역의 외면의 경사각 및 제2 서브 뱅크의 제1 영역의 외면의 경사각은 각각 상기 기판의 두께 방향으로 갈수록 증가하는 표시 장치.
제2 항에 있어서,
상기 제1 및 제2 서브 뱅크는 각각 외면의 경사각이 상기 기판의 두께 방향으로 갈수록 감소하는 제2 영역을 더 포함하는 표시 장치.
제1 항에 있어서,
상기 제1 전극은 상기 제1 서브 뱅크 상에 배치되어 상기 제1 서브 뱅크의 표면 형상을 따라 형성되고,
상기 제2 전극은 상기 제2 서브 뱅크 상에 배치되어 상기 제2 서브 뱅크의 표면 형상을 따라 형성되는 표시 장치.
제1 항에 있어서,
상기 제1 전극은 상기 제1 서브 뱅크의 제1 영역 상에 배치되는 제2 구간을 더 포함하고,
상기 제2 전극은 상기 제2 서브 뱅크의 제1 영역 상에 배치되는 제2 구간을 더 포함하며,
상기 제1 전극의 제2 구간 및 상기 제2 전극의 제2 구간의 단면 형상은 각각 오목한 곡면 형상을 가지는 표시 장치.
제5 항에 있어서,
상기 제1 전극 및 상기 제2 전극은 각각 은(Ag), 알루미늄(Al) 또는 이들의 합금을 포함하는 표시 장치.
제5 항에 있어서,
상기 제1 전극의 제2 구간 및 상기 제2 전극의 제2 구간은 각각 발광 소자의 양 단부와 대향하는 표시 장치.
제1 항에 있어서,
상기 기판 상에 배치되며 평탄한 표면을 가지는 비아층을 더 포함하고,
상기 제1 서브 뱅크 및 상기 제2 서브 뱅크는 상기 비아층 상에 직접 배치되는 표시 장치.
제8 항에 있어서,
상기 제1 전극은 상기 제1 서브 뱅크의 제1 영역 상에 배치되며 단면 형상이 오목한 곡면 형상을 가지는 제2 구간을 더 포함하고,
상기 제1 전극의 제1 구간은 상기 비아층 상에 배치되며 단면 형상이 평탄한 형상을 가지는 표시 장치.
제9 항에 있어서,
상기 제1 전극의 제1 구간은 상기 제1 전극의 제2 구간으로부터 연장된 표시 장치.
제1 항에 있어서,
상기 기판의 일면으로부터 상기 제1 서브 뱅크의 제1 영역까지의 높이는 상기 기판의 일면으로부터 상기 발광 소자의 상면까지의 높이보다 큰 표시 장치.
제1 항에 있어서,
상기 발광 소자의 일 단부는 상기 제1 전극의 제1 구간과 상기 기판의 두께 방향으로 중첩하고,
상기 발광 소자의 타 단부는 상기 제2 전극의 제1 구간과 상기 기판의 두께 방향으로 중첩하며,
상기 제1 전극의 제1 구간의 폭은 상기 제2 전극의 제1 구간의 폭보다 큰 표시 장치.
제12 항에 있어서,
상기 발광 소자의 일 단부와 상기 제1 전극의 제1 구간이 상기 기판의 두께 방향으로 중첩하는 폭은 상기 발광 소자의 타 단부와 상기 제2 전극의 제1 구간이 상기 기판의 두께 방향으로 중첩하는 폭보다 큰 표시 장치.
제13 항에 있어서,
상기 발광 소자는 제1 반도체층, 상기 제1 반도체층과 이격 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하며,
상기 제2 반도체층은 상기 발광 소자의 일 단부 측에 배치되고,
상기 제1 반도체층은 상기 발광 소자의 타 단부 측에 배치되는 표시 장치.
제14 항에 있어서,
상기 소자 활성층은 상기 발광 소자의 중앙으로부터 상기 발광 소자의 일 단부 측으로 치우쳐져 위치하고,
상기 제1 전극의 제1 구간은 상기 발광 소자의 하부에서 상기 발광 소자의 제2 반도체층 및 상기 소자 활성층을 커버하도록 배치되는 표시 장치.
기판;
상기 기판 상에 배치된 비아층;
상기 비아층 상에서 서로 이격 배치된 제1 서브 뱅크 및 제2 서브 뱅크;
상기 제1 서브 뱅크 상에 배치된 제1 전극;
상기 제2 서브 뱅크 상에 배치된 제2 전극; 및
상기 제1 서브 뱅크 및 상기 제2 서브 뱅크 사이에 배치되는 발광 소자를 포함하되,
상기 제1 및 제2 서브 뱅크는 각각 상기 발광 소자의 양 단부와 대향하며 단면 형상이 오목한 곡면 형상을 가지는 제1 영역을 포함하고,
상기 제1 전극은 상기 제1 서브 뱅크의 제1 영역 상에 배치된 제1 구간, 및 상기 제1 전극의 제1 구간으로부터 상기 발광 소자 측으로 연장된 제2 구간을 포함하고,
상기 제2 전극은 상기 제2 서브 뱅크의 제1 영역 상에 배치된 제1 구간, 및 상기 제2 전극의 제1 구간으로부터 상기 발광 소자 측으로 연장된 제2 구간을 포함하고,
상기 제1 전극의 제2 구간 및 상기 제2 전극의 제2 구간은 상기 비아층 상에서 서로 이격되어 배치되고,
상기 제1 전극의 제2 구간의 폭은 상기 제2 전극의 제2 구간의 폭과 상이한 표시 장치.
제16 항에 있어서,
상기 제1 전극은 상기 제1 서브 뱅크 및 상기 비아층 상에 배치되어, 하부에 배치된 상기 제1 서브 뱅크 및 상기 비아층의 표면 형상을 따라 형성되고,
상기 제2 전극은 상기 제2 서브 뱅크 및 상기 비아층 상에 배치되어, 하부에 배치된 상기 제2 서브 뱅크 및 상기 비아층의 표면 형상을 따라 형성되는 표시 장치.
제17 항에 있어서,
상기 제1 전극의 제1 구간 및 상기 제2 전극의 제1 구간은 각각 단면 형상이 오목한 곡면 형상을 가지고,
상기 제1 전극의 제2 구간 및 상기 제2 전극의 제2 구간은 각각 단면 형상이 평탄한 형상을 가지는 표시 장치.
제15 항에 있어서,
상기 발광 소자는 소자 활성층을 포함하고,
상기 소자 활성층은 상기 발광 소자의 중앙으로부터 상기 발광 소자의 일 단부 측으로 치우쳐져 위치하고,
상기 발광 소자의 일 단부는 상기 제1 서브 뱅크의 제1 영역과 대향하는 표시 장치.
제19 항에 있어서,
상기 제1 전극의 제2 구간은 상기 발광 소자의 일 단부와 상기 기판의 두께 방향으로 중첩하고,
상기 제2 전극의 제2 구간은 상기 발광 소자의 타 단부와 상기 기판의 두께 방향으로 중첩하며,
상기 제1 전극의 제2 구간의 폭은 상기 제2 전극의 제2 구간의 폭보다 큰 표시 장치.