[go: up one dir, main page]

KR20220083153A - 투명 표시 장치 - Google Patents

투명 표시 장치 Download PDF

Info

Publication number
KR20220083153A
KR20220083153A KR1020200173100A KR20200173100A KR20220083153A KR 20220083153 A KR20220083153 A KR 20220083153A KR 1020200173100 A KR1020200173100 A KR 1020200173100A KR 20200173100 A KR20200173100 A KR 20200173100A KR 20220083153 A KR20220083153 A KR 20220083153A
Authority
KR
South Korea
Prior art keywords
capacitor
sub
pixel
signal line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200173100A
Other languages
English (en)
Inventor
박재희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200173100A priority Critical patent/KR20220083153A/ko
Priority to CN202111461467.2A priority patent/CN114628453A/zh
Priority to US17/547,826 priority patent/US12171121B2/en
Publication of KR20220083153A publication Critical patent/KR20220083153A/ko
Priority to US18/954,215 priority patent/US20250081783A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H01L27/3265—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H01L27/124—
    • H01L27/1255—
    • H01L27/3213—
    • H01L27/3262—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 비투과 영역의 면적을 최소화시킬 수 있다. 본 발명의 일 실시예에 따른 투명 표시 장치는 투과 영역 및 투과 영역들 사이에 배치된 복수의 서브 화소들이 구비된 기판, 투과 영역들 사이에서 제1 방향으로 연장된 제1 신호 라인, 투과 영역들 사이에서 제2 방향으로 연장된 제2 신호 라인, 제1 신호 라인과 투과 영역 사이에서 제1 방향으로 길게 형성된 제1 커패시터 패턴부 및 제1 커패시터 패턴부의 일단으로부터 연장되어 제2 신호 라인과 투과 영역 사이에서 제2 방향으로 길게 형성된 제2 커패시터 패턴부를 포함하는 커패시터를 포함한다.

Description

투명 표시 장치{TRANSPARENT DISPLAY DEVICE}
본 발명은 투명 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD, Liquid Crystal Display), 플라즈마 표시장치(PDP, Plasma Display Panel), 퀀텀닷발광 표시장치 (QLED: Quantum dot Light Emitting Display), 유기발광 표시장치(OLED, Organic Light Emitting Display)와 같은 여러 가지 표시장치가 활용되고 있다.
한편, 최근에는 사용자가 표시 장치를 투과해 반대편에 위치한 사물 또는 이미지를 볼 수 있는 투명 표시 장치에 대한 연구가 활발히 진행되고 있다.
투명 표시 장치는 화상이 표시되는 표시 영역과 비표시 영역을 포함하며, 표시 영역은 외부 광을 투과시킬 수 있는 투과 영역과 비투과 영역을 포함할 수 있다. 투명 표시 장치는 투과 영역을 통해서 표시 영역에서 높은 광 투과율을 가질 수 있다.
그러나, 투명 표시 장치는 비투과 영역에서 다수의 회로들 및 다수의 신호 라인들이 세로 방향 또는 가로 방향으로 배치될 수 있다. 투명 표시 장치는 광 투과율을 향상시키기 위하여, 다수의 회로들 및 다수의 신호 라인들을 효율적으로 배치하여 비투과 영역을 줄이고, 투과 영역을 증가시키는 것이 중요하다.
본 발명은 비투과 영역의 면적을 최소화시킬 수 있는 투명 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 발명의 일 실시예에 따른 투명 표시 장치는 투과 영역 및 투과 영역들 사이에 배치된 복수의 서브 화소들이 구비된 기판, 투과 영역들 사이에서 제1 방향으로 연장된 제1 신호 라인, 투과 영역들 사이에서 제2 방향으로 연장된 제2 신호 라인, 제1 신호 라인과 투과 영역 사이에서 제1 방향으로 길게 형성된 제1 커패시터 패턴부 및 제1 커패시터 패턴부의 일단으로부터 연장되어 제2 신호 라인과 투과 영역 사이에서 제2 방향으로 길게 형성된 제2 커패시터 패턴부를 포함하는 커패시터를 포함한다.
본 발명의 다른 실시예에 따른 투명 표시 장치는 투과 영역 및 투과 영역들 사이에 배치된 비투과 영역이 구비된 기판, 비투과 영역에서 제1 방향으로 연장된 제1 신호 라인, 비투과 영역에서 제2 방향으로 연장된 제2 신호 라인, 및 제1 신호 라인과 투과 영역 사이, 및 제2 신호 라인과 투과 영역 사이에 구비되어 L자 형상을 가지는 커패시터를 포함한다.
본 발명은 복수의 신호 라인들 사이에 서브 화소들의 회로부를 배치하지 않음으로써, 신호 라인들에 의한 기생 용량을 최소화시키고 비투과 영역의 면적을 감소시킬 수 있다. 특히, 본 발명은 신호 라인의 개수가 많은 제2 비투과 영역이 아닌 신호 라인의 개수가 적은 제1 비투과 영역에 서브 화소들의 모든 구동 트랜지스터들을 배치함으로써, 제2 비투과 영역의 면적을 감소시킬 수 있다.
또한, 본 발명은 서브 화소들의 커패시터를 L자 형상으로 형성함으로써, 서브 화소들의 모든 구동 트랜지스터들이 제1 비투과 영역에 배치됨에도 불구하고, 제2 비투과 영역에 배치된 서브 화소들의 제1 전극과 구동 트랜지스터 간의 연결이 가능해질 수 있다.
또한, 본 발명은 커패시터가 투과 영역의 외곽을 따라 L자 형상으로 구비됨으로써, 서브 화소들 각각의 제1 전극과 컨택시키기 위한 컨택 전극에 대한 설계 자유도가 향상될 수 있다.
또한, 본 발명은 제2 비투과 영역에 구비된 제2 커패시터 패턴부의 폭을 제1 비투과 영역에 구비된 제1 커패시터 패턴부의 폭 보다 얇게 형성함으로써, 제1 비투과 영역과 제2 비투과 영역 간의 폭 차이를 최소화시킬 수 있다. 이에 따라, 본 발명은 제1 비투과 영역에 구비된 서브 화소와 제2 비투과 영역에 구비된 서브 화소가 유사한 발광 면적을 가질 수 있으며, 투과 영역을 정사각형으로 형성할 수 있다. 본 발명은 투과 영역이 정사각형으로 형성됨에 따라 블랙 매트릭스 형성 면적을 최소화시키고, 광 투과율을 향상시킬 수 있다. 또한, 본 발명은 투과 영역을 통과하는 광에 회절 현상이 발생되는 것을 방지하고 화질의 선명도를 향상시킬 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 투명 표시 패널을 개략적으로 보여주는 평면도이다.
도 3은 도 2의 A영역의 일 예를 보여주는 확대도이다.
도 4는 도 3의 B 영역의 일 예를 보여주는 확대도이다.
도 5는 도 4의 I-I'의 단면도이다.
도 6은 도 4에서 블랙 매트릭스가 구비된 영역을 보여주는 도면이다.
도 7은 메쉬 구조를 가진 화소 전원 라인의 일 예를 보여주는 도면이다.
도 8은 도 7의 II-II'의 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
'적어도 하나'의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, ''제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나''의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 명세서의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 발명에 따른 투명 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
이하에서, X축은 스캔 라인과 나란한 방향을 나타내고, Y축은 데이터 라인과 나란한 방향을 나타내며, Z축은 투명 표시 장치(100)의 높이 방향을 나타낸다.
본 발명의 일 실시예에 따른 투명 표시 장치(100)는 유기 발광 표시 장치(Organic Light Emitting Display)로 구현된 것을 중심으로 설명하였으나, 액정 표시 장치(Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel), 퀀텀닷 발광표시장치 (QLED: Quantum dot Light Emitting Display) 또는 전기 영동 표시 장치(Electrophoresis display)로도 구현될 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 투명 표시 장치(100)는 투명 표시 패널(110), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(210), 연성필름(220), 회로보드(230), 및 타이밍 제어부(240)를 포함한다.
투명 표시 패널(110)은 서로 마주보는 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)은 플라스틱 필름(plastic film), 유리 기판(glass substrate), 또는 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 제2 기판(112)은 플라스틱 필름, 유리 기판, 또는 봉지 필름일 수 있다. 이러한 제1 기판(111)과 제2 기판(112)은 투명한 재료로 이루어질 수 있다.
스캔 구동부는 투명 표시 패널(110)의 표시 영역의 일측 또는 양측 바깥쪽의 비표시 영역에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 스캔 구동부는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 투명 표시 패널(110)의 표시 영역의 일측 또는 양측 바깥쪽의 비표시 영역에 부착될 수도 있다.
소스 드라이브 IC(210)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on panel) 방식으로 연성필름(220)에 실장될 수 있다.
투명 표시 패널(110)의 비표시 영역에는 전원 패드들, 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(220)에는 패드들과 소스 드라이브 IC(210)를 연결하는 배선들, 패드들과 회로보드(230)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(220)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(220)의 배선들이 연결될 수 있다.
도 2는 본 발명의 일 실시예에 따른 투명 표시 패널을 개략적으로 보여주는 평면도이고, 도 3은 도 2의 A영역의 일 예를 보여주는 확대도이다.
도 2 및 도 3을 참조하면, 제1 기판(111)은 화소(P)들이 형성되어 화상을 표시하는 표시 영역(DA)과 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다.
비표시 영역(NDA)은 패드(PAD)들이 배치된 패드 영역(PA) 및 적어도 하나의 스캔 구동부(205)가 구비될 수 있다.
스캔 구동부(205)는 스캔 라인들에 접속되어 스캔 신호들을 공급한다. 이러한 스캔 구동부(205)는 게이트 드라이브 인 패널(GATE driver in panel, GIP) 방식으로 표시 영역(DA)의 일측 또는 양측에 배치될 수 있다. 일 예로, 도 2에 도시된 바와 같이 스캔 구동부(205)는 표시 영역(DA)의 양측에 배치될 수 있으나, 반드시 이에 한정되지는 않는다. 스캔 구동부(205)는 표시 영역(DA)의 일측에만 배치될 수도 있다.
표시 영역(DA)은 도 3에 도시된 바와 같이 투과 영역(TA)과 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 외부로부터 입사되는 빛의 대부분을 통과시키는 영역이고, 비투과 영역(NTA)은 외부로부터 입사되는 빛의 대부분을 투과시키기 않는 영역이다. 일 예로, 투과 영역(TA)은 광 투과율이 α%, 예컨대, 90% 보다 큰 영역이고, 비투과 영역(NTA)은 광 투과율이 β%, 예컨대, 50% 보다 작은 영역일 수 있다. 이때, α 는 β 보다 큰 값이다. 투명 표시 패널(110)은 투과 영역(TA)들로 인해 투명 표시 패널(110)의 배면(背面)에 위치한 사물 또는 배경을 볼 수 있다.
비투과 영역(NTA)에는 복수의 화소(P)들 및 복수의 화소(P)들 각각에 신호를 공급하기 위한 복수의 제1 신호 라인들(SL1) 및 복수의 제2 신호 라인들(SL2)이 구비될 수 있다.
복수의 제1 신호 라인들(SL1)은 제1 방향(X축 방향)으로 연장될 수 있다. 복수의 제1 신호 라인들(SL1)은 복수의 제2 신호 라인들(SL1)과 교차될 수 있다. 일 예로, 복수의 제1 신호 라인들(SL1) 각각은 적어도 하나의 스캔 라인을 포함할 수 있다.
이하에서는 제1 신호 라인(SL1)이 복수의 라인을 포함하는 경우, 하나의 제1 신호 라인(SL1)은 복수의 라인으로 이루어진 신호 라인 그룹을 의미할 수 있다. 예컨대, 제1 신호 라인(SL1)이 2개의 스캔 라인을 포함하는 경우, 하나의 제1 신호 라인(SL1)은 2개의 스캔 라인으로 이루어진 신호 라인 그룹을 의미할 수 있다.
복수의 제2 신호 라인들(SL2)은 제2 방향(Y축 방향)으로 연장될 수 있다. 일 예로, 복수의 제2 신호 라인들(SL2) 각각은 적어도 하나의 데이터 라인, 화소 전원 라인, 레퍼런스 라인 및 공통 전원 라인 중 적어도 하나를 포함할 수 있다.
이하에서는 제2 신호 라인(SL2)이 복수의 라인을 포함하는 경우, 하나의 제2 신호 라인(SL2)은 복수의 라인으로 이루어진 신호 라인 그룹을 의미할 수 있다. 예컨대, 제2 신호 라인(SL2)이 2개의 데이터 라인들, 화소 전원 라인, 공통 전원 라인 및 레퍼런스 라인을 포함하는 경우, 하나의 제2 신호 라인(SL2)은 2개의 데이터 라인들, 화소 전원 라인, 공통 전원 라인 및 레퍼런스 라인으로 이루어진 신호 라인 그룹을 의미할 수 있다.
인접한 제1 신호 라인들(SL1) 사이에는 투과 영역(TA)이 배치될 수 있다. 또한, 인접한 제2 신호 라인들(SL2) 사이에는 투과 영역(TA)이 배치될 수 있다. 즉, 투과 영역(TA)은 2개의 제1 신호 라인들(SL1) 및 2개의 제2 신호 라인들(SL2)에 의하여 둘러싸일 수 있다. 일 예로, 투과 영역(TA)은 2개의 제1 신호 라인들(SL1) 및 2개의 제2 신호 라인들(SL2)에 의하여 둘러싸인 사각 형상을 가질 수 있다. 투과 영역(TA)은 4개의 모서리를 포함하는 사각 형상을 가질 수 있다. 투과 영역(TA)은 제1 모서리(V1), 제1 모서리(V1)와 제2 방향으로 마주보는 제2 모서리(V2), 제2 모서리(V2)와 제1 방향으로 마주보는 제3 모서리(V3) 및 제1 모서리(V1)와 제1 방향으로 마주보는 제4 모서리(V4)를 포함할 수 있다.
화소(P)들은 제1 신호 라인(SL1) 및 제2 신호 라인(SL2) 중 적어도 하나와 중첩되도록 구비되어, 소정의 광을 방출하여 화상을 표시한다. 발광 영역(EA)은 화소(P)에서 광을 발광하는 영역에 해당할 수 있다.
화소(P)들 각각은 제1 서브 화소(P1), 제2 서브 화소(P2), 제3 서브 화소(P3) 및 제4 서브 화소(P4) 중 적어도 하나를 포함할 수 있다. 제1 서브 화소(P1)는 녹색 광을 방출하는 제1 발광 영역(EA1)을 포함하고, 제2 서브 화소(P2)는 적색 광을 방출하는 제2 발광 영역(EA2)을 포함하고, 제3 서브 화소(P3)는 백색 광을 방출하는 제3 발광 영역(EA3)을 포함하고, 제4 서브 화소(P4)는 청색 광을 방출하는 제4 발광 영역(EA4)을 포함하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니다. 화소(P)들 각각은 적색, 녹색, 청색 및 백색 이외의 색의 광으로 발광하는 서브 화소를 포함할 수도 있다. 또한, 각각의 서브 화소(P1, P2, P3, P4)의 배열 순서는 다양하게 변경될 수 있다.
한편, 복수의 서브 화소(P1, P2, P3, P4)들 각각에 구비된 발광 영역(EA1, EA2, EA3, EA4)들은 복수개로 분할된 발광 영역들을 포함할 수 있다. 구체적으로, 제1 서브 화소(P1)에 구비된 제1 발광 영역(EA1)은 2개로 분할된 제1 분할 발광 영역(EA1-1) 및 제2 분할 발광 영역(EA1-2)을 포함할 수 있다. 제2 서브 화소(P2)에 구비된 제2 발광 영역(EA2)은 2개로 분할된 제1 분할 발광 영역(EA2-1) 및 제2 분할 발광 영역(EA2-2)을 포함할 수 있다. 제3 서브 화소(P3)에 구비된 제3 발광 영역(EA3)은 2개로 분할된 제1 분할 발광 영역(EA3-1) 및 제2 분할 발광 영역(EA3-2)을 포함할 수 있다. 제4 서브 화소(P4)에 구비된 제4 발광 영역(EA4)은 2개로 분할된 제1 분할 발광 영역(EA4-1) 및 제2 분할 발광 영역(EA4-2)을 포함할 수 있다.
이하에서는 설명의 편의를 위하여, 제1 서브 화소(P1)가 녹색 광을 방출하는 녹색 서브 화소이고, 제2 서브 화소(P2)가 적색 광을 방출하는 적색 서브 화소이며, 제3 서브 화소(P3)가 백색 광을 방출하는 백색 서브 화소이며, 제4 서브 화소(P4)가 청색 광을 방출하는 청색 서브 화소인 것으로 설명하도록 한다.
제2 서브 화소(P2) 및 제4 서브 화소(P4)는 제1 신호 라인(SL1)에 중첩되도록 구비되어, 제1 신호 라인(SL1)을 따라 교대로 배치될 수 있다.
제1 서브 화소(P1) 및 제3 서브 화소(P3)는 제2 신호 라인(SL2)에 중첩되도록 구비되어, 제2 신호 라인(SL2)을 따라 교대로 배치될 수 있다.
제1 신호 라인(SL1) 및 제2 신호 라인(SL2)이 교차 또는 중첩되는 영역에는 도 3에 도시된 바와 같이 제2 서브 화소(P2) 및 제4 서브 화소(P4)이 구비될 수 있으나, 반드시 이에 한정되지는 않는다.
다른 실시예에 있어서, 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)이 교차 또는 중첩되는 영역에는 제1 서브 화소(P1) 및 제3 서브 화소(P3)이 구비될 수 있다. 이러한 경우, 제2 서브 화소(P2) 및 제4 서브 화소(P4)는 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)이 교차 또는 중첩되는 영역에서 제1 서브 화소(P1) 및 제3 서브 화소(P3)를 사이에 두고 서로 이격 배치될 수 있다.
제1 서브 화소(P1), 제2 서브 화소(P2), 제3 서브 화소(P3) 및 제4 서브 화소(P4) 각각에는 커패시터, 박막 트랜지스터 등을 포함하는 회로 소자 및 발광 소자가 구비될 수 있다. 박막 트랜지스터는 스위칭 트랜지스터, 센싱 트랜지스터 및 구동 트랜지스터를 포함할 수 있다.
스위칭 트랜지스터는 스캔 라인에 공급되는 스캔 신호에 따라 스위칭되어 데이터 라인으로부터 공급되는 데이터 전압을 구동 트랜지스터에 공급하는 역할을 한다.
센싱 트랜지스터는 화질 저하의 원인이 되는 구동 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 한다.
구동 트랜지스터는 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 화소 전원 라인에서 공급되는 전원으로부터 데이터 전류를 생성하여 서브 화소의 제1 전극에 공급하는 역할을 한다. 구동 트랜지스터는 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함한다.
커패시터는 구동 트랜지스터에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 한다. 2개의 커패시터 전극을 포함할 수 있으나, 반드시 이에 한정되지는 않는다. 다른 실시예에 있어서, 커패시터는 3개의 커패시터 전극들을 포함할 수도 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 커패시터가 L자 형상을 가지는 것을 특징으로 한다. 구체적으로, 본 발명의 일 실시예에 따른 커패시터는 제1 신호 라인(SL1)과 투과 영역(TA) 사이에서 제1 방향으로 길게 형성된 제1 커패시터 패턴부 및 제1 커패시터 패턴부의 일단으로부터 연장되어 제2 신호 라인(SL2)과 투과 영역(TA) 사이에서 제2 방향으로 길게 형성된 제2 커패시터 패턴부를 포함할 수 있다.
이하에서는 도 4 및 도 5를 참조하여, L자 형상을 가진 커패시터, 구동 트랜지스터, 복수의 신호 라인 및 발광 소자에 대하여 보다 구체적으로 설명하도록 한다.
도 4는 도 3의 B 영역의 일 예를 보여주는 확대도이고, 도 5는 도 4의 I-I'의 단면도이며, 도 6은 도 4에서 블랙 매트릭스가 구비된 영역을 보여주는 도면이다.
도 4 내지 도 6을 참조하면, 일 예로, 제1 방향(X축 방향)으로 연장된 제1 신호 라인(SL1)은 비투과 영역(NTA)에 배치되며, 스캔 라인(SCANL)을 포함할 수 있으나, 반드시 이에 한정되지는 않는다. 다른 예로, 제1 신호 라인(SL1)은 복수의 스캔 라인(SCANL), 예컨대, 2개의 스캔 라인(SCANL)을 포함할 수도 있다.
일 예로, 제2 방향(Y축 방향)으로 연장된 제2 신호 라인(SL2)은 비투과 영역(NTA)에 배치되며, 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 화소 전원 라인(VDDL), 레퍼런스 라인(REFL), 공통 전원 라인(VSSL), 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)을 포함할 수 있으나, 반드시 이에 한정되지는 않는다. 다른 예로, 제2 신호 라인(SL2)은 2개의 데이터 라인, 화소 전원 라인(VDDL), 레퍼런스 라인(REFL), 공통 전원 라인(VSSL)만을 포함할 수도 있다.
스캔 라인(SCANL)은 표시 영역(DA)에 구비된 서브 화소들(P1, P2, P3, P4)에 스캔 신호를 공급할 수 있다.
레퍼런스 라인(REFL)은 표시 영역(DA)에 구비된 서브 화소들(P1, P2, P3, P4) 각각의 구동 트랜지스터(DT)에 기준 전압(또는 초기화 전압, 센싱 전압)을 공급할 수 있다.
제1 내지 제4 데이터 라인(DL1, DL2, DL3, DL4) 각각은 표시 영역(DA)에 구비된 서브 화소들(P1, P2, P3, P4) 중 적어도 하나에 데이터 전압을 공급할 수 있다. 일 예로, 제1 데이터 라인(DL1)은 제1 서브 화소(P1)의 제1 구동 트랜지스터(DT1)에 제1 데이터 전압을 공급하고, 제2 데이터 라인(DL2)은 제2 서브 화소(P2)의 제2 구동 트랜지스터(DT2)에 제2 데이터 전압을 공급하고, 제3 데이터 라인(DL3)은 제3 서브 화소(P3)의 제3 구동 트랜지스터(DT3)에 제3 데이터 전압을 공급하고, 제4 데이터 라인(DL4)은 제4 서브 화소(P4)의 제4 구동 트랜지스터(DT4)에 제4 데이터 전압을 공급할 수 있다.
화소 전원 라인(VDDL)은 서브 화소들(P1, P2, P3, P4) 각각의 제1 전극(120)에 제1 전원을 공급할 수 있다. 공통 전원 라인(VSSL)은 서브 화소들(P1, P2, P3, P4) 각각의 제2 전극(140)에 제2 전원을 공급할 수 있다.
제2 신호 라인(SL2)이 화소 전원 라인(VDDL) 및 공통 전원 라인(VSSL)을 포함하는 경우, 화소 전원 라인(VDDL) 및 공통 전원 라인(VSSL)은 다른 신호 라인과 비교하여 높은 전압이 인가되므로, 다른 신호 라인들 보다 넓은 면적을 가지는 것이 바람직하다. 넓은 면적을 확보하기 위하여, 화소 전원 라인(VDDL) 및 공통 전원 라인(VSSL) 각각은 이중층으로 형성될 수 있다. 일 예로, 화소 전원 라인(VDDL)은 제1 화소 전원 라인(VDDL-1) 및 제2 화소 전원 라인(VDDL-2)을 포함할 수 있다. 또한, 공통 전원 라인(VSSL)은 제1 공통 전원 라인(VSSL-1) 및 제2 공통 전원 라인(VSSL-2)을 포함할 수 있다.
투과 영역(TA)은 인접한 제1 신호 라인들(SL1) 사이 및 인접한 제2 신호 라인들(SL2)에 배치될 수 있다.
그리고, 복수의 서브 화소(P1, P2, P3, P4)들 각각은 비투과 영역(NTA)에 배치되어, 제1 신호 라인(SL1) 및 제2 신호 라인(SL2) 중 적어도 하나와 중첩되도록 배치될 수 있다. 예컨대, 제2 서브 화소(P2) 및 제4 서브 화소(P4)는 제1 신호 라인(SL1)에 중첩되도록 구비되어, 제1 신호 라인(SL1)을 따라 교대로 배치될 수 있다. 제1 서브 화소(P1) 및 제3 서브 화소(P3)는 제2 신호 라인(SL2)에 중첩되도록 구비되어, 제2 신호 라인(SL2)을 따라 교대로 배치될 수 있다. 이와 같이 배치된 복수의 서브 화소(P1, P2, P3, P4)들 각각에는 발광 소자가 구비될 수 있다.
한편, 구동 트랜지스터(DT) 및 커패시터(Cst)는 투과 영역(TA)과 제1 신호 라인(SL1) 사이 또는 투과 영역(TA)과 제2 신호 라인(SL2) 사이에 배치되어, 복수의 서브 화소(P1, P2, P3, P4)들 각각의 발광 소자와 연결될 수 있다. 구동 트랜지스터(DT)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 그리고, 커패시터(Cst)는 제1 커패시터 전극(CE1), 제2 커패시터 전극(CE2) 및 제3 커패시터 전극(CE3)을 포함할 수 있으나, 반드시 이에 한정되지는 않는다. 다른 실시예에 있어서, 커패시터(Cst)는 제1 커패시터 전극(CE1) 및 제2 커패시터 전극(CE2)만을 포함할 수도 있다.
구체적으로, 제1 기판(111) 상에는 액티브층(ACT)이 구비될 수 있다. 액티브층(ACT)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
액티브층(ACT)과 제1 기판(111) 사이에는 도 5에 도시된 바와 같이 액티브층(ACT)으로 입사되는 외부광을 차단하기 위한 차광층(LS)이 구비될 수 있다. 차광층(LS)은 전도성을 가지는 물질로 이루어질 수 있으며, 예컨대, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 이러한 경우, 차광층(LS)과 액티브층(ACT) 사이에는 버퍼막(BF)이 구비될 수 있다.
또한, 제3 커패시터 전극(CE3) 및 복수의 신호 라인들 중 적어도 하나의 신호 라인이 차광층(LS)과 동일한 층에 구비될 수 있다. 일 예로, 제3 커패시터 전극(CE3), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 화소 전원 라인(VDDL-1), 제3 데이터 라인(DL3) 및 제1 공통 전원 라인(VSSL-1)이 차광층(LS)과 동일한 층에 동일한 물질로 구비될 수 있다.
액티브층(ACT) 상에는 게이트 절연막(GI)이 구비될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(GI) 상에는 게이트 전극(GE)이 구비될 수 있다. 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
또한, 제1 커패시터 전극(CE1) 및 복수의 신호 라인들 중 적어도 하나의 신호 라인이 게이트 전극(GE)과 동일한 층에 구비될 수 있다. 일 예로, 제1 커패시터 전극(CE1), 레퍼런스 라인(REFL) 및 제4 데이터 라인(DL4)이 게이트 전극(GE)과 동일한 층에 동일한 물질로 구비될 수 있다.
도 5에서는 레퍼런스 라인(REFL) 및 제4 데이터 라인(DL4)이 게이트 전극(GE)과 동일한 층에 구비되고, 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 화소 전원 라인(VDDL-1), 제3 데이터 라인(DL3) 및 제1 공통 전원 라인(VSSL-1)이 차광층(LS)과 동일한 층에 구비되는 것으로 도시하고 있으나, 반드시 이에 한정되는 것은 아니다. 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 레퍼런스 라인(REFL), 제1 화소 전원 라인(VDDL-1) 및 제1 공통 전원 라인(VSSL-1), 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4) 각각은 차광층(LS), 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE) 중 어느 하나와 동일한 층에 구비될 수 있다.
투명 표시 패널(110)은 높은 광 투과율을 가지기 위하여, 비투과 영역(NTA)의 면적을 줄이고 투과 영역(TA)의 면적을 증가시키는 것이 바람직하다. 이에, 투명 표시 패널(110)은 비투과 영역(NTA)에 구비된 제2 신호 라인(SL2)의 폭을 최소화시킴으로써, 광 투과율을 향상시킬 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제2 신호 라인(SL2)의 폭을 최소화시키기 위하여, 제2 신호 라인(SL2)에 포함된 복수의 신호 라인들이 하나의 층에 형성되지 않고, 도 5에 도시된 바와 같이, 복수의 층들에 분배되어 형성될 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제2 신호 라인(SL2)의 폭을 최소화시킬 수 있는 동시에 인접한 신호 라인들 사이에 기생 용량(parasitic capacitance)을 최소화시킬 수도 있다.
한편, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제2 신호 라인(SL2)에 포함된 복수의 신호 라인들 중 최외곽에 배치된 신호 라인을 차광층(LS)과 동일한 층에 구비할 수 있다. 예컨대, 제2 신호 라인(SL2)에 포함된 복수의 신호 라인들 중 제1 데이터 라인(DL1)이 최외곽에 배치되는 경우, 제1 데이터 라인(DL1)은 차광층(LS)과 동일한 층에 구비할 수 있다.
신호 라인은 제조 과정에서 상면에 이물이 발생할 수 있다. 이물이 발생한 신호 라인 상에 하나의 절연층을 사이에 두고 다른 신호 라인이 증착되는 경우, 이물이 발생한 신호 라인과 다른 신호 라인 사이에 쇼트(short)가 발생할 가능성이 높다. 특히, 구동 트랜지스터(DT)와 전기적으로 연결된 커패시터(Cst)의 제2 커패시터 전극(CE2)와 신호 라인 간에 쇼트가 발생하면, 해당 구동 트랜지스터(DT) 및 커패시터(Cst)와 연결된 서브 화소가 발광하지 못하는 문제가 발생할 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 커패시터(Cst)와 신호 라인들 사이에 이물에 의하여 쇼트가 발생하는 것을 방지하기 위하여, 커패시터(Cst), 특히, 커패시터(Cst)의 제2 커패시터 패턴부(CP2)와 인접하게 배치되는 신호 라인을 차광층(LS)에 형성할 수 있다. 커패시터(Cst)의 제2 커패시터 전극(CE2)와 차광층(LS) 사이에는 다수의 절연층들(BF, GI, ILD)이 구비되어 있으므로, 차광층(LS)에 구비된 신호 라인의 상면에 이물이 발생하더라도 커패시터(Cst)의 제2 커패시터 전극(CE2)과 쇼트가 발생하는 것을 방지할 수 있다.
한편, 도 4 및 도 5에는 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 레퍼런스 라인(REFL), 화소 전원 라인(VDDL), 제3 데이터 라인(DL3), 제4 데이터 라인(DL4) 및 공통 전원 라인(VSSL) 순으로 배치되는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다. 제2 신호 라인(SL2)에 포함된 신호 라인들의 배치 순서는 다양하게 변경될 수 있다.
게이트 전극(GE) 상에는 층간 절연막(ILD)이 구비될 수 있다. 층간 절연막(ILD)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(ILD) 상에는 소스 전극(SE) 및 드레인 전극(DE)이 구비될 수 있다. 소스 전극(SE) 또는 드레인 전극(DE)은 게이트 절연막(GI)과 층간 절연막들(ILD)을 관통하는 제2 콘택홀(CH2)을 통해 액티브층(ACT)에 접속될 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
또한, 제2 커패시터 전극(CE2) 및 복수의 신호 라인들 중 적어도 하나의 신호 라인이 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 구비될 수 있다. 일 예로, 제2 커패시터 전극(CE2), 제2 화소 전원 라인(VDDL-2) 및 제2 공통 전원 라인(VSSL-2)이 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 동일한 물질로 구비될 수 있다.
특히, 커패시터(Cst)의 제2 커패시터 전극(CE2)은 소스 전극(SE) 또는 드레인 전극(DE)으로부터 연장되어 형성될 수 있다. 이에 따라, 커패시터(Cst)의 제2 커패시터 전극(CE2)은 구동 트랜지스터(DT)의 소스 전극(SE) 또는 드레인 전극(DE)과 전기적으로 연결될 수 있다.
소스 전극(SE) 및 드레인 전극(DE) 상에는 구동 트랜지스터(DT) 및 커패시터(Cst)를 보호하기 위한 패시베이션막(PAS)이 구비될 수 있다. 패시베이션막(PAS) 상에는 구동 트랜지스터(DT) 및 커패시터(Cst)로 인한 단차를 평탄하게 하기 위한 평탄화막(PLN)이 구비될 수 있다. 평탄화막(PLN)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(PLN) 상에는 제1 전극(120), 발광층(130), 제2 전극(140)으로 이루어진 발광 소자들과 뱅크(125)가 구비된다.
제1 전극(120)은 평탄화막(PLN) 상에 구비되어 구동 트랜지스터(DT)와 전기적으로 연결될 수 있다. 이러한 제1 전극(120)은 서브 화소(P1, P2, P3, P4) 별로 구비될 수 있다. 제1 서브 화소(P1)에 하나의 제1 전극(120)이 형성되고, 제2 서브 화소(P2)에 다른 하나의 제1 전극(120)이 형성되고, 제3 서브 화소(P3)에 또 다른 하나의 제1 전극(120)이 형성되며, 제4 서브 화소(P4)에 또 다른 하나의 제1 전극(120)이 형성될 수 있다. 그리고, 제1 전극(120)은 투과 영역(TA)에는 구비되지 않는다.
이러한 제1 전극(120)은 반사율이 높은 금속물질 또는 반사율이 높은 금속물질과 투명한 금속물질의 적층 구조로 이루어질 수 있다. 예컨대, 제1 전극(120)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 제1 전극(120)은 애노드 전극일 수 있다.
한편, 복수의 서브 화소(P1, P2, P3, P4)들 각각에 구비된 제1 전극(120)은 복수 개로 이루어질 수 있다. 일 예로, 복수의 서브 화소(P1, P2, P3, P4)들 각각에 구비된 제1 전극(120)은 제1 분할 전극(121), 제2 분할 전극(122) 및 연결 전극(ACE)을 포함할 수 있다.
제1 분할 전극(121)은 제1 분할 발광 영역(EA1-1, EA2-1, EA3-1, EA4-1)에 배치되고, 제2 분할 전극(122)은 제2 분할 발광 영역(EA1-2, EA2-2, EA3-2, EA4-2)에 배치될 수 있다. 제1 분할 전극(121) 및 제2 분할 전극(122)은 동일한 층에서 서로 이격 배치될 수 있다.
연결 전극(ACE)은 제1 분할 전극(121) 및 제2 분할 전극(122)을 연결할 수 있다. 구체적으로, 연결 전극(ACE)은 도 4에 도시된 바와 같이 제1 연결부(ACE1), 제2 연결부(ACE2) 및 제3 연결부(ACE3)를 포함할 수 있다.
제1 연결부(ACE1)는 제1 분할 전극(121)으로부터 투과 영역(TA) 방향으로 소정의 길이만큼 연장될 수 있다. 제2 연결부(ACE2)는 제2 분할 전극(122)으로부터 투과 영역(TA) 방향으로 소정의 길이만큼 연장될 수 있다. 제3 연결부(ACE3)는 제1 연결부(ACE1)의 일단 및 제2 연결부(ACE2)의 일단을 연결할 수 있다. 이에 따라, 제1 분할 전극(121)은 연결 전극(ACE)을 통해 제2 분할 전극(122)과 전기적으로 연결될 수 있다.
제1 연결부(ACE1), 제2 연결부(ACE2) 및 제3 연결부(ACE3)는 제1 분할 전극(121) 및 제2 분할 전극(122)과 동일한 층에서 일체로 형성될 수 있다. 제1 연결부(ACE1), 제2 연결부(ACE2) 및 제3 연결부(ACE3)가 형성된 영역은 비투과 영역(NTA)일 수 있다. 제1 연결부(ACE1)와 제2 연결부(ACE2) 사이에는 투과 영역(TA)이 구비될 수 있다.
제1 전극(120)은 컨택 전극(CT)를 통해 커패시터(Cst)의 제2 커패시터 전극(CE2)과 전기적으로 연결될 수 있다. 구체적으로, 컨택 전극(CT)는 커패시터(Cst)의 제2 커패시터 전극(CE2)으로부터 투과 영역(TA) 방향으로 돌출되어, 일부가 연결 전극(ACE)의 제3 연결부(ACE3)와 중첩될 수 있다. 연결 전극(ACE)의 제3 연결부(ACE3)은 컨택 전극(CT)과 중첩되는 영역에서 제1 컨택홀(CH1)을 통해 컨택 전극(CT)에 접속될 수 있다. 커패시터(Cst)의 제2 커패시터 전극(CE2)은 구동 트랜지스터(DT)의 소스 전극(SE) 또는 드레인 전극(DE)과 전기적으로 연결되어 있으므로, 제1 전극(120)은 연결 전극(ACE), 컨택 전극(CT) 및 커패시터(Cst)의 제2 커패시터 전극(CE2)를 통해 구동 트랜지스터(DT)의 소스 전극(SE) 또는 드레인 전극(DE)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 특정 서브 화소가 구동 트랜지스터(DT)에 의하여 오작동하게 되면, 컨택 전극(CT)를 레이저 커팅함으로써 리페어할 수 있다.
또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 분할 전극(121) 및 제2 분할 전극(122) 중 어느 하나가 공정 중에 발생할 수 있는 이물 등에 의해 오작동하게 되면, 연결 전극(ACE)의 제1 연결부(ACE1) 및 제2 연결부(ACE2) 중 적어도 하나를 레이저 커팅함으로써 리페어할 수 있다.
일 예로, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 분할 전극(121)이 구비된 영역에서 이물에 의하여 제1 전극(120)과 제2 전극(140) 사이에 쇼트가 발생하면, 제1 연결부(ACE1)을 레이저 커팅함으로써 리페어할 수 있다.
다른 예로, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제2 분할 전극(122)이 구비된 영역에서 이물에 의하여 제1 전극(120)과 제2 전극(140) 사이에 쇼트가 발생하면, 제2 연결부(ACE2)을 레이저 커팅함으로써 리페어할 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 이물에 의하여 암점이 발생하더라도 복수의 분할 전극(121, 122)들 중 해당 분할 전극만을 레이저 커팅을 통해 단락시킴으로써, 암점 발생에 의한 광 손실률을 줄일 수 있다.
뱅크(125)는 평탄화막(PLN) 상에 구비될 수 있다. 또한, 뱅크(125)은 제1 전극들(120) 사이에 구비될 수 있다. 그리고 뱅크(125)는 제1 전극들(120) 각각의 가장자리를 덮고 제1 전극들(120) 각각의 일부가 노출되도록 형성될 수 있다. 이에 따라, 뱅크(125)는 제1 전극들(120) 각각의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 발생하는 것을 방지할 수 있다.
뱅크(125)는 비투과 영역(NTA)에서 서브 화소(P1, P2, P3, P4)들 각각의 발광 영역(EA1-1, EA1-2, EA2-1, EA2-2, EA3-1, EA3-2, EA4-1, EA4-2)을 정의할 수 있다. 서브 화소(P1, P2, P3, P4)들 각각의 발광 영역(EA1-1, EA1-2, EA2-1, EA2-2, EA3-1, EA3-2, EA4-1, EA4-2)은 제1 전극(120), 유기 발광층(130), 및 제2 전극(140)이 순차적으로 적층되어 제1 전극(120)으로부터의 정공과 제2 전극(140)으로부터의 전자가 유기 발광층(130)에서 서로 결합되어 발광하는 영역을 나타낸다. 이 경우, 비투과 영역(NTA)에서 뱅크(125)가 형성된 영역은 광을 발광하지 않으므로 비발광 영역이 되고, 뱅크(125)가 형성되지 않고 제1 전극(120)이 노출된 영역이 발광 영역(EA1-1, EA1-2, EA2-1, EA2-2, EA3-1, EA3-2, EA4-1, EA4-2)이 될 수 있다.
뱅크(125)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
유기 발광층(130)은 제1 전극(120) 상에 구비될 수 있다. 유기 발광층(130)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 전극(120)과 제2 전극(140)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
일 실시예에 있어서, 유기 발광층(130)은 서브 화소(P1, P2, P3, P4)에 공통으로 형성되는 공통층일 수 있다. 이때, 발광층은 백색 광을 방출하는 백색 발광층일 수 있다.
다른 실시예에 있어서, 유기 발광층(130)은 발광층이 서브 화소(P1, P2, P3, P4) 별로 형성될 수 있다. 일 예로, 제1 서브 화소(P1)에는 녹색 광을 방출하는 녹색 발광층이 형성되고, 제2 서브 화소(P2)에는 적색 광을 방출하는 적색 발광층이 형성되고, 제3 서브 화소(P3)에는 백색 광을 방출하는 백색 발광층이 형성되고, 제4 서브 화소(P4)에는 청색 광을 방출하는 청색 발광층이 형성될 수 있다. 이러한 경우, 유기 발광층(130)의 발광층은 투과 영역(TA)에 형성되지 않는다.
제2 전극(140)은 유기 발광층(130) 및 뱅크(125) 상에 구비될 수 있다. 제2 전극(140)은 발광 영역(EA)을 포함하는 비투과 영역(NTA)뿐만 아니라 투과 영역(TA)에도 구비될 수 있으나, 반드시 이에 한정되지는 않는다. 제2 전극(140)은 발광 영역(EA1, EA2, EA3, EA4)을 포함하는 비투과 영역(NTA)에만 구비되고, 투과율 향상을 위하여 투과 영역(TA)에 구비되지 않을 수도 있다.
이러한 제2 전극(140)은 서브 화소(P1, P2, P3, P4)들에 공통적으로 형성되어 동일한 전압을 인가하는 공통층일 수 있다. 제2 전극(140)은 광을 투과시킬 수 있는 전도성 물질로 이루어질 수 있다. 일 예로, 제2 전극(140)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(140)은 캐소드 전극일 수 있다.
발광 소자들 상에는 봉지막(150)이 구비될 수 있다. 봉지막(150)은 제2 전극(140) 상에서 제2 전극(140)을 덮도록 형성될 수 있다. 봉지막(150)은 유기 발광층(130)과 제2 전극(140)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위하여, 봉지막(150)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
한편, 도 5에 도시하고 있지 않지만, 제2 전극(140)과 봉지막(150) 사이에 캡핑층(Capping Layer)이 추가로 형성될 수도 있다.
봉지막(150) 상에는 컬러필터(CF)가 구비될 수 있다. 컬러필터(CF)는 제1 기판(111)과 마주보는 제2 기판(112)의 일면 상에 구비될 수 있다. 이러한 경우, 봉지막(150)이 구비된 제1 기판(111)과 컬러필터(CF)가 구비된 제2 기판(112)은 별도의 접착층(미도시)에 의하여 합착될 수 있다. 이때, 접착층(미도시)은 투명한 접착 레진층(optically clear resin layer, OCR) 또는 투명한 접착 레진 필름(optically clear adhesive film, OCA)일 수 있다.
컬러필터(CF)는 서브 화소들(P1, P2, P3, P4) 별로 패턴 형성될 수 있다. 구체적으로, 컬러필터(CF)는 제1 컬러필터, 제2 컬러필터 및 제3 컬러필터를 포함할 수 있다. 제1 컬러필터는 제1 서브 화소(P1)의 발광 영역(EA1)에 대응되도록 배치될 수 있으며, 녹색 광을 투과시키는 녹색 컬러필터일 수 있다. 제2 컬러필터는 제2 서브 화소(P2)의 발광 영역(EA2)에 대응되도록 배치될 수 있으며, 적색 광을 투과시키는 적색 컬러필터일 수 있다. 제3 컬러필터는 제4 서브 화소(P4)의 발광 영역(EA4)에 대응되도록 배치될 수 있으며, 청색 광을 투과시키는 청색 컬러필터일 수 있다.
컬러필터(CF)는 백색 서브 화소인 제3 서브 화소(P3)의 발광 영역(EA3)에 대응되도록 배치되는 제4 컬러 필터를 더 포함할 수도 있다. 이러한 경우, 제4 컬러 필터는 백색 광을 투과시키는 투명한 유기 물질로 이루어질 수 있다.
한편, 컬러필터들(CF) 사이 및 컬러필터(CF)와 투과 영역(TA) 사이에는 블랙 매트릭스(BM)가 구비될 수 있다. 구체적으로, 블랙 매트릭스(BM)는 서브 화소들(P1, P2, P3, P4) 사이에 구비되어, 인접한 서브 화소들(P1, P2, P3, P4) 간에 혼색이 발생하는 것을 방지할 수 있다. 이를 위하여, 블랙 매트릭스(BM)는 컬러필터들(CF) 사이에 구비될 수 있다. 블랙 매트릭스(BM)는 도 6에 도시된 바와 같이 제1 신호 라인(SL1)을 따라 교대로 배치된 제2 서브 화소(P2)의 제2 컬러 필터 및 제4 서브 화소(P4)의 제4 컬러 필터 사이에 구비될 수 있다. 블랙 매트릭스(BM)는 제2 신호 라인(SL2)을 따라 교대로 배치된 제1 서브 화소(P1)의 제1 컬러 필터 및 제3 서브 화소(P3)의 제3 컬러 필터 사이에 구비될 수 있다.
또한, 블랙 매트릭스(BM)은 서브 화소들(P1, P2, P3, P4)과 투과 영역(TA) 사이에 구비되어, 서브 화소들(P1, P2, P3, P4) 각각에서 발광된 광이 시야각에 따라 다른 색으로 보이는 것을 방지할 수 있다. 예컨대, 녹색 서브 화소에서 발광된 광은 측면에서 백색 광으로 보일 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 서브 화소(P1, P2, P3, P4)에서 발광된 광이 측면, 예컨대, 투과 영역(TA) 방향으로 진행되지 않도록 블랙 매트릭스(BM)를 서브 화소(P1, P2, P3, P4)와 투과 영역(TA) 사이에 구비할 수 있다. 다만, 투명 표시 패널(110)은 서브 화소(P1, P2, P3, P4)와 투과 영역(TA) 사이에 블랙 매트릭스(BM)를 형성하게 되면, 투과 영역(TA)의 면적이 감소하고, 이로 인하여, 광 투과율이 감소할 수 있다. 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 블랙 매트릭스(BM)로 인한 광 투과율 손실을 최소화시키기 위하여, 도 6에 도시된 바와 같이 제3 서브 화소(P3), 구체적으로, 백색 서브 화소와 투과 영역(TA) 사이에 블랙 매트릭스(BM)를 구비하지 않을 수 있다.
이러한 블랙 매트릭스(BM)는 광을 흡수하는 물질, 예컨대, 가시광선 파장대의 광을 모두 흡수하는 블랙 염료(black dye)를 포함할 수 있다.
이하에서는 도 4를 참조하여, 제1 신호 라인(SL1), 제2 신호 라인(SL2), 구동 트랜지스터(DT) 및 커패시터(Cst)가 배치된 일 예에 대하여 구체적으로 설명하도록 한다.
앞서 살펴본 바와 같이, 표시 영역(DA)은 투과 영역(TA)과 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 4개의 모서리를 포함하는 사각 형상을 가질 수 있다. 투과 영역(TA)은 제1 모서리(V1), 제1 모서리(V1)와 제2 방향으로 마주보는 제2 모서리(V2), 제2 모서리(V2)와 제1 방향으로 마주보는 제3 모서리(V3) 및 제1 모서리(V1)와 제1 방향으로 마주보는 제4 모서리(V4)를 포함할 수 있다.
비투과 영역(NTA)는 인접한 투과 영역들(TA) 사이에서 제1 방향(X축 방향)으로 연장된 제1 비투과 영역(NTA1), 및 인접한 투과 영역들(TA) 사이에서 제2 방향(Y축 방향)으로 연장된 제2 비투과 영역(NTA2)을 포함한다.
제1 비투과 영역(NTA1)에는 제1 신호 라인(SL1)과 서브 화소(P1, P2, P3, P4)들 각각의 구동 트랜지스터(DT) 및 커패시터(Cst)의 제1 커패시터 패턴부(CP1)가 배치될 수 있다. 제2 비투과 영역(NTA2)에는 제2 신호 라인(SL2)과 서브 화소(P1, P2, P3, P4)들 각각의 커패시터(Cst)의 제2 커패시터 패턴부(CP2)가 배치될 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 L자 형상을 가지는 커패시터(Cst)를 포함한다. 구체적으로, 커패시터(Cst)는 제1 커패시터 패턴부(CP1) 및 제2 커패시터 패턴부(CP2)를 포함한다. 제1 커패시터 패턴부(CP1)는 제1 비투과 영역(NTA1)에서 제1 신호 라인(SL1)과 투과 영역(TA) 사이에 배치되어, 제1 방향(X축 방향)으로 길게 형성될 수 있다. 제1 신호 라인(SL1)이 하나의 스캔 라인(SCANL)을 포함하는 경우, 제1 커패시터 패턴부(CP1)는 스캔 라인(SCANL)과 투과 영역(TA) 사이에 배치될 수 있다.
제2 커패시터 패턴부(CP2)는 제1 커패시터 패턴부(CP1)의 일단으로부터 연장될 수 있다. 제2 커패시터 패턴부(CP2)는 제2 비투과 영역(NTA2)에서 제2 신호 라인(SL2)과 투과 영역(TA) 사이에 배치되어, 제2 방향(Y축 방향)으로 길게 형성될 수 있다. 제2 신호 라인(SL2)이 복수개의 신호 라인들을 포함하는 경우, 제2 커패시터 패턴부(CP2)는 상기 복수개의 신호 라인들 중 최외곽에 배치된 신호 라인과 투과 영역(TA) 사이에 배치될 수 있다.
제2 커패시터 패턴부(CP2)는 제1 커패시터 패턴부(CP1)의 폭(W1) 보다 작은 폭(W2)을 가질 수 있다. 제1 커패시터 패턴부(CP1)는 제1 비투과 영역(NTA1)에서 제1 신호 라인(SL1)을 따라 형성되고, 제2 커패시터 패턴부(CP2)는 제2 비투과 영역(NTA2)에서 제2 신호 라인(SL2)을 따라 형성될 수 있다. 이때, 제1 신호 라인(SL1)은 스캔 라인(SCANL)만을 구비하나, 제2 신호 라인(SL2)은 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 화소 전원 라인(VDDL), 레퍼런스 라인(REFL), 공통 전원 라인(VSSL), 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)과 같이 많은 수의 신호 라인들을 구비할 수 있다. 이에 따라, 제2 신호 라인(SL2)의 폭은 제1 신호 라인(SL1)의 폭 보다 크게 된다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제2 커패시터 패턴부(CP2)의 폭(W2)을 제1 커패시터 패턴부(CP1)의 폭(W1) 보다 작게 형성함으로써, 제1 비투과 영역(NTA1)과 제2 비투과 영역(NTA2) 간의 폭 차이를 줄이고, 유사하게 형성할 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 비투과 영역(NTA1)을 따라 구비된 제2 및 제4 서브 화소(P2, P4)와 제2 비투과 영역(NTA2)을 따라 구비된 제1 및 제3 서브 화소(P1, P3)가 유사한 발광 면적을 가지도록 형성할 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 투과 영역(TA)의 가로 길이 및 세로 길이의 차이를 줄일 수 있으며, 바람직하게는, 투과 영역(TA)을 정사각형으로 구현할 수 있다. 정사각형은 동일 면적을 가진 사각형들 중 둘레 길이가 가장 작다. 투과 영역(TA)을 정사각형으로 구현하는 경우, 투과 영역(TA)의 둘레 길이를 최소로 할 수 있다. 앞서 설명한 바에 따르면, 투명 표시 패널(110)은 서브 화소(P1, P2, P4)와 투과 영역(TA) 사이에 블랙 매트릭스(BM)를 구비할 수 있으며, 블랙 매트릭스(BM)의 형성 면적이 증가할수록 광 투과율이 감소하게 된다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 투과 영역(TA)을 정사각형으로 형성함으로써, 블랙 매트릭스(BM)의 형성 면적을 최소화시킬 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 광 투과율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 투과 영역(TA)을 정사각형으로 형성함으로써, 투과 영역(TA)을 통과한 광에 회절 현상이 발생되는 것을 방지할 수 있다.
회절 현상은 평면파인 광이 슬릿을 통과함에 따라 구면파들로 변경되고, 구면파들에서 간섭 현상이 발생될 수 있다. 따라서, 구면파들에서 보강 간섭과 상쇄 간섭이 발생됨에 따라, 슬릿을 통과한 외광은 불규칙한 광의 세기를 가질 수 있다. 이에 따라, 투명 표시 패널(110)은 반대편에 위치하는 사물 또는 이미지의 선명도가 감소될 수 있다.
이러한 회절 현상은 외광이 슬릿, 기다란 선형 또는 직사각형의 투과 영역(TA)을 통과할 때 발생할 수 있다. 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 투과 영역(TA)을 정사각형으로 형성함으로써, 회절 현상이 발생되는 것을 방지하고, 화질의 선명도를 향상시킬 수 있다.
한편, 제1 커패시터 패턴부(CP1) 및 제2 커패시터 패턴부(CP2)로 이루어진 커패시터(Cst) 및 구동 트랜지스터(DT)는 서브 화소(P1, P2, P3, P4) 별로 구비될 수 있다.
커패시터(Cst)는 제1 서브 화소(P1)와 연결된 제1 커패시터(Cst1), 제2 서브 화소(P2)와 연결된 제2 커패시터(Cst2), 제3 서브 화소(P3)와 연결된 제3 커패시터(Cst3) 및 제4 서브 화소(P4)와 연결된 제4 커패시터(Cst4)를 포함할 수 있다.
또한, 구동 트랜지스터(DT)는 제1 서브 화소(P1)와 연결된 제1 구동 트랜지스터(DT1), 제2 서브 화소(P2)와 연결된 제2 구동 트랜지스터(DT2), 제3 서브 화소(P3)와 연결된 제3 구동 트랜지스터(DT3) 및 제4 서브 화소(P4)와 연결된 제4 구동 트랜지스터(DT4)를 포함할 수 있다.
제1 커패시터(Cst1)는 복수의 투과 영역(TA)들 각각의 제1 모서리(V1)에 대응되도록 배치되어, 투과 영역(TA)의 외곽을 따라 L자 형상으로 형성될 수 있다. 구체적으로, 제1 커패시터(Cst1)는 제1 신호 라인(SL1)의 제1 측에서 제1 신호 라인(SL1)과 투과 영역(TA) 사이에 제1 커패시터 패턴부(CP1)가 배치될 수 있다. 제1 커패시터(Cst1)의 제1 커패시터 패턴부(CP1)는 투과 영역(TA)의 제1 모서리(V1)에서 제4 모서리(V4)를 향하여 외곽을 따라 형성될 수 있다.
그리고, 제1 커패시터(Cst1)는 제1 신호 라인(SL1)의 제1 측에서 제2 신호 라인(SL2)과 투과 영역(TA) 사이에 제2 커패시터 패턴부(CP2)가 배치될 수 있다. 제1 커패시터(Cst1)의 제2 커패시터 패턴부(CP2)는 제1 커패시터 패턴부(CP1)의 일단에서 절곡되어, 투과 영역(TA)의 제1 모서리(V1)에서 제2 모서리(V2)를 향하여 외곽을 따라 형성될 수 있다.
제1 커패시터(Cst1)는 제2 커패시터 패턴부(CP2)에서 투과 영역(TA) 방향으로 돌출된 제1 컨택 전극(CT1)을 통해 제1 서브 화소(P1)의 제1 전극(120)과 연결될 수 있다.
한편, 제1 구동 트랜지스터(DT1)는 제1 비투과 영역(NTA1)에서 제1 커패시터(Cst1)를 사이에 두고 제2 신호 라인(SL2)과 이격 배치될 수 있다. 이에, 제1 서브 화소(P1)와 연결된 제1 구동 트랜지스터(DT1)는 제1 커패시터(Cst1)를 사이에 두고 제1 서브 화소(P1)와 이격되고, 제2 서브 화소(P2) 및 제4 서브 화소(P4) 중 적어도 하나와 중첩될 수 있다. 일 예로, 제1 구동 트랜지스터(DT1)는 제2 서브 화소(P2)와 중첩될 수 있다.
이러한 제1 구동 트랜지스터(DT1)는 제1 신호 라인(SL1)과 투과 영역(TA) 사이에 배치되어 제1 커패시터(Cst1)의 제1 커패시터 패턴부(CP1)의 타단과 연결될 수 있다. 제1 구동 트랜지스터(DT1)의 게이트 전극(GE)은 제1 커패시터(Cst1)의 제1 커패시터 패턴부(CP1)에 구비된 제1 커패시터 전극(CE1)으로부터 연장되어 형성될 수 있다. 그리고, 제1 구동 트랜지스터(DT1)의 소스 전극(SE) 또는 드레인 전극(DE)은 제1 커패시터(Cst1)의 제1 커패시터 패턴부(CP1)에 구비된 제2 커패시터 전극(CE2)으로부터 연장되어 형성될 수 있다. 이러한 제1 구동 트랜지스터(DT1)는 제1 커패시터(Cst1) 및 제1 컨택 전극(CT1)을 통해 제1 서브 화소(P1)의 제1 전극(120)과 전기적으로 연결될 수 있다.
제2 커패시터(Cst2)는 복수의 투과 영역(TA)들 각각의 제2 모서리(V2)에 대응되도록 배치되어, 제1 커패시터(Cst1)와 대칭되도록 형성될 수 있다. 구체적으로, 제2 커패시터(Cst2)는 제1 신호 라인(SL1)의 제2 측에서 제1 신호 라인(SL1)과 투과 영역(TA) 사이에 제1 커패시터 패턴부(CP1)가 배치될 수 있다. 제2 커패시터(Cst2)의 제1 커패시터 패턴부(CP1)는 투과 영역(TA)의 제2 모서리(V2)에서 제3 모서리(V3)를 향하여 외곽을 따라 형성될 수 있다. 이때, 제2 커패시터(Cst2)의 제1 커패시터 패턴부(CP1)는 제1 신호 라인(SL1)을 기준으로 제1 커패시터(Cst1)의 제1 커패시터 패턴부(CP1)와 대칭되도록 구비될 수 있다.
그리고, 제2 커패시터(Cst2)는 제1 신호 라인(SL1)의 제2 측에서 제2 신호 라인(SL2)과 투과 영역(TA) 사이에 제2 커패시터 패턴부(CP2)가 배치될 수 있다. 제2 커패시터(Cst2)의 제2 커패시터 패턴부(CP2)는 제1 커패시터 패턴부(CP1)의 일단에서 절곡되어, 투과 영역(TA)의 제2 모서리(V2)에서 제1 모서리(V1)를 향하여 외곽을 따라 형성될 수 있다.
제2 커패시터(Cst2)는 제1 커패시터 패턴부(CP1)에서 투과 영역(TA) 방향으로 돌출된 제2 컨택 전극(CT2)을 통해 제2 서브 화소(P2)의 제1 전극(120)과 연결될 수 있다.
한편, 제2 구동 트랜지스터(DT2)는 제1 비투과 영역(NTA1)에서 제2 커패시터(Cst2)를 사이에 두고 제2 신호 라인(SL2)과 이격 배치될 수 있다. 그리고, 제2 서브 화소(P2)와 연결된 제2 구동 트랜지스터(DT2)는 제2 서브 화소(P2)에 중첩될 수 있다.
이러한 제2 구동 트랜지스터(DT2)는 제1 신호 라인(SL1)을 기준으로 제1 구동 트랜지스터(DT1)와 대칭되도록 배치되어, 제2 커패시터(Cst2)의 제1 커패시터 패턴부(CP1)의 타단과 연결될 수 있다. 제2 구동 트랜지스터(DT2)의 게이트 전극(GE)은 제2 커패시터(Cst2)의 제1 커패시터 패턴부(CP1)에 구비된 제1 커패시터 전극(CE1)으로부터 연장되어 형성될 수 있다. 그리고, 제2 구동 트랜지스터(DT2)의 소스 전극(SE) 또는 드레인 전극(DE)은 제2 커패시터(Cst2)의 제1 커패시터 패턴부(CP1)에 구비된 제2 커패시터 전극(CE2)으로부터 연장되어 형성될 수 있다. 이러한 제2 구동 트랜지스터(DT2)는 제2 커패시터(Cst2) 및 제2 컨택 전극(CT2)을 통해 제2 서브 화소(P2)의 제1 전극(120)과 전기적으로 연결될 수 있다.
제3 커패시터(Cst3)는 복수의 투과 영역(TA)들 각각의 제3 모서리(V3)에 대응되도록 배치되어, 제2 커패시터(Cst2)와 대칭되도록 형성될 수 있다. 구체적으로, 제3 커패시터(Cst3)는 제1 신호 라인(SL1)의 제2 측에서 제1 신호 라인(SL1)과 투과 영역(TA) 사이에 제1 커패시터 패턴부(CP1)가 배치될 수 있다. 제3 커패시터(Cst3)의 제1 커패시터 패턴부(CP1)는 투과 영역(TA)의 제3 모서리(V3)에서 제2 모서리(V2)를 향하여 외곽을 따라 형성될 수 있다. 이때, 제3 커패시터(Cst3)의 제1 커패시터 패턴부(CP1)는 제2 신호 라인(SL2)을 기준으로 제2 커패시터(Cst2)의 제1 커패시터 패턴부(CP1)와 대칭되도록 구비될 수 있다.
그리고, 제3 커패시터(Cst3)는 제1 신호 라인(SL1)의 제2 측에서 제2 신호 라인(SL2)과 투과 영역(TA) 사이에 제2 커패시터 패턴부(CP2)가 배치될 수 있다. 제3 커패시터(Cst3)의 제2 커패시터 패턴부(CP2)는 제1 커패시터 패턴부(CP1)의 일단에서 절곡되어, 투과 영역(TA)의 제3 모서리(V3)에서 제4 모서리(V4)를 향하여 외곽을 따라 형성될 수 있다.
제3 커패시터(Cst3)는 제2 커패시터 패턴부(CP2)에서 투과 영역(TA) 방향으로 돌출된 제3 컨택 전극(CT3)을 통해 제3 서브 화소(P3)의 제1 전극(120)과 연결될 수 있다.
한편, 제3 구동 트랜지스터(DT3)는 제1 비투과 영역(NTA1)에서 제3 커패시터(Cst3)를 사이에 두고 제2 신호 라인(SL2)과 이격 배치될 수 있다. 이에, 제3 서브 화소(P3)와 연결된 제3 구동 트랜지스터(DT3)는 제3 커패시터(Cst3)를 사이에 두고 제3 서브 화소(P3)와 이격되고, 제2 서브 화소(P2) 및 제4 서브 화소(P4) 중 적어도 하나와 중첩될 수 있다. 일 예로, 제3 구동 트랜지스터(DT3)는 제4 서브 화소(P4)와 중첩될 수 있다.
이러한 제3 구동 트랜지스터(DT3)는 제2 신호 라인(SL2)을 기준으로 제2 구동 트랜지스터(DT2)와 대칭되도록 배치되어, 제3 커패시터(Cst3)의 제1 커패시터 패턴부(CP1)의 타단과 연결될 수 있다. 제3 구동 트랜지스터(DT3)의 게이트 전극(GE)은 제3 커패시터(Cst3)의 제1 커패시터 패턴부(CP1)에 구비된 제1 커패시터 전극(CE1)으로부터 연장되어 형성될 수 있다. 그리고, 제3 구동 트랜지스터(DT3)의 소스 전극(SE) 또는 드레인 전극(DE)은 제3 커패시터(Cst3)의 제1 커패시터 패턴부(CP1)에 구비된 제2 커패시터 전극(CE2)으로부터 연장되어 형성될 수 있다. 이러한 제3 구동 트랜지스터(DT3)는 제3 커패시터(Cst3) 및 제3 컨택 전극(CT3)을 통해 제3 서브 화소(P3)의 제1 전극(120)과 전기적으로 연결될 수 있다.
제4 커패시터(Cst4)는 복수의 투과 영역(TA)들 각각의 제4 모서리(V4)에 대응되도록 배치되어, 제3 커패시터(Cst3)와 대칭되도록 형성될 수 있다. 구체적으로, 제4 커패시터(Cst4)는 제1 신호 라인(SL1)의 제1 측에서 제1 신호 라인(SL1)과 투과 영역(TA) 사이에 제1 커패시터 패턴부(CP1)가 배치될 수 있다. 제4 커패시터(Cst4)의 제1 커패시터 패턴부(CP1)는 투과 영역(TA)의 제4 모서리(V4)에서 제1 모서리(V1)를 향하여 외곽을 따라 형성될 수 있다. 이때, 제4 커패시터(Cst4)의 제1 커패시터 패턴부(CP1)는 제1 신호 라인(SL1)을 기준으로 제3 커패시터(Cst3)의 제1 커패시터 패턴부(CP1)와 대칭되도록 구비될 수 있다.
그리고, 제4 커패시터(Cst4)는 제1 신호 라인(SL1)의 제1 측에서 제2 신호 라인(SL2)과 투과 영역(TA) 사이에 제2 커패시터 패턴부(CP2)가 배치될 수 있다. 제4 커패시터(Cst4)의 제2 커패시터 패턴부(CP2)는 제1 커패시터 패턴부(CP1)의 일단에서 절곡되어, 투과 영역(TA)의 제4 모서리(V4)에서 제3 모서리(V3)를 향하여 외곽을 따라 형성될 수 있다.
제4 커패시터(Cst4)는 제1 커패시터 패턴부(CP1)에서 투과 영역(TA) 방향으로 돌출된 제4 컨택 전극(CT4)을 통해 제4 서브 화소(P4)의 제1 전극(120)과 연결될 수 있다.
한편, 제4 구동 트랜지스터(DT4)는 제1 비투과 영역(NTA1)에서 제4 커패시터(Cst4)를 사이에 두고 제2 신호 라인(SL2)과 이격 배치될 수 있다. 그리고, 제4 서브 화소(P4)와 연결된 제4 구동 트랜지스터(DT4)는 제4 서브 화소(P4)에 중첩될 수 있다.
이러한 제4 구동 트랜지스터(DT4)는 제1 신호 라인(SL1)을 기준으로 제3 구동 트랜지스터(DT3)와 대칭되도록 배치되어, 제4 커패시터(Cst4)의 제1 커패시터 패턴부(CP1)의 타단과 연결될 수 있다. 제4 구동 트랜지스터(DT4)의 게이트 전극(GE)은 제4 커패시터(Cst4)의 제1 커패시터 패턴부(CP1)에 구비된 제1 커패시터 전극(CE1)으로부터 연장되어 형성될 수 있다. 그리고, 제4 구동 트랜지스터(DT4)의 소스 전극(SE) 또는 드레인 전극(DE)은 제4 커패시터(Cst4)의 제1 커패시터 패턴부(CP1)에 구비된 제2 커패시터 전극(CE2)으로부터 연장되어 형성될 수 있다. 이러한 제4 구동 트랜지스터(DT4)는 제4 커패시터(Cst4) 및 제4 컨택 전극(CT4)을 통해 제4 서브 화소(P4)의 제1 전극(120)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 내지 제4 구동 트랜지스터(DT1, DT2, DT3, DT4)이 서로 대칭되도록 배치될 수 있다. 구체적으로, 제1 서브 화소(P1)의 제1 구동 트랜지스터(DT1)는 제2 서브 화소(P2)의 제2 구동 트랜지스터(DT2)와 제1 축(X축)을 기준으로 대칭될 수 있다. 제3 서브 화소(P3)의 제3 구동 트랜지스터(DT3)는 제4 서브 화소(P4)의 제4 구동 트랜지스터(DT4)와 제1 축(X축)을 기준으로 대칭될 수 있다. 그리고, 제1 서브 화소(P1)의 제1 구동 트랜지스터(DT1) 및 제2 서브 화소(P2)의 제2 구동 트랜지스터(DT2)는 제3 서브 화소(P3)의 제3 구동 트랜지스터(DT3) 및 제4 서브 화소(P4)의 제4 구동 트랜지스터(DT4)과 제2 축(Y축)을 기준으로 대칭될 수 있다.
또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 내지 제4 커패시터(Cst1, Cst2, Cst3, Cst4)이 서로 대칭되도록 배치될 수 있다. 구체적으로, 제1 서브 화소(P1)의 제1 커패시터(Cst1)는 제2 서브 화소(P2)의 제2 커패시터(Cst2)와 제1 축(X축)을 기준으로 대칭될 수 있다. 제3 서브 화소(P3)의 제3 커패시터(Cst3)는 제4 서브 화소(P4)의 제4 커패시터(Cst4)와 제1 축(X축)을 기준으로 대칭될 수 있다. 그리고, 제1 서브 화소(P1)의 제1 커패시터(Cst1) 및 제2 서브 화소(P2)의 제2 커패시터(Cst2)는 제3 서브 화소(P3)의 제3 커패시터(Cst3) 및 제4 서브 화소(P4)의 제4 커패시터(Cst4)와 제2 축(Y축)을 기준으로 대칭될 수 있다.
이와 같은 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 비투과 영역(NTA1) 내에서 제1 비투과 영역(NTA1)과 제2 비투과 영역(NTA2)이 중첩되는 영역들 사이에 제1 내지 제4 서브 화소(P1, P2, P3, P4)들 각각의 구동 트랜지스터(DT) 및 커패시터(Cst)의 제1 커패시터 패턴부(CP1)를 구비할 수 있다. 즉, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제2 비투과 영역(NTA2)에 구동 트랜지스터(DT)가 구비되지 않는다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 구동 트랜지스터(DT)가 제2 신호 라인(SL2), 특히, 화소 전원 라인(VDDL) 및 공통 전원 라인(VSSL)과 이격됨으로써, 구동 트랜지스터(DT)과 제2 신호 라인(SL2) 간에 기생 용량이 발생하지 않거나 최소화시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제2 비투과 영역(NTA2)에 커패시터(Cst)의 제2 커패시터 패턴부(CP2)가 구비되어 있으나, 제1 커패시터 패턴부(CP1) 보다 얇은 폭으로 형성될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제2 비투과 영역(NTA2)의 폭을 최소화시키고, 광 투과율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 커패시터(Cst)가 L자 형상을 가진다. 이에 따라, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 제1 내지 제4 서브 화소(P1, P2, P3, P4)들 각각의 구동 트랜지스터(DT)를 제1 비투과 영역(NTA1)에 배치함에도 불구하고, 제2 비투과 영역(NTA2)에 배치된 서브 화소(P1, P3)들의 제1 전극(120)과의 연결이 가능해질 수 있다.
특히, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 커패시터(Cst)의 제1 커패시터 패턴부(CP1) 및 제2 커패시터 패턴부(CP2)가 투과 영역(TA)의 외곽을 따라 구비됨으로써, 제1 내지 제4 서브 화소(P1, P2, P3, P4)들 각각의 제1 전극(120)과 연결시키기 위한 컨택 전극(CT)에 대한 설계 자유도가 향상될 수 있다.
또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 커패시터(Cst)가 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)과 중첩되지 않는다. 특히, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 커패시터(Cst)가 제2 신호 라인(SL2)에 포함된 복수의 신호 라인들 사이에 구비되지 않음으로써, 신호 라인들에 의한 기생 용량을 최소화시킬 수 있다.
한편, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 4개의 구동 트랜지스터(DT1, DT2, DT3, DT4)들이 모여서 배치될 수 있다. 구체적으로, 하나의 화소(P)의 제1 서브 화소(P1) 및 제2 서브 화소(P2) 각각의 구동 트랜지스터(DT1, DT2)들과 제1 방향으로 인접한 다른 화소(P)의 제3 서브 화소(P3) 및 제4 서브 화소(P4) 각각의 구동 트랜지스터(DT3, DT4)는 모여서 배치될 수 있다. 이러한 경우, 4개의 구동 트랜지스터(DT1, DT2, DT3, DT4)들 간에 이격 거리가 크지 않으므로, 4개의 구동 트랜지스터(DT1, DT2, DT3, DT4)들 각각에 제1 전원을 공급하는 화소 전원 라인(VDDL)을 서로 연결하여 메쉬 구조를 형성할 수 있다.
이하에서는 도 7 및 도 8을 참조하여, 메쉬 구조를 가진 화소 전원 라인(VDDL)에 대하여 구체적으로 설명하도록 한다.
도 7은 메쉬 구조를 가진 화소 전원 라인의 일 예를 보여주는 도면이며, 도 8은 도 7의 II-II'의 단면도이다.
도 7 및 도 8을 참조하면, 화소 전원 라인(VDDL)은 메인 화소 전원 공급 라인(MVDDL) 및 분기 화소 전원 공급 라인(BVDDL)을 포함할 수 있다.
메인 화소 전원 공급 라인(MVDDL)은 제2 비투과 영역(NTA2)에서 제2 방향으로 연장될 수 있다. 메인 화소 전원 공급 라인(MVDDL)은 넓은 면적을 확보하기 위하여, 이중층으로 형성될 수 있다. 일 예로, 메인 화소 전원 공급 라인(VDDL)은 도 8에 도시된 바와 같이 제1 화소 전원 라인(VDDL-1) 및 제1 화소 전원 라인(VDDL-1) 상에 구비된 제2 화소 전원 라인(VDDL-2)을 포함할 수 있다. 일 예로, 제1 화소 전원 라인(VDDL-1)은 차광층(LS)과 동일한 층에 구비되고, 제2 화소 전원 라인(VDDL-2)은 소스 전극(SE) 또는 드레인 전극(DE)과 동일한 층에 구비될 수 있다. 제1 화소 전원 라인(VDDL-1) 및 제2 화소 전원 라인(VDDL-2)은 복수의 컨택홀을 통해 서로 전기적으로 연결될 수 있다.
분기 화소 전원 공급 라인(BVDDL)은 메인 화소 전원 공급 라인(MVDDL)으로부터 분기되어 제1 비투과 영역(NTA1)에서 제1 방향으로 연장될 수 있다. 이때, 분기 화소 전원 공급 라인(BVDDL)은 제1 방향으로 이웃하는 메인 화소 전원 공급 라인(MVDDL)들을 연결할 수 있다.
분기 화소 전원 공급 라인(BVDDL)은 제1 방향으로 이웃하는 메인 화소 전원 공급 라인(MVDDL)들을 연결하기 위하여 복수의 라인들을 포함할 수 있다. 구체적으로, 분기 화소 전원 공급 라인(BVDDL)은 제1 분기 화소 전원 공급 라인(BVDDL1), 제2 분기 화소 전원 공급 라인(BVDDL2) 및 제3 분기 화소 전원 공급 라인(BVDDL3)을 포함할 수 있다.
제1 분기 화소 전원 공급 라인(BVDDL1)은 제1 비투과 영역(NTA1)과 제2 비투과 영역(NTA2)이 중첩되는 영역에 배치되고, 제1 방향으로 연장되어 메인 화소 전원 공급 라인(MVDDL)과 일부 중첩될 수 있다. 제1 분기 화소 전원 공급 라인(BVDDL1)은 제3 컨택홀(CH3)을 통해 메인 화소 전원 공급 라인(MVDDL)에 접속될 수 있다. 일 예로, 제1 분기 화소 전원 공급 라인(BVDDL1)은 소스 전극(SE) 또는 드레인 전극(DE)과 동일한 층에 형성되고, 제2 화소 전원 라인(VDDL-2)은 제1 비투과 영역(NTA1)과 제2 비투과 영역(NTA2)이 중첩되는 영역에서 오픈 영역을 형성할 수 있다. 이러한 경우, 제1 분기 화소 전원 공급 라인(BVDDL1)은 제3 컨택홀(CH3)을 통해 차광층(LS)과 동일한 층에 구비된 메인 화소 전원 공급 라인(MVDDL)의 제1 화소 전원 라인(VDDL-1)에 접속될 수 있다.
제2 분기 화소 전원 공급 라인(BVDDL2) 및 제3 분기 화소 전원 공급 라인(BVDDL3)은 제1 방향으로 이웃하는 제1 분기 화소 전원 공급 라인(BVDDL1)들을 연결할 수 있다.
제2 분기 화소 전원 공급 라인(BVDDL2)은 제1 분기 화소 전원 공급 라인(BVDDL1)과 연결되기 위하여 하나 이상의 층에 형성되어, 컨택홀을 통해 서로 연결된 구조를 가질 수 있다. 일 예로, 제2 분기 화소 전원 공급 라인(BVDDL2)은 스캔 라인(SCANL)과 교차되는 영역에서 차광층(LS)과 동일한 층에 형성된 제1 라인(BVDDL2-1), 및 소스 전극(SE) 또는 드레인 전극(DE)과 동일한 층에 형성되어 스캔 라인(SCANL)과 나란하게 연장되는 제2 라인(BVDDL2-2)을 포함할 수 있다. 제1 라인(BVDDL2-1)은 일단에서 제4 컨택홀(CH4)을 통해 제1 분기 화소 전원 공급 라인(BVDDL1)과 연결되고, 타단에서 제5 컨택홀(CH5)을 통해 제2 라인(BVDDL2-2)과 연결될 수 있다. 이때, 제2 라인(BVDDL2-2)은 스캔 라인(SCANL)의 제1 측에 배치되어, 스캔 라인(SCANL)의 제1 측에 배치된 구동 트랜지스터(DT)의 액티브층(ACT)에 제7 컨택홀(CH7)을 통해 연결될 수 있다. 제2 라인(BVDDL2-2)은 스캔 라인(SCANL)의 제1 측에 배치된 구동 트랜지스터(DT)에 메인 화소 전원 공급 라인(MVDDL)으로부터 공급되는 제1 전원을 전달할 수 있다.
제3 분기 화소 전원 공급 라인(BVDDL3) 역시 제1 분기 화소 전원 공급 라인(BVDDL1)과 연결되기 위하여 하나 이상의 층에 형성되어, 컨택홀을 통해 서로 연결된 구조를 가질 수 있다. 일 예로, 제3 분기 화소 전원 공급 라인(BVDDL3)은 스캔 라인(SCANL)과 교차되는 영역에서 차광층(LS)과 동일한 층에 형성된 제1 라인, 및 소스 전극(SE) 또는 드레인 전극(DE)과 동일한 층에 형성되어 스캔 라인(SCANL)과 나란하게 연장되는 제2 라인을 포함할 수 있다. 제1 라인은 일단에서 제4 컨택홀(CH4)을 통해 제1 분기 화소 전원 공급 라인(BVDDL1)과 연결되고, 타단에서 제6 컨택홀(CH6)을 통해 제2 라인과 연결될 수 있다. 이때, 제2 라인은 스캔 라인(SCANL)의 제2 측에 배치되어, 스캔 라인(SCANL)의 제2 측에 배치된 구동 트랜지스터(DT)의 액티브층(ACT)에 컨택홀을 통해 연결될 수 있다. 제2 라인은 스캔 라인(SCANL)의 제2 측에 배치된 구동 트랜지스터(DT)에 메인 화소 전원 공급 라인(MVDDL)으로부터 공급되는 제1 전원을 전달할 수 있다.
본 발명의 일 실시예에 따른 투명 표시 패널(110)은 화소 전원 라인(VDDL)이 제2 비투과 영역(NTA2)에서 제2 방향으로 연장된 메인 화소 전원 공급 라인(MVDDL)과, 제1 비투과 영역(NTA1)에서 제1 방향으로 연장되어 제1 방향으로 이웃하는 메인 화소 전원 공급 라인(MVDDL)들을 연결하는 분기 화소 전원 공급 라인(BVDDL)로 이루어질 수 있다. 즉, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 화소 전원 라인(VDDL)이 메쉬 구조를 가짐으로써, 화소 전원 라인(VDDL)의 전압이 고르게 분포될 수 있고, 이로 인하여, 서브 화소(P1, P2, P3, P4)들의 휘도 균일도가 향상될 수 있다. 또한, 본 발명의 일 실시예에 따른 투명 표시 패널(110)은 화소 전원 라인(VDDL)의 면적이 증가하여 저항이 감소하므로, 전압 강하를 감소시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 투명 표시 장치 110: 투명 표시 패널
111: 제1 기판 112: 제2 기판
120: 제1 전극 125: 뱅크
130: 유기 발광층 140: 제2 전극
150: 봉지막 BM: 블랙 매트릭스
CF: 컬러필터 205: 스캔 구동부
VDDL: 화소 전원 라인 VSSL: 공통 전원 라인
DL1, DL2, DL3, DL4: 데이터 라인 REFL: 레퍼런스 라인
SCANL: 스캔 라인 Cst: 커패시터
CP1: 제1 커패시터 패턴부 CP2: 제2 커패시터 패턴부

Claims (24)

  1. 투과 영역 및 상기 투과 영역들 사이에 배치된 비투과 영역에 복수의 서브 화소들이 구비된 기판;
    상기 투과 영역들 사이에서 제1 방향으로 연장된 제1 신호 라인;
    상기 투과 영역들 사이에서 제2 방향으로 연장된 제2 신호 라인; 및
    상기 제1 신호 라인과 상기 투과 영역 사이에서 상기 제1 방향으로 길게 형성된 제1 커패시터 패턴부 및 상기 제1 커패시터 패턴부의 일단으로부터 연장되어 상기 제2 신호 라인과 상기 투과 영역 사이에서 상기 제2 방향으로 길게 형성된 제2 커패시터 패턴부를 포함하는 커패시터를 포함하는 투명 표시 장치.
  2. 제1항에 있어서,
    상기 제2 신호 라인은 복수개의 신호 라인들을 포함하고,
    상기 커패시터의 제2 커패시터 패턴부는 상기 복수개의 신호 라인들 중 최외곽에 배치된 신호 라인과 상기 투과 영역 사이에 배치되는 투명 표시 장치.
  3. 제1항에 있어서, 상기 커패시터는,
    상기 제1 신호 라인의 제1 측에서 상기 제1 신호 라인과 상기 투과 영역 사이에 제1 커패시터 패턴부가 배치되어, 제1 서브 화소와 연결된 제1 커패시터;
    상기 제1 신호 라인의 제2 측에 배치되고, 상기 제1 신호 라인을 기준으로 상기 제1 커패시터와 대칭되도록 형성되어, 제2 서브 화소와 연결된 제2 커패시터;
    상기 제2 신호 라인을 기준으로 상기 제2 커패시터와 대칭되도록 형성되어, 제3 서브 화소와 연결된 제3 커패시터; 및
    상기 제2 신호 라인을 기준으로 상기 제1 커패시터와 대칭되도록 형성되어, 제4 서브 화소와 연결된 제4 커패시터를 포함하는 투명 표시 장치.
  4. 제3항에 있어서,
    상기 제2 서브 화소 및 상기 제4 서브 화소는 상기 제1 신호 라인을 따라 교대로 배치되고, 상기 제1 서브 화소 및 상기 제3 서브 화소는 상기 제2 신호 라인을 따라 교대로 배치되는 투명 표시 장치.
  5. 제3항에 있어서,
    상기 복수의 서브 화소들 각각은 제1 전극, 발광층 및 제2 전극을 포함하고,
    상기 커패시터로부터 돌출되어 서브 화소의 제1 전극과 접속되는 컨택 전극을 더 포함하는 투명 표시 장치.
  6. 제5항에 있어서,
    상기 제1 커패시터 및 상기 제3 커패시터 각각은 상기 제2 커패시터 패턴부에서 상기 투과 영역 방향으로 돌출되어 상기 컨택 전극이 형성되고,
    상기 제2 커패시터 및 상기 제4 커패시터 각각은 상기 제1 커패시터 패턴부에서 상기 투과 영역 방향으로 돌출되어 상기 컨택 전극이 형성되는 투명 표시 장치.
  7. 제1항에 있어서,
    상기 커패시터는 상기 제1 신호 라인 및 상기 제2 신호 라인과 중첩되지 않는 투명 표시 장치.
  8. 제1항에 있어서,
    상기 제2 커패시터 패턴부는 상기 제1 커패시터 패턴부 보다 폭이 작은 투명 표시 장치.
  9. 제1항에 있어서,
    상기 투과 영역은 사각 형상을 가진 투명 표시 장치.
  10. 제1항에 있어서,
    상기 제1 신호 라인은 스캔 라인이고,
    상기 제2 신호 라인은 데이터 라인, 화소 전원 라인, 레퍼런스 라인 및 공통 전원 라인 중 적어도 하나를 포함하는 투명 표시 장치.
  11. 제1항에 있어서,
    상기 제2 신호 라인은 상기 투과 영역들 사이에서 제2 방향으로 연장된 메인 화소 전원 공급 라인을 포함하고,
    상기 제1 신호 라인은 상기 투과 영역들 사이에서 제1 방향으로 연장되어 제1 방향으로 이웃하는 메인 화소 전원 공급 라인들을 연결하는 분기 화소 전원 공급 라인을 포함하는 투명 표시 장치.
  12. 제1항에 있어서,
    상기 비투과 영역은 상기 제1 신호 라인과 상기 제1 신호 라인을 따라 교대로 배치된 제2 서브 화소 및 제4 서브 화소이 구비된 제1 비투과 영역, 및 상기 제2 신호 라인과 상기 제2 신호 라인을 따라 교대로 배치된 제1 서브 화소 및 제3 서브 화소이 구비된 제2 비투과 영역을 포함하고,
    상기 제1 비투과 영역에 구비되어, 상기 제1 서브 화소, 상기 제2 서브 화소, 상기 제3 서브 화소 및 상기 제4 서브 화소 각각에 연결된 제1 내지 제4 구동 트랜지스터들을 더 포함하는 투명 표시 장치.
  13. 제12항에 있어서,
    상기 제1 서브 화소와 연결된 제1 구동 트랜지스터는 상기 제1 비투과 영역에서 상기 커패시터를 사이에 두고 상기 제1 서브 화소와 이격되고, 상기 제3 서브 화소와 연결된 제3 구동 트랜지스터는 상기 커패시터를 사이에 두고 상기 제3 서브 화소와 이격되는 투명 표시 장치.
  14. 제13항에 있어서,
    상기 제1 서브 화소와 연결된 제1 구동 트랜지스터 및 상기 제3 서브 화소와 연결된 제3 구동 트랜지스터 각각은 상기 제2 서브 화소 및 상기 제4 서브 화소 중 적어도 하나와 중첩되는 투명 표시 장치.
  15. 제12항에 있어서,
    상기 제1 내지 제4 구동 트랜지스터들 각각은 상기 커패시터를 사이에 두고 상기 제2 신호 라인과 이격되는 투명 표시 장치.
  16. 제12항에 있어서,
    상기 제1 내지 제4 구동 트랜지스터는 상기 제1 비투과 영역 및 상기 제2 비투과 영역이 중첩되는 영역들 사이에 구비되는 투명 표시 장치.
  17. 제12항에 있어서,
    상기 구동 트랜지스터는 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고,
    상기 커패시터의 제1 커패시터 패턴부 및 제2 커패시터 패턴부 각각은 제1 커패시터 전극 및 상기 제1 커패시터 전극 상에 구비된 제2 커패시터 전극을 포함하고,
    상기 게이트 전극은 상기 커패시터의 제1 커패시터 패턴부에 구비된 제1 커패시터 전극으로부터 연장되어 형성되고,
    상기 소스 전극 또는 드레인 전극은 상기 커패시터의 제1 커패시터 패턴부에 구비된 제2 커패시터 전극으로부터 연장되어 형성되는 투명 표시 장치.
  18. 투과 영역 및 상기 투과 영역들 사이에 배치된 비투과 영역이 구비된 기판;
    상기 비투과 영역에서 제1 방향으로 연장된 제1 신호 라인;
    상기 비투과 영역에서 제2 방향으로 연장된 제2 신호 라인; 및
    상기 제1 신호 라인과 상기 투과 영역 사이, 및 상기 제2 신호 라인과 상기 투과 영역 사이에 구비되어 L자 형상을 가지는 커패시터를 포함하는 투명 표시 장치.
  19. 제18항에 있어서,
    상기 투과 영역은 사각 형상을 가지고,
    하나의 투과 영역은 외곽을 따라 4개의 커패시터가 배치되는 투명 표시 장치.
  20. 제18항에 있어서,
    상기 투과 영역은 4개의 모서리를 포함하고,
    상기 커패시터는,
    상기 투과 영역의 제1 모서리에 대응되도록 배치되어, 상기 투과 영역의 외곽을 따라 L자 형상으로 형성된 제1 커패시터;
    상기 투과 영역의 상기 제1 모서리와 상기 제2 방향으로 마주보는 제2 모서리에 대응되도록 배치되어, 상기 제1 커패시터와 대칭되도록 형성된 제2 커패시터;
    상기 투과 영역의 상기 제2 모서리와 상기 제1 방향으로 마주보는 제3 모서리에 대응되도록 배치되어, 상기 제2 커패시터와 대칭되도록 형성된 제3 커패시터; 및
    상기 투과 영역의 상기 제1 모서리와 상기 제1 방향으로 마주보는 제4 모서리에 대응되도록 배치되어, 상기 제1 커패시터와 대칭되도록 형성된 제4 커패시터를 포함하는 투명 표시 장치.
  21. 제20항에 있어서,
    상기 제2 신호 라인에 중첩되도록 구비되고, 상기 제1 커패시터와 연결된 제1 서브 화소;
    상기 제1 신호 라인에 중첩되도록 구비되고, 상기 제2 커패시터와 연결된 제2 서브 화소;
    상기 제2 신호 라인에 중첩되도록 구비되어 상기 제2 신호 라인을 따라 상기 제1 서브 화소와 교대로 배치되고, 상기 제3 커패시터와 연결된 제3 서브 화소; 및
    상기 제1 신호 라인에 중첩되도록 구비되어 상기 제1 신호 라인을 따라 상기 제2 서브 화소와 교대로 배치되고, 상기 제4 커패시터와 연결된 제4 서브 화소를 포함하는 투명 표시 장치.
  22. 제21항에 있어서,
    상기 제1 내지 제4 서브 화소들 각각은 제1 전극, 발광층 및 제2 전극을 포함하고,
    상기 제1 내지 제4 커패시터들 각각은 서브 화소의 제1 전극과 접속되는 커패시터 연결 전극을 포함하는 투명 표시 장치.
  23. 제22항에 있어서,
    액티브층, 게이트 전극, 소스 전극 및 드레인 전극으로 이루어진 구동 트랜지스터를 더 포함하고,
    상기 제1 내지 제4 커패시터들 각각은 제1 커패시터 전극 및 상기 제1 커패시터 전극 상에 구비된 제2 커패시터 전극을 포함하고,
    상기 소스 전극 또는 드레인 전극은 상기 커패시터의 제2 커패시터 전극을 통해 상기 서브 화소의 제1 전극과 전기적으로 연결되는 투명 표시 장치.
  24. 제20항에 있어서,
    상기 제1 내지 제4 커패시터들 각각은 상기 제1 신호 라인과 상기 투과 영역 사이에 구비된 제1 커패시터 패턴부, 및 상기 제2 신호 라인과 상기 투과 영역 사이에 구비된 제2 커패시터 패턴부를 포함하고,
    상기 제2 커패시터 패턴부는 상기 제1 커패시터 패턴부 보다 폭이 작은 투명 표시 장치.
KR1020200173100A 2020-12-11 2020-12-11 투명 표시 장치 Pending KR20220083153A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200173100A KR20220083153A (ko) 2020-12-11 2020-12-11 투명 표시 장치
CN202111461467.2A CN114628453A (zh) 2020-12-11 2021-12-02 透明显示装置
US17/547,826 US12171121B2 (en) 2020-12-11 2021-12-10 Transparent display device capable of minimizing size of non-transmissive area
US18/954,215 US20250081783A1 (en) 2020-12-11 2024-11-20 Transparent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200173100A KR20220083153A (ko) 2020-12-11 2020-12-11 투명 표시 장치

Publications (1)

Publication Number Publication Date
KR20220083153A true KR20220083153A (ko) 2022-06-20

Family

ID=81897940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173100A Pending KR20220083153A (ko) 2020-12-11 2020-12-11 투명 표시 장치

Country Status (3)

Country Link
US (2) US12171121B2 (ko)
KR (1) KR20220083153A (ko)
CN (1) CN114628453A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105800A1 (en) * 2011-11-01 2013-05-02 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Thin film transistor array substrate and manufacture method thereof
KR20150096022A (ko) * 2014-02-13 2015-08-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102215092B1 (ko) 2014-06-05 2021-02-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102337806B1 (ko) 2015-01-06 2021-12-09 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US12171121B2 (en) 2024-12-17
US20220190095A1 (en) 2022-06-16
CN114628453A (zh) 2022-06-14
US20250081783A1 (en) 2025-03-06

Similar Documents

Publication Publication Date Title
JP7301119B2 (ja) 透明表示装置
JP7005714B2 (ja) 表示装置
JP7208343B2 (ja) 透明表示装置
KR20210083805A (ko) 투명 표시 장치
KR20210157640A (ko) 투명 표시 장치
JP7479438B2 (ja) 透明表示装置
CN114664895A (zh) 透明显示装置
CN114695462A (zh) 显示装置
CN114678401A (zh) 显示装置
KR20220012680A (ko) 투명 표시 장치
US20250063891A1 (en) Transparent display device
KR20220091348A (ko) 투명 표시 장치
CN114639701A (zh) 透明显示装置
KR20220092096A (ko) 표시 장치
KR20220083153A (ko) 투명 표시 장치
KR20230018844A (ko) 투명 표시 장치
KR102830939B1 (ko) 표시 장치
KR102838285B1 (ko) 표시 장치
KR20220071595A (ko) 투명 표시 장치
KR20220070829A (ko) 투명 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20201211

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20231115

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20201211

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241216

Patent event code: PE09021S01D