KR20220063927A - Substrate processing method - Google Patents
Substrate processing method Download PDFInfo
- Publication number
- KR20220063927A KR20220063927A KR1020200149888A KR20200149888A KR20220063927A KR 20220063927 A KR20220063927 A KR 20220063927A KR 1020200149888 A KR1020200149888 A KR 1020200149888A KR 20200149888 A KR20200149888 A KR 20200149888A KR 20220063927 A KR20220063927 A KR 20220063927A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- layer
- etching
- substrate
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 238000003672 processing method Methods 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 116
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 111
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 111
- 239000010703 silicon Substances 0.000 claims abstract description 111
- 239000006227 byproduct Substances 0.000 claims abstract description 44
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000007789 gas Substances 0.000 claims abstract description 42
- 239000007787 solid Substances 0.000 claims abstract description 37
- 230000001681 protective effect Effects 0.000 claims abstract description 36
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000001020 plasma etching Methods 0.000 claims abstract description 32
- 239000001257 hydrogen Substances 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 18
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 59
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 59
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000047 product Substances 0.000 claims description 7
- 238000005086 pumping Methods 0.000 claims description 6
- 238000010926 purge Methods 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 239000003517 fume Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
실리콘 화합물층의 표면에 보호성 고체 부산물을 생성하지 않으면서 높은 식각 선택비로 실리콘층을 식각할 수 있는 기판 처리 방법에 대하여 개시한다.
본 발명에 따른 기판 처리 방법은 실리콘층과 실리콘 화합물층이 포함된 기판에서 실리콘층을 선택적으로 식각하는 기판 처리 방법으로서, 상기 방법은 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계를 포함하되, 상기 플라즈마 식각 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행되는 것을 특징으로 한다.Disclosed is a substrate processing method capable of etching a silicon layer with a high etch selectivity without generating a protective solid by-product on the surface of the silicon compound layer.
The substrate processing method according to the present invention is a substrate processing method for selectively etching a silicon layer on a substrate including a silicon layer and a silicon compound layer, wherein the method is a method for processing the silicon layer by plasmaizing an etching gas containing nitrogen trifluoride and hydrogen. and a plasma etching step of selectively etching
Description
본 발명은 기판 처리 방법에 관한 것이다. 보다 구체적으로는, 본 발명은 삼불화질소(NF3)와 수소(H2)로 이루어진 식각 가스를 이용한 플라즈마 식각 공정을 통해 실리콘과 실리콘 산화막의 선택적 식각 방법에 관한 것이다.The present invention relates to a method for processing a substrate. More specifically, the present invention relates to a method of selectively etching silicon and a silicon oxide layer through a plasma etching process using an etching gas composed of nitrogen trifluoride (NF 3 ) and hydrogen (H 2 ).
반도체 소자를 제조하는 공정은 실리콘, 실리콘산화물, 실리콘질화물 등 다양한 물질들이 형성되어 있는 상태에서 예를 들어 실리콘만을 선택적으로 식각하기 위한 선택적 식각 공정들을 포함한다.A process of manufacturing a semiconductor device includes, for example, selective etching processes for selectively etching only silicon in a state in which various materials such as silicon, silicon oxide, and silicon nitride are formed.
예를 들어 기판 상에 실리콘층과 실리콘산화물층(또는 실리콘질화물층)이 공존하는 경우, 실리콘층을 선택적으로 식각하는 방법으로는 실리콘산화물층에 마스크를 형성한 상태에서 실리콘층만을 식각하는 방법이 널리 알려져 있다. 그러나, 이 방법의 경우 별도의 마스크 공정이 요구된다.For example, when a silicon layer and a silicon oxide layer (or silicon nitride layer) coexist on a substrate, the method of selectively etching the silicon layer is a method of etching only the silicon layer with a mask formed on the silicon oxide layer. It is widely known. However, in the case of this method, a separate mask process is required.
이를 개선하기 위해, 실리콘산화물층 표면에 보호성 고체 부산물을 생성시켜 지속적으로 실리콘산화물층이 식각되는 것을 억제하면서 실리콘층만을 선택적으로 식각하는 방법이 개발되었다. To improve this, a method of selectively etching only the silicon layer while suppressing the continuous etching of the silicon oxide layer by generating a protective solid by-product on the surface of the silicon oxide layer has been developed.
실리콘산화물층 표면에 형성되는 보호성 고체 부산물은 일종의 염(salt) 이며, 상온~80℃의 온도에서 생성되는 것으로 알려져 있다. 따라서, 실리콘 산화막에 보호성 고체 부산물을 생성을 지속하기 위해 기판 온도 상온~80℃에서 실리콘 식각 공정이 진행될 필요가 있다. 실리콘층의 식각 후에는 실리콘산화물층 상의 보호성 고체 부산물을 승화시키기 위해 약 90℃ 이상의 기판 온도에서 후열처리를 수행할 필요가 있다. The protective solid by-product formed on the surface of the silicon oxide layer is a kind of salt, and is known to be generated at a temperature of room temperature to 80°C. Therefore, it is necessary to perform a silicon etching process at a substrate temperature of room temperature to 80° C. in order to continue to generate a protective solid by-product in the silicon oxide film. After the silicon layer is etched, it is necessary to perform post-heat treatment at a substrate temperature of about 90° C. or higher in order to sublimate the protective solid by-product on the silicon oxide layer.
이 방법을 이용하여 실리콘과 실리콘 산화막이 공존하는 경우의 실리콘층의 선택적 식각을 하게 되면, 저온의 실리콘산화물층 표면에 보호성 부산물이 생성되는 것에 의해 흄(Fume) 측면에서 불리하다. 또한 기판 온도 90℃ 이상으로 후열처리를 진행하게 되면 보호성 부산물은 제거되지만 이와 함께 실리콘산화물층의 손실이 발생할 수 있다.If the silicon layer is selectively etched in the case where silicon and the silicon oxide film coexist using this method, a protective by-product is generated on the surface of the silicon oxide layer at a low temperature, which is disadvantageous in terms of fume. In addition, if the post-heat treatment is performed at a substrate temperature of 90° C. or higher, the protective by-product is removed, but a loss of the silicon oxide layer may also occur.
본 발명이 해결하고자 하는 과제는 실리콘산화물층이나 실리콘질화물층과 같은 실리콘 화합물층의 표면에 보호성 부산물을 생성 및 유지하지 않고도 실리콘층을 선택적으로 식각할 수 있는 방법을 제공하는 것이다.An object of the present invention is to provide a method for selectively etching a silicon layer without generating and maintaining a protective by-product on the surface of a silicon compound layer such as a silicon oxide layer or a silicon nitride layer.
상기 과제를 해결하기 위한, 본 발명의 일실시예에 따른 기판 처리 방법은 실리콘층과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층이 포함된 기판에서 실리콘층을 선택적으로 식각하는 기판 처리 방법으로서, 상기 방법은 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계를 포함하되, 상기 플라즈마 식각 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행되는 것을 특징으로 한다. In order to solve the above problems, the substrate processing method according to an embodiment of the present invention selectively etches a silicon layer in a substrate including a silicon layer, and a silicon compound layer including at least one of a silicon oxide layer and a silicon nitride layer. As a substrate processing method, the method includes a plasma etching step of selectively etching the silicon layer by converting an etching gas containing nitrogen trifluoride and hydrogen into a plasma, wherein the plasma etching step is a protective property of the silicon compound layer surface It is characterized in that it is carried out at a temperature higher than the solid by-product formation temperature.
본 발명의 발명자들은 많은 연구를 수행한 결과, 실리콘산화물층이나 실리콘질화물층과 같은 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 삼불화질소와 수소로 이루어진 식각 가스를 이용하여 플라즈마 식각을 수행한 경우, 실리콘 화합물층의 표면에 보호성 부산물을 생성시키지 않으면서 또한 높은 식각 선택비로 실리콘층을 선택적으로 식각할 수 있음을 알아내었다. As a result of carrying out many studies, the inventors of the present invention performed plasma etching using an etching gas composed of nitrogen trifluoride and hydrogen at a temperature higher than the temperature of generating protective solid by-products on the surface of a silicon compound layer such as a silicon oxide layer or a silicon nitride layer. When carried out, it was found that the silicon layer can be selectively etched with a high etch selectivity without generating a protective by-product on the surface of the silicon compound layer.
상기 플라즈마 식각 단계는 기판 온도 90~150℃에서 수행되는 것이 바람직하다. 상기 기판 온도 범위에서 실리콘 화합물층의 식각을 억제할 수 있다. The plasma etching step is preferably performed at a substrate temperature of 90 ~ 150 ℃. The etching of the silicon compound layer may be suppressed in the substrate temperature range.
상기 플라즈마 식각 단계는 기판 온도 100~120℃에서 수행되는 것이 보다 바람직하다. 상기 기판 온도 범위에서 높은 선택비와 더불어 높은 식각 깊이로 실리콘층을 식각할 수 있다.The plasma etching step is more preferably performed at a substrate temperature of 100 ~ 120 ℃. The silicon layer may be etched with a high etch depth with a high selectivity in the substrate temperature range.
상기 플라즈마 식각 단계는 수소 가스가 식각 가스 전체 부피의 74~90% 조건으로 수행되는 것이 바람직하다. 상기 범위에서 높은 선택비로 실리콘층을 식각할 수 있다. The plasma etching step is preferably performed under the condition that hydrogen gas is 74 to 90% of the total volume of the etching gas. In the above range, the silicon layer may be etched with a high selectivity.
상기 과제를 해결하기 위한, 본 발명의 일실시예에 따른 기판 처리 방법은 실리콘층과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층이 포함된 기판에서 실리콘층을 선택적으로 식각하는 기판 처리 방법으로서, (a) 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계; (b) 퍼지 및 펌핑을 수행하여 상기 (a) 단계의 식각 생성물을 반응 챔버 외부로 배출하는 단계를 포함하고, 상기 (a) 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행되며, 상기 (a) 단계 및 (b) 단계를 포함하는 단위 사이클을 2회 이상 수행하는 것을 특징으로 한다. In order to solve the above problems, the substrate processing method according to an embodiment of the present invention selectively etches a silicon layer in a substrate including a silicon layer, and a silicon compound layer including at least one of a silicon oxide layer and a silicon nitride layer. A substrate processing method comprising: (a) plasma etching an etching gas containing nitrogen trifluoride and hydrogen to selectively etch the silicon layer; (b) performing purging and pumping to discharge the etching product of step (a) to the outside of the reaction chamber, wherein step (a) is performed at a temperature higher than the protective solid byproduct formation temperature on the surface of the silicon compound layer It is characterized in that the unit cycle including the steps (a) and (b) is performed twice or more.
본 실시예와 같은 사이클릭 방식의 경우, 플라즈마 식각 단계에서 식각 가스와 실리콘이 반응하여 생성된 반응 생성물의 배출이 용이하여 실리콘의 지속적인 식각이 가능하다.In the case of the cyclic method as in this embodiment, it is easy to discharge the reaction product generated by the reaction of the etching gas and silicon in the plasma etching step, so that silicon can be continuously etched.
본 발명에 따른 기판 처리 방법은 실리콘산화물층이나 실리콘질화물층과 같은 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 플라즈마 식각을 수행함으로써 실리콘 화합물층의 표면에 보호성 부산물을 생성 및 유지하지 않고도 실리콘층을 선택적으로 식각할 수 있다. The substrate processing method according to the present invention performs plasma etching at a temperature higher than the protective solid by-product formation temperature of the surface of the silicon compound layer, such as a silicon oxide layer or a silicon nitride layer, without generating and maintaining a protective by-product on the surface of the silicon compound layer. The silicon layer may be selectively etched.
또한, 본 발명에 따른 기판 처리 방법에서는 보호성 고체 부산물 자체가 생성되지 않거나 보호성 고체 부산물이 생성 직후 제거되기 때문에, 실리콘 화합물층 표면의 보호성 고체 부산물을 생성하면서 플라즈마 식각을 수행하는 방법에 비해 흄(Fume) 측면에서 유리하며, 보호성 고체 부산물을 제거하기 위한 후열처리를 생략할 수 있다.In addition, in the substrate processing method according to the present invention, since the protective solid by-product itself is not generated or the protective solid by-product is removed immediately after generation, compared to the method of performing plasma etching while generating the protective solid by-product on the surface of the silicon compound layer, fume It is advantageous in terms of (Fume), and post-heat treatment to remove protective solid by-products can be omitted.
도 1a은 본 발명의 일실시예에 따른 실리콘층의 선택적 식각 방법을 개략적으로 나타낸 것이다.
도 1b는 도 1a의 실리콘층의 선택적 식각을 개략적으로 나타내는 것이다.
도 2a는 본 발명의 다른 실시예에 따른 실리콘층의 선택적 식각 방법을 개략적으로 나타낸 것이다.
도 2b는 도 2a의 실리콘층의 선택적 식각 및 식각 생성물의 배출을 개략적으로 나타내는 것이다.
도 3은 기판 온도에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
도 4는 식각 가스의 수소 비율에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
도 5는 식각 가스의 수소 비율에 따른 실리콘질화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.
1A schematically shows a method for selectively etching a silicon layer according to an embodiment of the present invention.
FIG. 1B schematically illustrates the selective etching of the silicon layer of FIG. 1A.
2A schematically shows a method for selectively etching a silicon layer according to another embodiment of the present invention.
FIG. 2B schematically shows the selective etching of the silicon layer of FIG. 2A and the discharge of etching products.
3 is a graph showing the etching selectivity of the silicon layer to the silicon oxide layer according to the substrate temperature.
4 is a graph showing the etching selectivity of the silicon layer to the silicon oxide layer according to the hydrogen ratio of the etching gas.
5 is a graph showing the etching selectivity of the silicon layer to the silicon nitride layer according to the hydrogen ratio of the etching gas.
이하, 첨부한 도면을 참조하여 본 발명에 따른 플라즈마를 이용한 선택적 식각 방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, preferred embodiments of the selective etching method using plasma according to the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily carry out the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be embodied in various different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the art to which the present invention pertains It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout. The sizes and relative sizes of layers and regions in the drawings may be exaggerated for clarity of description.
요소 또는 층이 다른 소자 또는 "위" 또는 "상"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다. 또한, 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.Reference to an element or layer to be “on” or “on” another element or “over” includes not only directly on the other element or layer, but also intervening other layers or other elements. On the other hand, reference to an element "directly on" or "immediately on" indicates that there are no intervening elements or layers intervening. In addition, when it is described that a component is "connected", "coupled" or "connected" to another component, the components may be directly connected or connected to each other, but other components are "connected" between each component. It should be understood that each component may be “interposed” or “connected”, “coupled” or “connected” through another component.
공간적으로 상대적인 용어인 "아래", "하부", "위", "상부" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용 시, 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.Spatially relative terms "below", "lower", "above", "upper", etc. facilitate a correlation between one element or components and another element or components as shown in the drawings. can be used to describe Spatially relative terms should be understood as terms including different directions of the device during use or operation in addition to the directions shown in the drawings. For example, when an element shown in the figures is turned over, an element described as "below" another element may be placed "above" the other element. Accordingly, the exemplary term “below” may include both directions below and above.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다" 및/또는 "포함하는"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing the embodiments, and thus is not intended to limit the present invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, "comprises" and/or "comprising" does not exclude the presence or addition of one or more other components, steps, acts and/or elements in a recited element, step, operation and/or element. .
도 1a은 본 발명의 일실시예에 따른 실리콘층의 선택적 식각 방법을 개략적으로 나타낸 것이다. 도 1b는 도 1a의 실리콘층의 선택적 식각을 개략적으로 나타내는 것으로, 도 1a에 따른 실리콘층의 선택적 식각 방법을 설명함에 있어 도 1b를 참조하기로 한다.1A schematically shows a method for selectively etching a silicon layer according to an embodiment of the present invention. FIG. 1B schematically shows the selective etching of the silicon layer of FIG. 1A , and in describing the method of selectively etching the silicon layer according to FIG. 1A , reference will be made to FIG. 1B .
도 1a를 참조하면, 도시된 실리콘층의 선택적 식각 방법은 기판 마련 단계(S110) 및 플라즈마 식각 단계(S120)를 포함한다. Referring to FIG. 1A , the illustrated method of selectively etching a silicon layer includes a substrate preparation step S110 and a plasma etching step S120 .
기판 마련 단계(S110)에서는 실리콘층(110)과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층(120)이 포함된 기판을 마련한다. In the substrate preparation step ( S110 ), a substrate including a
예를 들어, 실리콘 기판 상에 실리콘산화물(및/또는 실리콘질화물) 패턴이 형성되어 있으며, 실리콘 기판의 일부가 노출된 상태의 기판을 마련할 수 있다.For example, a substrate in which a silicon oxide (and/or silicon nitride) pattern is formed on a silicon substrate and a part of the silicon substrate is exposed may be provided.
다른 예로, 실리콘과 다른 재질의 기판 상에 실리콘층이 형성되어 있으며, 실리콘층 상에 실리콘산화물(및/또는 실리콘질화물) 패턴이 형성되어 있으며, 실리콘층의 일부가 노출된 상태의 기판을 마련할 수 있다.As another example, a silicon layer is formed on a substrate of a material different from silicon, a silicon oxide (and/or silicon nitride) pattern is formed on the silicon layer, and a substrate in which a part of the silicon layer is exposed. can
기판의 실리콘층(120)이나 실리콘 화합물층(120)은 실리콘층의 선택적 식각이 수행되는 챔버와는 별도의 챔버에서 형성될 수 있다. 다른 예로, 실리콘 화합물층(120)은 실리콘층의 선택적 식각이 수행되는 챔버에서 형성될 수도 있다. The
도 1b에서는 실리콘층(110) 상에 특정 패턴의 실리콘산화물층(120)이 형성되어 있고, 실리콘산화물 패턴 사이에 실리콘층(110)이 노출되어 있다. In FIG. 1B , a
다음으로, 플라즈마 식각 단계(S120)에서는 삼불화질소 및 수소를 포함하는 식각 가스(NF3+H2)를 반응 챔버 내에 공급하여 실리콘층을 선택적으로 식각한다. 이때, 식각 가스는 원격에서 또는 반응 챔버 내에서 플라즈마화되어 실리콘층의 실리콘과 반응하여 식각을 일으킨다. Next, in the plasma etching step ( S120 ), an etching gas (NF 3 +H 2 ) containing nitrogen trifluoride and hydrogen is supplied into the reaction chamber to selectively etch the silicon layer. At this time, the etching gas is plasmaized remotely or in the reaction chamber to react with the silicon of the silicon layer to cause etching.
플라즈마화된 또는 이온화된 식각 가스와 실리콘 간의 반응은 다음과 같다. The reaction between the plasmaized or ionized etching gas and silicon is as follows.
5NF3 + 9H2 + 3Si → 3SiF4 + 3HF +5NH3 5NF 3 + 9H 2 + 3Si → 3SiF 4 + 3HF +5NH 3
본 발명에서 플라즈마 식각 단계(S120)는 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행된다. 종래기술에서 언급한 바와 같이 실리콘산화물층과 같은 실리콘 화합물층 표면에 형성되는 보호성 고체 부산물은 일종의 염(salt)이며, 상온~80℃의 온도에서 생성되는 것으로 알려져 있다. 따라서, 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도는 예를 들어 기판 온도 80℃ 초과이다. In the present invention, the plasma etching step (S120) is performed at a temperature higher than the protective solid by-product generation temperature on the surface of the silicon compound layer. As mentioned in the prior art, a protective solid by-product formed on the surface of a silicon compound layer such as a silicon oxide layer is a kind of salt, and is known to be generated at a temperature of room temperature to 80°C. Therefore, a temperature higher than the protective solid by-product formation temperature of the surface of the silicon compound layer is, for example, a substrate temperature of 80° C. or higher.
이하의 도 3에서 볼 수 있는 바와 같이 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 플라즈마 식각을 수행하면, 실리콘 화합물층 표면에 어떠한 보호성 고체 부산물이 생성되지 않거나 생성 직후 제거되기 때문에 높은 식각 선택비로 실리콘층을 선택적으로 식각할 수 있다. 본 발명에서 "보호성 고체 부산물이 생성되지 않는다"는 보호성 고체 부산물 자체가 생성되지 않는 경우 및 보호성 고체 부산물이 생성 직후 제거된 경우도 포함하는 개념이다.As can be seen in FIG. 3 below, when plasma etching is performed at a temperature higher than the protective solid by-product formation temperature on the surface of the silicon compound layer, any protective solid by-product is not generated on the surface of the silicon compound layer or is removed immediately after formation. It is possible to selectively etch the silicon layer at a selectivity. In the present invention, "a protective solid by-product is not produced" is a concept that includes a case in which the protective solid by-product itself is not produced and a case in which the protective solid by-product is removed immediately after formation.
또한, 본 발명에 따른 기판 처리 방법에서는 흄(Fume) 측면에서 유리하다. 흄은 식각 부산물이 열에 의해 완전히 휘발되지 않고 기판에 잔류하는 불소(F) 및 불소 화합물을 의미한다. 흄의 예로는 미립자 형태의 NH4F나 NH2F2 등이 있으며, 보호성 고체 부산물로부터 유래할 수 있다. 이러한 흄의 경우 막의 표면이나 장비의 표면 오염을 야기할 수 있으며, 미세 패턴 신뢰성에도 영향을 미친다. 본 발명에서는 또한, 본 발명에 따른 기판 처리 방법에서는 보호성 고체 부산물 자체가 생성되지 않거나 생성 직후 제거되기 때문에, 흄 발생 확률을 낮출 수 있다. In addition, the substrate processing method according to the present invention is advantageous in terms of fume. Fume refers to fluorine (F) and fluorine compounds remaining on the substrate without etching byproducts being completely volatilized by heat. Examples of fumes include NH 4 F or NH 2 F 2 in particulate form, and may originate from a protective solid by-product. In the case of such fumes, it may cause contamination of the surface of the membrane or the surface of equipment, and also affect the reliability of the fine pattern. In the present invention, also, in the substrate processing method according to the present invention, since the protective solid by-product itself is not generated or is removed immediately after generation, it is possible to lower the probability of fumes.
한편, 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각은 기판 온도 90~150℃에서 수행되는 것이 바람직하다. 기판 온도 90℃ 이상에서는 보다 안정적으로 실리콘산화물층과 같은 실리콘 화합물층의 표면에 보호성 고체 부산물을 생성시키지 않을 수 있다. 다만, 기판 온도가 150℃를 초과하면 실리콘층의 식각량이 너무 작아져 식각 선택비가 무의미해질 수 있다. On the other hand, plasma etching using nitrogen trifluoride and hydrogen plasma is preferably performed at a substrate temperature of 90 ~ 150 ℃. At a substrate temperature of 90° C. or higher, a protective solid by-product may not be generated on the surface of a silicon compound layer such as a silicon oxide layer more stably. However, when the substrate temperature exceeds 150° C., the etching amount of the silicon layer becomes too small, and the etching selectivity may become meaningless.
보다 바람직하게는 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각은 기판 온도 100~120℃에서 수행되는 것이 보다 바람직하다. 상기 온도 범위에서 극히 낮은 실리콘 화합물층의 식각 깊이를 통한 실리콘 화합물층에 대한 실리콘층의 500 이상의 높은 식각 선택비로 실리콘층을 식각할 수 있으며, 또한 적정한 실리콘층 식각 깊이를 얻을 수 있다. More preferably, plasma etching using nitrogen trifluoride and hydrogen plasma is more preferably performed at a substrate temperature of 100 to 120°C. In the above temperature range, the silicon layer can be etched with a high etching selectivity of 500 or more of the silicon layer to the silicon compound layer through the extremely low etching depth of the silicon compound layer, and an appropriate silicon layer etching depth can be obtained.
또한, 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각은 수소 가스가 식각 가스 전체 부피의 74~90% 조건으로 수행되는 것이 바람직하다. 수소 가스의 비율이 부피%로 74% 미만일 경우에는 실리콘 화합물층의 식각이 발생하여 식각 선택비가 높지 않을 수 있으며, 수소 가스의 비율일 부피%로 90%를 초과하는 경우 실리콘층의 식각량이 지나치게 부족할 수 있다.In addition, the plasma etching using nitrogen trifluoride and hydrogen plasma is preferably performed under the condition that hydrogen gas is 74 to 90% of the total volume of the etching gas. If the ratio of hydrogen gas is less than 74% by volume, etching of the silicon compound layer may occur and the etching selectivity may not be high. If the ratio of hydrogen gas exceeds 90% by volume, the etching amount of the silicon layer may be too insufficient. there is.
한편, 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각에서 식각 가스 공급 이전에 그리고 필요에 따라서는 상기 식각 가스의 공급과 함께, 아르곤 가스(Ar)와 같은 불활성 가스가 반응 챔버 내에 공급되는 것이 바람직하다. 불활성 가스는 플라즈마 점화 가스의 역할을 할 수 있으며, 가스량 조절에 따라 실리콘층 식각률을 조절할 수 있다. On the other hand, in plasma etching using nitrogen trifluoride and hydrogen plasma, it is preferable that an inert gas such as argon gas (Ar) is supplied into the reaction chamber before and if necessary, together with the supply of the etching gas. The inert gas may serve as a plasma ignition gas, and the etching rate of the silicon layer may be adjusted according to the amount of gas.
도 2a는 본 발명의 다른 실시예에 따른 실리콘층의 선택적 식각 방법을 개략적으로 나타낸 것이다. 도 2b는 도 2a의 실리콘층의 선택적 식각 및 식각 생성물의 배출을 개략적으로 나타내는 것으로, 도 2a의 실리콘층의 선택적 식각 방법을 설명함에 있어 도 2b를 참조하기로 한다.2A schematically shows a method for selectively etching a silicon layer according to another embodiment of the present invention. FIG. 2B schematically shows the selective etching of the silicon layer of FIG. 2A and discharge of the etching product, and FIG. 2B will be referred to in describing the selective etching method of the silicon layer of FIG. 2A .
도 2a를 참조하면, 도시된 기판 처리 방법은 기판 마련 단계(S210), 플라즈마 식각 단계(S220), 퍼지 단계(S230) 및 펌핑 단계(S240)를 포함한다. 또한, 도 2a를 참조하면, 플라즈마 식각 단계(S220), 퍼지 단계(S230) 및 펌핑 단계(S240)를 단위 사이클로 할 때, 이 단위 사이클을 반복한다. Referring to FIG. 2A , the illustrated substrate processing method includes a substrate preparation step S210 , a plasma etching step S220 , a purge step S230 , and a pumping step S240 . Also, referring to FIG. 2A , when the plasma etching step ( S220 ), the purge step ( S230 ), and the pumping step ( S240 ) are unit cycles, this unit cycle is repeated.
기판 마련 단계(S210)에서는 실리콘층(110)과, 실리콘산화물층 및 실리콘질화물층 중 1종 이상을 포함하는 실리콘 화합물층(120)이 포함된 기판을 마련한다. In the substrate preparation step ( S210 ), a substrate including a
플라즈마 식각 단계(S120)에서는 삼불화질소 및 수소를 포함하는 식각 가스를 원격에서 또는 반응 챔버 내에서 플라즈마화하여 실리콘층을 선택적으로 식각한다. 이때, 플라즈마 식각은 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행된다. In the plasma etching step ( S120 ), the silicon layer is selectively etched by turning an etching gas containing nitrogen trifluoride and hydrogen into plasma remotely or in a reaction chamber. In this case, the plasma etching is performed at a temperature higher than the temperature at which the protective solid by-product is generated on the surface of the silicon compound layer.
(c) 퍼지 단계(S230)에서는 플라즈마를 OFF한 상태에서 아르곤 가스(Ar), 질소 가스(N2) 등과 같은 불활성 가스만을 반응 챔버 내에 공급하여 식각에 의해 생성된 트렌치 내부에 적체된 SiF4와 같은 식각 생성물을 트렌치 외부로 유동시킨다. (c) In the purge step (S230), in a state in which the plasma is turned off, only an inert gas such as argon gas (Ar), nitrogen gas (N 2 ), etc. is supplied into the reaction chamber to accumulate SiF 4 and The same etch product flows out of the trench.
이후, 펌핑 단계에서는 가스 공급없이 펌핑을 수행하여 반응 챔버 내의 모든 부산물 및 가스를 펌핑한다. Thereafter, in the pumping step, pumping is performed without gas supply to pump all by-products and gases in the reaction chamber.
플라즈마에 의한 실리콘층의 선택적 식각에 의해 종횡비가 큰 트렌치가 형성될 수 있다. 이 경우, 단위 사이클을 반복하는 사이클릭 방법에 의하면, 트렌치 내에 적체된 식각 생성물(도 1b의 130)의 배출이 보다 원할하게 이루어질 수 있으므로, 실리콘층의 지속적인 식각이 가능하다. A trench having a large aspect ratio may be formed by selective etching of the silicon layer by plasma. In this case, according to the cyclic method in which the unit cycle is repeated, the etching product ( 130 in FIG. 1B ) accumulated in the trench can be more smoothly discharged, so that the silicon layer can be continuously etched.
전술한 바와 같이 본 발명에 따른 기판 처리 방법은 보호성 고체 부산물 생성 온도보다 높은 온도에서 삼불화질소 및 수소 플라즈마를 이용한 플라즈마 식각을 수행함으로써 실리콘산화물층이나 실리콘질화물층의 표면에 보호성 고체 부산물을 생성 및 유지하지 않고도 실리콘층을 선택적으로 식각할 수 있다. 이에 따라, 본 발명은 실리콘 화합물층 표면의 보호성 고체 부산물을 생성하면서 플라즈마 식각을 수행하는 방법에 비해 퓸(Fume) 측면에서 유리할 뿐만 아니라 보호성 고체 부산물을 제거하기 위한 후열처리를 생략할 수 있다.As described above, the substrate processing method according to the present invention performs plasma etching using nitrogen trifluoride and hydrogen plasma at a temperature higher than the protective solid by-product generation temperature, thereby forming a protective solid by-product on the surface of the silicon oxide layer or silicon nitride layer. It is possible to selectively etch the silicon layer without creating and maintaining it. Accordingly, the present invention is advantageous in terms of fume compared to a method of performing plasma etching while generating a protective solid by-product on the surface of the silicon compound layer, and post-heat treatment for removing the protective solid by-product can be omitted.
이하 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시한다. 그러나 하기의 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것일 뿐, 하기 실시예에 의해 본 발명의 내용이 한정되는 것은 아니다.Hereinafter, preferred examples are presented to help the understanding of the present invention. However, the following examples are only provided for easier understanding of the present invention, and the contents of the present invention are not limited by the following examples.
도 3은 기판 온도에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다. 3 is a graph showing the etching selectivity of the silicon layer to the silicon oxide layer according to the substrate temperature.
도 3에서 실리콘층은 폴리실리콘층으로 형성되었으며 POLY로 나타내었다. 그리고, 도 3에서 실리콘산화물층은 열산화로 형성되었으며 TOX로 표시하였다. In FIG. 3 , the silicon layer was formed of a polysilicon layer and denoted as POLY. And, in FIG. 3, the silicon oxide layer was formed by thermal oxidation and was denoted by TOX.
도 3에서는 반응 챔버 내부로 공급되는 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율(H2/(NF3+H2))을 부피%로 74%로 고정한 상태에서 기판 온도를 80℃에서 150℃까지 변화시키면서 실리콘층의 식각 깊이(Å) 및 실리콘산화물층의 식각 깊이(Å)를 측정하고, 이를 토대로 실리콘산화물층에 대한 실리콘층의 식각 선택비(POLY/TOX SEL)를 계산하여 나타내었다. 예를 들어, 기판 온도 100℃에서 폴리실리콘층의 식각 깊이는 약 370Å로 측정되었고, 실리콘산화물층의 식각 깊이는 0.4Å로 측정되었다. 이에 따라, 실리콘산화물층에 대한 실리콘층의 식각 선택비는 370Å/0.4Å = 925로 계산될 수 있다. In FIG. 3 , the ratio of hydrogen gas (H 2 ) in the etching gas (NF 3 +H 2 ) supplied to the inside of the reaction chamber (H 2 /(NF 3 +H 2 )) is fixed to 74% by volume % of the substrate The etching depth (Å) of the silicon layer and the etching depth (Å) of the silicon oxide layer were measured while the temperature was changed from 80° C. to 150° C., and based on this, the etching selectivity of the silicon layer to the silicon oxide layer (POLY/TOX SEL) was measured. ) was calculated and shown. For example, at a substrate temperature of 100° C., the etch depth of the polysilicon layer was measured to be about 370 Å, and the etch depth of the silicon oxide layer was measured to be 0.4 Å. Accordingly, the etch selectivity of the silicon layer to the silicon oxide layer can be calculated as 370 Å/0.4 Å = 925.
한편, 기판 온도 80℃에서는 실리콘산화물층 표면에 고체 부산물이 존재하였으며, 고체 부산물을 제거한 후에 실리콘산화물층의 식각 깊이를 측정하였다. 실리콘화합물층 표면에 고체 부산물이 존재한다는 것은 이러한 고체 부산물이 제거되어야 하는 것을 고려하면 실리콘화합물에 대하여도 식각이 있는 것이라 볼 수 있으므로, 선택적 식각 측면에서는 바람직하지 못하다. Meanwhile, at a substrate temperature of 80° C., a solid by-product was present on the surface of the silicon oxide layer, and the etch depth of the silicon oxide layer was measured after the solid by-product was removed. The presence of solid by-products on the surface of the silicon compound layer is undesirable in terms of selective etching because it can be considered that etching is also performed on the silicon compound considering that such solid by-products must be removed.
도 3을 참조하면, 기판 온도가 80℃인 경우, 실리콘산화물층에 대하여도 식각이 있었으며, 이에 따라 실리콘산화물층에 대한 실리콘층의 식각 선택비가 높지 않은 결과를 나타내었다. Referring to FIG. 3 , when the substrate temperature was 80° C., etching was also performed on the silicon oxide layer, and thus the etching selectivity of the silicon layer to the silicon oxide layer was not high.
이에 비해, 기판 온도가 90℃ 이상인 경우 실리콘산화물층의 식각 깊이가 매우 작으며, 기판 온도가 100℃ 이상인 경우에서는 실리콘산화물층의 식각 깊이가 거의 없는 것을 볼 수 있다. 이러한 실리콘산화물층의 작은 식각 깊이는 실리콘산화물층에 대한 실리콘층의 식각 선택비를 높이는데 유리하게 작용한다. On the other hand, when the substrate temperature is 90° C. or higher, the etching depth of the silicon oxide layer is very small, and when the substrate temperature is 100° C. or higher, it can be seen that the etching depth of the silicon oxide layer is almost absent. The small etching depth of the silicon oxide layer advantageously increases the etching selectivity of the silicon layer to the silicon oxide layer.
특히, 도 3을 참조하면, 기판 온도가 100~120℃인 경우 실리콘산화물층에 대한 실리콘층의 식각 선택비가 특히 높았다. 이는 실리콘층의 식각 깊이와 관련된다. 도 3를 참조하면, 기판 온도가 100℃까지는 실리콘층의 식각 깊이에 큰 차이가 없으나, 기판 온도가 100℃보다 높아지면 실리콘층의 식각 깊이가 점차 감소하는 것을 볼 수 있다. 따라서, 실리콘산화물층에 대한 실리콘층의 식각 선택비가 높으면서도 충분한 실리콘층의 식각 깊이를 얻기 위해서는 기판 온도 100~120℃에서 식각을 수행하는 것이 바람직하다. In particular, referring to FIG. 3 , when the substrate temperature was 100 to 120° C., the etching selectivity of the silicon layer to the silicon oxide layer was particularly high. This is related to the etch depth of the silicon layer. Referring to FIG. 3 , it can be seen that there is no significant difference in the etching depth of the silicon layer until the substrate temperature is 100° C., but when the substrate temperature is higher than 100° C., the etching depth of the silicon layer gradually decreases. Accordingly, in order to obtain a sufficient etching depth of the silicon layer while having a high etching selectivity of the silicon layer to the silicon oxide layer, it is preferable to perform the etching at a substrate temperature of 100 to 120°C.
도 3에서는 반응 챔버 내부로 공급되는 식각 가스 중 수소 가스의 비율(H2/(NF3+H2))을 부피%로 74%로 고정한 상태에서 기판 온도 변화에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타내었다. 도시하지는 않았으나, 반응 챔버 내부로 공급되는 식각 가스 중 수소 가스의 비율(H2/(NF3+H2))을 부피%로 90%로 고정한 상태에서 기판 온도 변화에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 평가한 경우에 있어서도 유사한 결과를 나타났다. 또한, 식각 가스 중 수소 가스의 비율(H2/(NF3+H2))을 부피%로 74% 및 90%로 고정한 상태에서 기판 온도 변화에 따른 실리콘질화물층에 대한 실리콘층의 식각 선택비 변화 역시 유사하게 나타났다.In FIG. 3 , in a state where the ratio of hydrogen gas (H 2 /(NF 3 +H 2 )) of the etching gas supplied into the reaction chamber is fixed to 74% by volume%, the silicon layer to the silicon oxide layer according to the change in the substrate temperature of etch selectivity. Although not shown, in the state where the ratio of hydrogen gas (H 2 /(NF 3 +H 2 )) in the etching gas supplied into the reaction chamber is fixed to 90% by volume %, the silicon to the silicon oxide layer according to the change in the substrate temperature Similar results were also found when the layer etch selectivity was evaluated. In addition, in a state where the ratio of hydrogen gas in the etching gas (H 2 /(NF 3 +H 2 )) was fixed to 74% and 90% by volume%, the etching selectivity of the silicon layer to the silicon nitride layer according to the change in the substrate temperature Changes were also similar.
도 4는 식각 가스의 수소 비율에 따른 실리콘산화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다. 4 is a graph showing the etching selectivity of the silicon layer to the silicon oxide layer according to the hydrogen ratio of the etching gas.
도 4에서 실리콘층은 폴리실리콘층으로 형성되었으며 POLY로 나타내었다. 그리고, 도 4에서 실리콘산화물층은 열산화로 형성되었으며 TOX로 표시하였다.In FIG. 4 , the silicon layer was formed of a polysilicon layer and denoted as POLY. And, in FIG. 4 , the silicon oxide layer was formed by thermal oxidation and was denoted by TOX.
도 4에서는 기판 온도를 100℃로 고정한 상태에서 반응 챔버 내부로 공급되는 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율(H2/(NF3+H2))을 부피%로 23%에서 100%까지 변화시키면서 실리콘층의 식각 깊이(Å), 실리콘산화물층의 식각 깊이(Å)를 측정하고, 이를 토대로 실리콘산화물층에 대한 실리콘층의 식각 선택비(POLY/TOX SEL)를 나타내었다.In FIG. 4, the ratio (H 2 /(NF3+H2)) of the hydrogen gas (H 2 ) among the etching gas (NF 3 +H 2 ) supplied into the reaction chamber in a state where the substrate temperature is fixed at 100° C. is expressed as a volume % The etch depth (Å) of the silicon layer and the etch depth (Å) of the silicon oxide layer were measured while changing from 23% to 100%, and based on this, the etch selectivity of the silicon layer to the silicon oxide layer (POLY/TOX SEL) was calculated indicated.
한편, 기판 온도 80℃에서는 실리콘산화물층 표면에 고체 부산물이 존재하였으며, 고체 부산물을 제거한 후에 실리콘산화물층의 식각 깊이를 측정하였다. Meanwhile, at a substrate temperature of 80° C., a solid by-product was present on the surface of the silicon oxide layer, and the etch depth of the silicon oxide layer was measured after the solid by-product was removed.
도 4를 참조하면, 삼불화질소 및 수소 가스로 이루어진 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율이 50%까지는 실리콘산화물층의 식각에 의해 실리콘산화물층에 대한 실리콘층의 식각 선택비가 그리 높지 않았다. Referring to FIG. 4 , the ratio of hydrogen gas (H 2 ) in the etching gas (NF 3 +H 2 ) made of nitrogen trifluoride and hydrogen gas is up to 50% by etching the silicon oxide layer to the silicon layer by etching the silicon oxide layer. etch selectivity was not very high.
그러나, 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율이 74% 내지 90%에서는 실리콘산화물층의 식각이 거의 이루어지지 않았으며, 이에 따라 실리콘산화물층에 대한 실리콘층의 식각 선택비가 매우 높게 나타났다. However, when the ratio of hydrogen gas (H 2 ) in the etching gas (NF 3 +H 2 ) is 74% to 90%, the silicon oxide layer is hardly etched, and thus the silicon layer is etched with respect to the silicon oxide layer. The selection ratio was very high.
식각 가스 중 수소 가스의 비율이 높아지면 실리콘층의 식각 깊이도 감소하는 경향이 있으나, 식각 가스 중 수소 가스의 비율이 74~90% 범위에서는 실리콘층의 식각 깊이가 유사하였다. As the ratio of hydrogen gas in the etching gas increases, the etching depth of the silicon layer also tends to decrease, but when the ratio of hydrogen gas in the etching gas is in the range of 74 to 90%, the etching depth of the silicon layer is similar.
다만, 수소 가스(H2)의 비율이 90%를 초과하는 경우나 수소 가스(H2)의 비율이 100%인 경우에는 식각 가스 내 불소의 양이 지나치게 작거나 식각 가스 내 불소가 포함되어 있지 않으므로 실리콘층 역시 거의 식각되지 않은 결과를 나타내었다. However, when the ratio of hydrogen gas (H 2 ) exceeds 90% or when the ratio of hydrogen gas (H 2 ) is 100%, the amount of fluorine in the etching gas is too small or does not contain fluorine in the etching gas. Therefore, the silicon layer was also almost not etched.
이상의 사항을 토대로, 삼불화질소 및 수소 가스로 이루어진 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율이 부피%로 74% 내지 90%인 경우에 높은 식각 선택비를 얻을 수 있다. Based on the above, a high etching selectivity can be obtained when the ratio of hydrogen gas (H 2 ) in the etching gas (NF 3 +H 2 ) consisting of nitrogen trifluoride and hydrogen gas is 74% to 90% by volume%. there is.
도 5는 식각 가스의 수소 비율에 따른 실리콘질화물층에 대한 실리콘층의 식각 선택비를 나타낸 그래프이다.5 is a graph showing the etching selectivity of the silicon layer to the silicon nitride layer according to the hydrogen ratio of the etching gas.
도 5에서 실리콘층은 폴리실리콘층으로 형성되었으며 POLY로 나타내었다. 그리고, 도 5에서 실리콘질화물층은 증착으로 형성되었으며 SiN으로 표시하였다.In FIG. 5 , the silicon layer was formed of a polysilicon layer and was denoted as POLY. And, in FIG. 5, the silicon nitride layer was formed by vapor deposition and was denoted by SiN.
도 5를 참조하면, 도 4의 경우와 마찬가지로 삼불화질소 및 수소 가스로 이루어진 식각 가스(NF3+H2) 중 수소 가스(H2) 의 비율이 50%까지는, 실리콘질화물층의 식각이 존재하였다. 이러한 실리콘질화물층의 식각에 의해 실리콘질화물층에 대한 실리콘층의 식각 선택비가 그리 높지 않았다. Referring to FIG. 5 , as in the case of FIG. 4 , when the ratio of hydrogen gas (H 2 ) in the etching gas (NF 3 +H 2 ) made of nitrogen trifluoride and hydrogen gas is 50%, etching of the silicon nitride layer exists. did The etching selectivity of the silicon layer to the silicon nitride layer was not very high by the etching of the silicon nitride layer.
이에 반해, 식각 가스(NF3+H2) 중 수소 가스(H2)의 비율이 부피%로 74% 내지 90%에서는 실리콘질화물층의 식각이 거의 이루어지지 않은 반면 실리콘층의 식각이 원활하게 이루어졌으며, 이에 따라 실리콘질화물에 대한 실리콘층의 식각 선택비가 매우 높게 나타났다. 다만, 도 5의 경우에도 도 4의 경우와 마찬가지로 수소 가스(H2) 의 비율이 100%인 경우에는 실리콘층 역시 식각되지 않은 결과를 나타내었다. On the other hand, when the ratio of hydrogen gas (H 2 ) in the etching gas (NF 3 +H 2 ) is 74% to 90% by volume, the silicon nitride layer is hardly etched while the silicon layer is etched smoothly. As a result, the etch selectivity of the silicon layer to silicon nitride was very high. However, in the case of FIG. 5 as in the case of FIG. 4 , when the ratio of hydrogen gas (H 2 ) is 100%, the silicon layer is also not etched.
도 4 및 도 5에 나타난 결과를 토대로 보면, 실리콘 화합물층에 대한 실리콘층의 식각 선택비를 극대화하기 위해서는 삼불화질소 및 수소 가스로 이루어진 식각 가스(NF3+H2) 중 수소 가스(H2) 의 비율을 부피%로 74% 내지 90%하는 것이 바람직하다는 것을 볼 수 있다.4 and 5, in order to maximize the etching selectivity of the silicon layer to the silicon compound layer, hydrogen gas (H 2 ) of the etching gas (NF 3 +H 2 ) made of nitrogen trifluoride and hydrogen gas It can be seen that it is preferable to make the ratio of 74% to 90% by volume%.
이상에서는 실리콘층과 실리콘산화물층만 존재하는 실시예와 실리콘층과 실리콘질화물층만 존재하는 실시예에 대하여 설명하였으나, 본 발명에 따른 기판 처리 방법이 실리콘층, 실리콘산화물층 및 실리콘질화물층이 모두 존재하는 예에도 적용될 수 있음은 자명하다. In the above, an embodiment in which only a silicon layer and a silicon oxide layer exist and an embodiment in which only a silicon layer and a silicon nitride layer exist have been described. It is obvious that it can be applied to existing examples as well.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 통상의 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명의 범주 내에 포함되는 것으로 이해할 수 있을 것이다.In the above, although the embodiment of the present invention has been mainly described, various changes or modifications may be made at the level of those skilled in the art. Accordingly, it will be understood that such changes and modifications are included within the scope of the present invention without departing from the scope of the present invention.
110 : 실리콘층
120 : 실리콘 화합물층
130 : 식각 생성물110: silicon layer
120: silicon compound layer
130: etching product
Claims (8)
상기 방법은 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계를 포함하되,
상기 플라즈마 식각 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행되는 것을 특징으로 하는 기판 처리 방법.
A substrate processing method for selectively etching a silicon layer on a substrate including a silicon layer, a silicon compound layer including at least one of a silicon oxide layer and a silicon nitride layer,
The method includes a plasma etching step of selectively etching the silicon layer by plasmaizing an etching gas containing nitrogen trifluoride and hydrogen,
The plasma etching step is a substrate processing method, characterized in that it is performed at a temperature higher than the protective solid by-product generation temperature of the surface of the silicon compound layer.
상기 플라즈마 식각 단계는 기판 온도 90℃ 이상에서 수행되는 것을 특징으로 하는 기판 처리 방법.
According to claim 1,
The plasma etching step is a substrate processing method, characterized in that performed at a substrate temperature of 90 ℃ or more.
상기 플라즈마 식각 단계는 기판 온도 100~120℃에서 수행되는 것을 특징으로 하는 기판 처리 방법.
According to claim 1,
The plasma etching step is a substrate processing method, characterized in that performed at a substrate temperature of 100 ~ 120 ℃.
상기 플라즈마 식각 단계는 수소 가스가 식각 가스 전체 부피의 74~90% 조건으로 수행되는 것을 특징으로 하는 기판 처리 방법.
According to claim 1,
The plasma etching step is a substrate processing method, characterized in that the hydrogen gas is performed under the condition of 74 to 90% of the total volume of the etching gas.
(a) 삼불화질소 및 수소를 포함하는 식각 가스를 플라즈마화하여 상기 실리콘층을 선택적으로 식각하는 플라즈마 식각 단계;
(b) 퍼지 및 펌핑을 수행하여 상기 (a) 단계의 식각 생성물을 반응 챔버 외부로 배출하는 단계를 포함하고,
상기 (a) 단계는 상기 실리콘 화합물층 표면의 보호성 고체 부산물 생성 온도보다 높은 온도에서 수행되며,
상기 (a) 단계 및 (b) 단계를 포함하는 단위 사이클을 2회 이상 수행하는 것을 특징으로 하는 기판 처리 방법.
A substrate processing method for selectively etching a silicon layer on a substrate including a silicon layer, a silicon compound layer including at least one of a silicon oxide layer and a silicon nitride layer,
(a) plasma etching an etching gas containing nitrogen trifluoride and hydrogen to selectively etch the silicon layer;
(b) performing purging and pumping to discharge the etching product of step (a) to the outside of the reaction chamber,
The step (a) is carried out at a temperature higher than the protective solid by-product formation temperature on the surface of the silicone compound layer,
A method for processing a substrate, characterized in that the unit cycle including the steps (a) and (b) is performed twice or more.
상기 (a) 단계는 기판 온도 90~150℃에서 수행되는 것을 특징으로 하는 기판 처리 방법.
6. The method of claim 5,
The step (a) is a substrate processing method, characterized in that carried out at a substrate temperature of 90 ~ 150 ℃.
상기 (a) 단계는 기판 온도 100~120℃에서 수행되는 것을 특징으로 하는 기판 처리 방법.
6. The method of claim 5,
The step (a) is a substrate processing method, characterized in that carried out at a substrate temperature of 100 ~ 120 ℃.
상기 (a) 단계는 수소 가스가 식각 가스 전체 부피의 74~90% 조건으로 수행되는 것을 특징으로 하는 기판 처리 방법.6. The method of claim 5,
The step (a) is a substrate processing method, characterized in that the hydrogen gas is performed under the condition of 74 to 90% of the total volume of the etching gas.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200149888A KR102559095B1 (en) | 2020-11-11 | 2020-11-11 | Substrate processing method |
TW110132953A TWI814075B (en) | 2020-11-11 | 2021-09-06 | Substrate processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200149888A KR102559095B1 (en) | 2020-11-11 | 2020-11-11 | Substrate processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220063927A true KR20220063927A (en) | 2022-05-18 |
KR102559095B1 KR102559095B1 (en) | 2023-07-25 |
Family
ID=81800955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200149888A Active KR102559095B1 (en) | 2020-11-11 | 2020-11-11 | Substrate processing method |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102559095B1 (en) |
TW (1) | TWI814075B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115332066A (en) * | 2022-08-17 | 2022-11-11 | 北京北方华创微电子装备有限公司 | Etching method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140136532A (en) * | 2011-09-01 | 2014-11-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Selective suppression of dry-etch rate of materials containing both silicon and nitrogen |
KR20160027925A (en) * | 2014-08-29 | 2016-03-10 | 램 리써치 코포레이션 | Contact clean in high-aspect ratio structures |
KR20190003979A (en) * | 2016-04-29 | 2019-01-10 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods for chemical etching of silicon |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8808563B2 (en) * | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
US10720337B2 (en) * | 2018-07-20 | 2020-07-21 | Asm Ip Holding B.V. | Pre-cleaning for etching of dielectric materials |
-
2020
- 2020-11-11 KR KR1020200149888A patent/KR102559095B1/en active Active
-
2021
- 2021-09-06 TW TW110132953A patent/TWI814075B/en active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140136532A (en) * | 2011-09-01 | 2014-11-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Selective suppression of dry-etch rate of materials containing both silicon and nitrogen |
KR20160027925A (en) * | 2014-08-29 | 2016-03-10 | 램 리써치 코포레이션 | Contact clean in high-aspect ratio structures |
KR20190003979A (en) * | 2016-04-29 | 2019-01-10 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods for chemical etching of silicon |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115332066A (en) * | 2022-08-17 | 2022-11-11 | 北京北方华创微电子装备有限公司 | Etching method |
Also Published As
Publication number | Publication date |
---|---|
TW202220052A (en) | 2022-05-16 |
KR102559095B1 (en) | 2023-07-25 |
TWI814075B (en) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10510518B2 (en) | Methods of dry stripping boron-carbon films | |
US8440568B2 (en) | Substrate etching method and system | |
KR102358262B1 (en) | Germanium oxide pre-clean module and process | |
US9299581B2 (en) | Methods of dry stripping boron-carbon films | |
KR102139245B1 (en) | Cleaning process to remove boron-carbon residues in the processing chamber at high temperatures | |
US10720337B2 (en) | Pre-cleaning for etching of dielectric materials | |
KR20210125923A (en) | Apparatus and methods for selectively etching silicon oxide films | |
US7977249B1 (en) | Methods for removing silicon nitride and other materials during fabrication of contacts | |
US20160181116A1 (en) | Selective nitride etch | |
TW201137970A (en) | Low damage photoresist strip method for low-k dielectrics | |
JP2007016315A (en) | Remote plasma cleaning method of cvd process chamber | |
US20050155625A1 (en) | Chamber cleaning method | |
KR102534100B1 (en) | Methods for Chemical Etching of Silicon | |
US11158517B2 (en) | Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing | |
KR102559095B1 (en) | Substrate processing method | |
JP2010098101A (en) | Method of manufacturing semiconductor device | |
US6660642B2 (en) | Toxic residual gas removal by non-reactive ion sputtering | |
KR102779338B1 (en) | Method of processing substrate | |
JP7678213B2 (en) | Selective removal of transition metal nitride materials | |
US20250087494A1 (en) | Systems and methods for selective metal-containing hardmask removal | |
US20240258116A1 (en) | Systems and methods for titanium-containing film removal | |
KR20250101878A (en) | Substrate processing method | |
KR20220033742A (en) | Method of protecting apparatus from etching material and method of forming oxide film | |
KR20220109437A (en) | Etching method and etching apparatus | |
KR20130022433A (en) | Post-ash sidewall healing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20201111 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20220727 Patent event code: PE09021S01D |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230102 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230718 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20230719 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20230720 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |