[go: up one dir, main page]

KR20220030451A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220030451A
KR20220030451A KR1020200110971A KR20200110971A KR20220030451A KR 20220030451 A KR20220030451 A KR 20220030451A KR 1020200110971 A KR1020200110971 A KR 1020200110971A KR 20200110971 A KR20200110971 A KR 20200110971A KR 20220030451 A KR20220030451 A KR 20220030451A
Authority
KR
South Korea
Prior art keywords
electrode
protrusions
layer
disposed
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200110971A
Other languages
English (en)
Inventor
김범준
고효민
김상균
이보라
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200110971A priority Critical patent/KR20220030451A/ko
Priority to US17/406,068 priority patent/US12245469B2/en
Publication of KR20220030451A publication Critical patent/KR20220030451A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/1214—
    • H01L27/3246—
    • H01L51/5209—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치에 관한 것이다. 일 실시예에 따른 표시 장치는 박막 트랜지스터를 포함하는 제1 기판, 상기 제1 기판 상에 배치되며, 복수의 돌출부를 포함하는 평탄화막, 상기 평탄화막 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되며, 상기 복수의 돌출부와 대응하는 복수의 절연 패턴을 포함하는 화소 정의막, 상기 제1 전극과 상기 화소 정의막 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 포함한다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 점차 커지고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device, LCD), 유기 발광 표시 장치(Organic Light Emitting diode Display Device, OLED) 등과 같은 다양한 표시 장치가 개발되고 있다.
표시 장치 중, 자발광 표시 장치는 자발광 소자, 예시적으로 유기 발광 소자를 포함한다. 자발광 소자는 대향하는 두 개의 전극 및 그 사이에 개재된 발광층을 포함할 수 있다. 자발광 소자가 유기 발광 소자인 경우, 두 개의 전극으로부터 제공된 전자와 정공은 발광층에서 재결합하여 엑시톤을 생성하고, 생성된 엑시톤이 여기 상태에서 기저 상태로 변화하며 광이 방출될 수 있다.
이러한 자발광 표시 장치는 백라이트 유닛 등과 같은 광원이 불필요하기 때문에 소비 전력이 낮고 경량의 박형으로 구성할 수 있을 뿐만 아니라 넓은 시야각, 높은 휘도와 콘트라스트 및 빠른 응답 속도 등의 고품위 특성을 가져 차세대 표시 장치로 주목을 받고 있다.
본 발명이 해결하고자 하는 과제는 광 반사율을 높여 발광 효율을 향상시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 박막 트랜지스터를 포함하는 제1 기판, 상기 제1 기판 상에 배치되며, 복수의 돌출부를 포함하는 평탄화막, 상기 평탄화막 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되며, 상기 복수의 돌출부와 대응하는 복수의 절연 패턴을 포함하는 화소 정의막, 상기 제1 전극과 상기 화소 정의막 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
상기 화소 정의막은 상기 제1 전극을 노출하는 개구부를 포함하며, 상기 복수의 돌출부는 상기 개구부와 중첩할 수 있다.
상기 복수의 돌출부는 서로 이격되며, 상기 복수의 돌출부 사이에 배치되는 평탄부를 포함할 수 있다.
상기 평탄부는 상기 복수의 절연 패턴과 비중첩할 수 있다.
상기 평탄부에서 상기 제1 전극과 상기 발광층이 접촉하고 상기 발광층과 상기 제2 전극이 접촉할 수 있다.
상기 복수의 돌출부는 평면 형상이 스트라이프 또는 메쉬 형상으로 이루어질 수 있다.
상기 복수의 돌출부는 단면이 반구형 또는 다각형일 수 있다.
상기 복수의 돌출부는 평면 형상이 도트 형상으로 이루어지며, 상기 평탄부는 상기 제1 전극 상에서 상기 도트 형상을 제외한 나머지 영역일 수 있다.
상기 복수의 돌출부는 평면 형상이 원형 또는 다각형일 수 있다.
상기 복수의 돌출부의 평면 면적은 상기 평탄부의 평면 면적과 같거나 작을 수 있다.
상기 복수의 돌출부의 평면 면적은 상기 평탄부의 평면 면적에 대해 40 내지 100%의 범위일 수 있다.
상기 복수의 돌출부는 상기 제1 전극, 상기 발광층 및 상기 제2 전극과 중첩할 수 있다.
상기 복수의 절연 패턴은 상기 개구부 내에 배치되며, 상기 제1 전극과 상기 발광층 사이에 배치될 수 있다.
일 실시예에 따른 표시 장치는 발광부 및 비발광부를 포함하는 제1 기판, 상기 제1 기판 상에 배치되며, 복수의 돌출부를 포함하는 평탄화막, 상기 평탄화막 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되며, 상기 복수의 돌출부와 대응하는 복수의 절연 패턴을 포함하는 화소 정의막, 상기 제1 전극과 상기 화소 정의막 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 포함하며, 상기 제1 전극, 복수의 돌출부, 상기 복수의 절연 패턴, 상기 발광층 및 상기 제2 전극은 상기 비발광부와 중첩할 수 있다.
상기 화소 정의막은 상기 제1 전극을 노출하는 개구부를 포함하며, 상기 복수의 돌출부는 상기 개구부와 비중첩하는 제1 돌출부 및 상기 개구부와 중첩하는 제2 돌출부를 포함할 수 있다.
상기 제1 돌출부와 상기 제2 돌출부 사이 및 상기 제2 돌출부들 사이에 배치되는 평탄부를 포함하며, 상기 평탄부, 상기 제1 전극, 상기 발광층 및 상기 제2 전극은 상기 발광부와 중첩할 수 있다.
상기 발광부에서 상기 제1 전극은 상기 발광층과 접촉하고, 상기 비발광부에서 상기 제1 전극은 상기 복수의 절연 패턴과 접촉할 수 있다.
상기 제1 돌출부의 높이는 상기 제2 돌출부의 높이와 동일할 수 있다.
상기 복수의 절연 패턴의 높이는 상기 화소 정의막의 높이와 동일할 수 있다.
상기 제1 기판은 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 복수의 돌출부를 포함하는 평탄화막을 형성하여 경사를 가진 제1 전극을 형성함으로써, 발광층에서 방출된 광을 상부로 반사하는 광 반사율을 증가시켜 발광 효율 및 휘도를 향상시킬 수 있다.
또한, 복수의 돌출부와 중첩하는 제1 전극 상에 복수의 절연 패턴을 형성하여, 전계 집중에 의한 불량 및 발광 불균일을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 제1 기판의 회로의 개략적인 배치도이다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 4는 일 실시예에 따른 표시 장치의 일 화소를 나타낸 단면도이다.
도 5는 일 실시예에 따른 평탄화막을 개략적으로 나타낸 사시도이다.
도 6은 일 실시예에 따른 평탄화막을 개략적으로 나타낸 평면도이다.
도 7은 일 실시예에 따른 평탄화막과 제1 전극을 개략적으로 나타낸 사시도이다.
도 8은 도 4의 A 영역을 개략적으로 나타낸 확대도이다.
도 9는 일 실시예에 따른 평탄화막의 다른 예를 개략적으로 나타낸 사시도이다.
도 10은 도 9의 평탄화막을 개략적으로 나타낸 평면도이다.
도 11은 다른 실시예에 따른 표시 장치의 일 화소를 나타낸 단면도이다.
도 12는 일 실시예에 따른 평탄화막을 개략적으로 나타낸 사시도이다.
도 13은 도 11의 B 영역을 개략적으로 나타낸 확대도이다.
도 14는 일 실시예에 따른 평탄화막의 다른 예를 개략적으로 나타낸 사시도이다.
도 15는 일 실시예에 따른 평탄화막의 또 다른 예를 개략적으로 나타낸 사시도이다.
도 16은 일 실시예에 따른 평탄화막의 또 다른 예를 개략적으로 나타낸 사시도이다.
도 17은 일 실시예에 따른 평탄화막의 또 다른 예를 개략적으로 나타낸 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치(1)는 스마트폰, 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 네비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전 제품, 또는 사물 인터넷 장치에 적용될 수 있다. 본 명세서에서는 표시 장치의 예로 텔레비전을 설명하며, TV는 HD, UHD, 4K, 8K 등의 고해상도 내지 초고해상도를 가질 수 있다.
또한, 일 실시예들에 따른 표시 장치(1)는 표시 방식에 따라 다양하게 분류될 수 있다. 예를 들어, 표시 장치의 분류는 유기 발광 표시 장치(OLED), 무기 발광 표시 장치(inorganic EL), 퀀텀닷 발광 표시 장치(QED), 마이크로 LED 표시 장치(micro-LED), 나노 LED 표시 장치(nano-LED), 플라즈마 표시 장치(PDP), 전계 방출 표시 장치(FED), 음극선 표시 장치(CRT), 액정 표시 장치(LCD), 전기 영동 표시 장치(EPD) 등을 포함할 수 있다. 하기에서는 표시 장치로서 유기 발광 표시 장치를 예로 하여 설명하며, 특별한 구분을 요하지 않는 이상 실시예에 적용된 유기 발광 표시 장치를 단순히 표시 장치로 약칭할 것이다. 그러나, 실시예가 유기 발광 표시 장치에 제한되는 것은 아니고, 기술적 사상을 공유하는 범위 내에서 상기 열거된 또는 본 기술분야에 알려진 다른 표시 장치가 적용될 수도 있다.
일 실시예에 따른 표시 장치(1)는 평면도상 정방형 형상을 가질 수 있으며 예를 들어, 직사각형 형상을 가질 수 있다. 표시 장치(1)가 텔레비전인 경우, 장변이 가로 방향에 위치하도록 배치된다. 그러나, 이에 한정되는 것은 아니고, 장변이 세로 방향에 위치할 수 있고, 회전 가능하도록 설치되어 장변이 가로 또는 세로 방향으로 가변적으로 위치할 수도 있다.
표시 장치(1)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 영상의 표시가 이루어지는 활성 영역일 수 있다. 표시 영역(DPA)은 표시 장치(1)의 전반적인 형상과 유사하게 평면도상 직사각형 형상을 가질 수 있으나, 이에 한정되지 않는다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면도상 직사각형 또는 정사각형일 수 있지만, 이에 한정되는 것은 아니고 각 변이 표시 장치(1)의 일변 방향에 대해 기울어진 마름모 형상일 수도 있다. 복수의 화소(PX)는 여러 색 화소(PX)를 포함할 수 있다. 예를 들어 복수의 화소(PX)는, 이에 제한되는 것은 아니지만, 적색의 제1 색 화소(PX), 녹색의 제2 색 화소(PX) 및 청색의 제3 색 화소(PX)를 포함할 수 있다. 각 색 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(1)의 베젤을 구성할 수 있다.
비표시 영역(NDA)에는 표시 영역(DPA)을 구동하는 구동 회로나 구동 소자가 배치될 수 있다. 일 실시예에서, 표시 장치(1)의 제1 장변(도 1에서 하변)에 인접 배치된 제1 비표시 영역(NDA)과 제2 장변(도 1에서 상변)에 인접 배치된 제2 비표시 영역(NDA)에는 표시 장치(1)의 표시 기판 상에 패드부가 마련되고, 상기 패드부의 패드 전극 상에 외부 장치(EXD)가 실장될 수 있다. 상기 외부 장치(EXD)의 예로는 연결 필름, 인쇄회로기판, 구동칩(DIC), 커넥터, 배선 연결 필름 등을 들 수 있다. 표시 장치(1)의 제1 단변(도 1에서 좌변)에 인접 배치된 제3 비표시 영역(NDA)에는 표시 장치(1)의 표시 기판 상에 직접 형성된 스캔 구동부(SDR) 등이 배치될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 제1 기판의 회로의 개략적인 배치도이다.
도 2를 참조하면, 제1 기판 상에 복수의 배선들이 배치된다. 복수의 배선은 스캔 라인(SCL), 센싱 신호 라인(SSL), 데이터 라인(DTL), 기준 전압 라인(RVL), 제1 전원 라인(ELVDL) 등을 포함할 수 있다.
스캔 라인(SCL)과 센싱 신호 라인(SSL)은 제1 방향(DR1)으로 연장될 수 있다. 스캔 라인(SCL)과 센싱 신호 라인(SSL)은 스캔 구동부(SDR)에 연결될 수 있다. 스캔 구동부(SDR)는 회로층(CCL)으로 이루어진 구동 회로를 포함할 수 있다. 스캔 구동부(SDR)는 제1 기판 상의 제3 비표시 영역(NDA)에 배치될 수 있지만, 이에 한정되지 않고, 제4 비표시 영역(NDA)에 배치되거나, 제3 비표시 영역(NDA)과 제4 비표시 영역(NDA) 모두에 배치될 수도 있다. 스캔 구동부(SDR)는 신호 연결 배선(CWL)과 연결되고, 신호 연결 배선(CWL)의 적어도 일 단부는 제1 비표시 영역(NDA) 및/또는 제2 비표시 영역(NDA) 상에서 패드(WPD_CW)를 형성하여 외부 장치(도 1의 'EXD')와 연결될 수 있다.
데이터 라인(DTL)과 기준 전압 라인(RVL)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 제1 전원 라인(ELVDL)은 제2 방향(DR2)으로 연장되는 부분을 포함할 수 있다. 제1 전원 라인(ELVDL)은 제1 방향(DR1)으로 연장되는 부분을 더 포함할 수 있다. 제1 전원 라인(ELVDL)은 메쉬 구조를 가질 수 있지만, 이에 제한되는 것은 아니다.
데이터 라인(DTL), 기준 전압 라인(RVL)과 제1 전원 라인(ELVDL)의 적어도 일 단부에는 배선 패드(WPD)가 배치될 수 있다. 각 배선 패드(WPD)는 비표시 영역(NDA)의 패드부(PDA)에 배치될 수 있다. 일 실시예에서, 데이터 라인(DTL)의 배선 패드(WPD_DT, 이하, '데이터 패드'라 칭함)는 제1 비표시 영역(NDA)의 패드부(PDA)에 배치되고, 기준 전압 라인(RVL)의 배선 패드(WPD_RV, 이하, '기준 전압 패드')와 제1 전원 라인(ELVDL)의 배선 패드(WPD_ELVD, 이하, '제1 전원 패드'라 칭함)는 제2 비표시 영역(NDA)의 패드부(PDA)에 배치될 수 있다. 다른 예로, 데이터 패드(WPD_DT), 기준 전압 패드(WPD_RV)와 제1 전원 패드(WPD_ELVD)가 모두 동일한 영역, 예를 들어 제1 비표시 영역(NDA)에 배치될 수도 있다. 배선 패드(WPD) 상에는 상술한 바와 같이 외부 장치(도 1의 'EXD')가 실장될 수 있다. 외부 장치(EXD)는 이방성 도전 필름, 초음파 접합 등을 통해 배선 패드(WPD) 상에 실장될 수 있다.
제1 기판 상의 각 화소(PX)는 화소 구동 회로를 포함한다. 상술한 배선들은 각 화소(PX) 또는 그 주위를 지나면서 각 화소 구동 회로에 구동 신호를 인가할 수 있다. 화소 구동 회로는 트랜지스터와 커패시터를 포함할 수 있다. 각 화소 구동 회로의 트랜지스터와 커패시터의 개수는 다양하게 변형될 수 있다. 이하에서, 화소 구동 회로가 3개의 트랜지스터와 1개의 커패시터를 포함하는 3T1C 구조를 예로 하여, 화소 구동 회로에 대해 설명하지만, 이에 제한되지 않고 2T1C 구조, 7T1C 구조, 6T1C 구조 등 다른 다양한 변형 화소(PX) 구조가 적용될 수도 있다.
도 3은 일 실시예에 따른 표시 장치의 일 화소의 등가 회로도이다.
도 3을 참조하면, 일 실시예에 따른 표시 장치의 각 화소(PX)는 발광 소자(EMD) 이외에, 3개의 트랜지스터(DTR, STR1, STR2)와 1개의 스토리지용 커패시터(CST)를 포함한다.
발광 소자(EMD)는 구동 트랜지스터(DTR)를 통해 공급되는 전류에 따라 발광한다. 발광 소자(EMD)는 유기발광 다이오드(organic light emitting diode), 마이크로 발광 다이오드, 나노 발광 다이오드 등으로 구현될 수 있다.
발광 소자(EMD)의 제1 전극(즉, 애노드 전극)은 구동 트랜지스터(DTR)의 소스 전극에 연결되고, 제2 전극(즉, 캐소드 전극)은 제1 전원 라인(ELVDL)의 고전위 전압(제1 전원 전압)보다 낮은 저전위 전압(제2 전원 전압)이 공급되는 제2 전원 라인(ELVSL)에 연결될 수 있다.
구동 트랜지스터(DTR)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전원 라인(ELVDL)으로부터 발광 소자(EMD)로 흐르는 전류를 조정한다. 구동 트랜지스터(DTR)의 게이트 전극은 제1 스위칭 트랜지스터(STR1)의 제1 소스/드레인 전극에 연결되고, 소스 전극은 발광 소자(EMD)의 제1 전극에 연결되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전원 라인(ELVDL)에 연결될 수 있다.
제1 스위칭 트랜지스터(STR1)는 스캔 라인(SCL)의 스캔 신호에 의해 턴-온되어 데이터 라인(DTL)을 구동 트랜지스터(DTR)의 게이트 전극에 연결시킨다. 제1 스위칭 트랜지스터(STR1)의 게이트 전극은 스캔 라인(SCL)에 연결되고, 제1 소스/드레인 전극은 구동 트랜지스터(DTR1)의 게이트 전극에 연결되며, 제2 소스/드레인 전극은 데이터 라인(DTL)에 연결될 수 있다.
제2 스위칭 트랜지스터(STR2)는 센싱 신호 라인(SSL)의 센싱 신호에 의해 턴-온되어 기준 전압 라인(RVL)을 구동 트랜지스터(DTR)의 소스 전극에 연결시킨다. 제2 스위칭 트랜지스터(STR2)의 게이트 전극은 센싱 신호 라인(SSL)에 연결되고, 제1 소스/드레인 전극은 기준 전압 라인(RVL)에 연결되며, 제2 소스/드레인 전극은 구동 트랜지스터(DTR)의 소스 전극에 연결될 수 있다.
일 실시예에서, 제1 및 제2 스위칭 트랜지스터들(STR1, STR2) 각각의 제1 소스/드레인 전극은 소스 전극이고, 제2 소스/드레인 전극은 드레인 전극일 수 있으나, 이에 한정되지 않고, 그 반대의 경우일 수도 있다.
커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전압과 소스 전압의 차전압을 저장한다.
구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)인 것을 중심으로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 P 타입 MOSFET이거나, 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET일 수도 있다.
도 4는 일 실시예에 따른 표시 장치의 일 화소를 나타낸 단면도이다. 도 5는 일 실시예에 따른 평탄화막을 개략적으로 나타낸 사시도이다. 도 6은 일 실시예에 따른 평탄화막을 개략적으로 나타낸 평면도이다. 도 7은 일 실시예에 따른 평탄화막과 제1 전극을 개략적으로 나타낸 사시도이다. 도 8은 도 4의 A 영역을 개략적으로 나타낸 확대도이다. 도 9는 일 실시예에 따른 평탄화막의 다른 예를 개략적으로 나타낸 사시도이다. 도 10은 도 9의 평탄화막을 개략적으로 나타낸 평면도이다.
도 4에서는 빛(L)이 발광 소자층(EML)이 형성된 제1 기판(110) 방향이 아닌, 반대 방향(제2 기판(250) 방향)으로 방출되는 전면 발광형(Top Emission Type) 표시 장치를 예시한다.
도 4를 참조하면, 일 실시예에 따른 표시 장치(1)는 제1 기판(110), 제1 기판(110) 상에 배치된 박막 트랜지스터층(TFTL)과 발광 소자층(EML), 및 제1 기판(110)과 대향하는 제2 기판(250)을 포함할 수 있다.
제1 기판(110)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 제1 기판(110)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌나프탈레이트(polyethylenenapthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterepthalate: PET), 폴리페닐렌설파이드 (polyphenylenesulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리아세테이트(cellulosetriacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합일 수 있다. 제1 기판(110)은 금속 재질의 물질을 포함할 수도 있다.
제1 기판(110) 상에 박막 트랜지스터층(TFTL)이 배치될 수 있다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(TFT), 게이트 절연막(140), 층간 절연막(160), 보호막(190), 및 평탄화막(200)을 포함할 수 있다.
제1 기판(110) 상에 버퍼막(120)이 배치될 수 있다. 버퍼막(120)은 투습에 취약한 제1 기판(110)을 통해 침투하는 수분으로부터 박막 트랜지스터(TFT)와 발광 소자(EMD)를 보호하기 위해 제1 기판(110) 상에 배치될 수 있다. 버퍼막(120)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(120)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 질산화물(SiOxNy) 중 어느 하나 이상의 무기막이 교번하여 적층된 다중막일 수 있다. 그러나, 이에 제한되지 않으며 버퍼막(120)은 생략될 수도 있다.
버퍼막(120) 상에 박막 트랜지스터(TFT)가 배치될 수 있다. 박막 트랜지스터(TFT)는 액티브층(130), 게이트 전극(150), 소스 전극(170) 및 드레인 전극(180)을 포함할 수 있다. 도 4에서는 박막 트랜지스터(TFT)가 게이트 전극(150)이 액티브층(130)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 제한되지 않는다. 즉, 박막 트랜지스터(TFT)는 게이트 전극(150)이 액티브층(130)의 하부에 위치하는 하부 게이트(바텀 게이트, bottom gate) 방식 또는 게이트 전극(150)이 액티브층(130)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
버퍼막(120) 상에 액티브층(130)이 배치될 수 있다. 액티브층(130)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 액티브층(130)은 복수의 도체화 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 액티브층(130)은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(130)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
버퍼막(120)과 액티브층(130) 사이에는 액티브층(130)으로 입사되는 외부광을 차단하기 위한 차광층이 더 배치될 수 있다. 차광층이 배치되는 경우, 차광층은 액티브층(130)과 중첩하여 배치될 수 있으며, 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
액티브층(130) 상에는 게이트 절연막(140)이 형성될 수 있다. 게이트 절연막(140)은 액티브층(130)을 포함하여 버퍼막(120) 상에 배치될 수 있다. 게이트 절연막(140)은 무기막, 예를 들어 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
게이트 절연막(140) 상에 게이트 전극(150)이 배치될 수 있다. 게이트 전극(150)과 동일층 상에 게이트 라인과 스토리지 커패시터의 일 전극이 더 배치될 수 있다. 게이트 전극(150)은 액티브층(130)과 두께 방향으로 중첩하도록 배치될 수 있다. 게이트 전극(150)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
게이트 전극(150) 상에 층간 절연막(160)이 배치될 수 있다. 층간 절연막(160)은 게이트 전극(150)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 층간 절연막(160)은 게이트 전극(150)을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 층간 절연막(160)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
층간 절연막(160) 상에 소스 전극(170) 및 드레인 전극(180)이 배치될 수 있다. 소스 전극(170)과 드레인 전극(180) 각각은 게이트 절연막(140)과 층간 절연막(160)을 관통하는 콘택홀들을 통해 액티브층(130)에 연결될 수 있다. 소스 전극(170) 및 드레인 전극(180)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 따라서, 액티브층(130), 게이트 전극(150), 소스 전극(170) 및 드레인 전극(180)을 포함하는 박막 트랜지스터(TFT)가 배치될 수 있다.
소스 전극(170) 및 드레인 전극(180) 상에 박막 트랜지스터(TFT)를 절연하기 위한 보호막(190)이 배치될 수 있다. 보호막(190)은 소스 전극(170) 및 드레인 전극(180)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 할 수도 있다. 보호막(190)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 이루어질 수 있다.
보호막(190) 상에 박막 트랜지스터(TFT)로 인한 단차를 평탄하게 하기 위한 평탄화막(200)이 배치될 수 있다. 평탄화막(200)은 제1 전극(210)이 박막 트랜지스터(TFT)와 연결되기 위한 비아홀(208)을 포함할 수 있다. 비아홀(208)은 박막 트랜지스터(TFT)와 중첩하여 배치될 수 있다. 비아홀(208)을 통해 제1 전극(210)은 박막 트랜지스터(TFT)의 드레인 전극(180)과 연결될 수 있다. 평탄화막(200)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
평탄화막(200) 상에 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 발광 소자들과 화소 정의막(220)을 포함할 수 있다.
발광 소자들과 화소 정의막(220)은 평탄화막(200) 상에 배치될 수 있다. 발광 소자는 유기 발광 소자(organic light emitting device)일 수 있다. 이 경우, 발광 소자는 제1 전극(210), 발광층(230) 및 제2 전극(240)을 포함할 수 있다.
제1 전극(210)은 화소 전극으로 작용하며, 비아홀(208)을 통해 박막 트랜지스터(TFT)의 드레인 전극(180)에 연결될 수 있다. 제1 전극(210)은 애노드 전극이며 반사 전극일 수 있다. 제1 전극(210)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
화소 정의막(220)은 화소들을 구획하기 위해 평탄화막(200) 상에서 제1 전극(210)의 가장자리를 덮도록 배치될 수 있다. 화소 정의막(220)은 하부의 제1 전극(210)을 노출하는 개구부(OP)를 포함하여 화소를 정의할 수 있다. 화소 정의막(220)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질을 포함하여, 표면 평탄화 기능도 수행할 수 있다.
제1 전극(210)과 화소 정의막(220) 상에 발광층(230)이 배치될 수 있다. 발광층(230)은 유기 발광층일 수 있다. 발광층(230)은 적색(red) 광, 녹색(green) 광 및 청색(blue) 광 중 하나를 발광할 수 있다. 또는, 발광층(230)은 백색 광을 발광하는 백색 발광층일 수 있으며, 이 경우 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 형태를 가질 수 있으며, 화소들에 공통적으로 형성되는 공통층일 수 있다. 이 경우, 표시 장치(1)는 적색, 녹색 및 청색을 표시하기 위한 별도의 컬러 필터(color filter)를 더 포함할 수도 있다.
발광층(230)은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나를 더 포함할 수 있다. 또한, 발광층(230)은 2 스택(stack) 이상의 탠덤(tandem) 구조로 형성될 수 있으며, 이 경우, 스택들 사이에는 전하 생성층이 형성될 수 있다.
제2 전극(240)은 발광층(230) 상에 배치될 수 있다. 제2 전극(240)은 발광층(230)을 덮도록 형성될 수 있다. 제2 전극(240)은 화소들에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(240)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(240)이 반투과 금속물질로 형성되는 경우, 미세 공진(micro cavity)에 의해 출광 효율이 높아질 수 있다.
전술한 바와 같이, 박막 트랜지스터층(TFTL)과 발광 소자층(EML)이 배치된 제1 기판(110)은 제2 기판(250)으로 합착되어 밀봉됨으로써 표시 장치(1)를 구성할 수 있다.
일 실시예에서 평탄화막(200)은 복수의 제1 돌출부(202), 복수의 제2 돌출부(204) 및 복수의 평탄부(206)를 포함할 수 있다.
도 4와 결부하여 도 5 내지 도 7을 참조하면, 복수의 제1 돌출부(202)는 제1 전극(210)이 배치되는 영역을 정의하고, 발광층(230)에서 방출되는 광이 제1 전극(210)에서 반사되도록 경사를 제공하는 역할을 할 수 있다. 복수의 제1 돌출부(202)는 평탄화막(200)의 대부분을 차지할 수 있다.
복수의 제2 돌출부(204)는 복수의 제1 돌출부(202) 사이에 배치되며, 서로 소정 간격 이격하여 배치될 수 있다. 복수의 제2 돌출부(204)는 발광층에서 방출되는 광이 제1 전극(210)에서 반사되어 상부로 방출되도록 복수의 제2 돌출부(204) 상에 배치되는 제1 전극(210)에 경사를 제공하는 역할을 할 수 있다.
복수의 제2 돌출부(204)는 단면이 반원으로 이루어진 돌출부를 포함할 수 있다. 복수의 제2 돌출부(204)는 제2 방향(DR2)으로 연장되어 배치되어, 스트라이프 형상으로 이루어질 있다. 예를 들어, 복수의 제2 돌출부(204)는 렌티큘러 렌즈(lenticular lens) 형상으로 이루어질 수 있다.
복수의 제2 돌출부(204)의 개수는 도면에 도시된 것을 포함하여 그 이상으로 배치될 수 있다. 복수의 제2 돌출부(204)의 개수는 수 내지 수십 개로 배치될 수 있다. 복수의 제2 돌출부(204)는 제1 방향(DR1)으로의 소정의 폭을 가질 수 있으며, 이 폭은 수백 나노미터 내지 수 마이크로미터 범위 내에 포함될 수 있다. 또한, 복수의 제2 돌출부(204)는 서로 소정 간격으로 이격될 수 있으며, 이 간격은 수백 나노미터 내지 수 마이크로미터 범위 내에 포함될 수 있다. 복수의 제2 돌출부(204)의 폭과 간격에 따라 복수의 제2 돌출부(204)의 개수가 결정될 수 있으며, 하나의 서브 화소의 폭에 따라 복수 개로 배치될 수 있다.
복수의 제1 돌출부(202)와 복수의 제2 돌출부(204) 사이 및 복수의 제2 돌출부들(204) 사이에 평탄부(206)가 배치될 수 있다. 평탄부(206)는 돌출부들(202, 204) 사이에 배치된 평탄한 면을 가진 영역일 수 있다. 평탄부(206)는 제1 전극(210), 발광층(230) 및 제2 전극(240)이 중첩되어 실질적인 발광이 이루어지는 발광부(LEP)를 포함할 수 있다. 평탄부(206) 상에 배치된 제1 전극(210)은 발광층(230)과 접촉하고 발광층(230)은 제2 전극(240)과 접촉하여 발광이 이루어질 수 있다. 또한, 발광부(LEP) 상에서 제1 전극(210)은 발광층(230)과 접촉하고 발광층(230)은 제2 전극(240)과 접촉할 수 있다.
평탄부(206)는 복수의 제2 돌출부(204)와 동일하게 제2 방향(DR2)으로 연장되어 서로 이격되어 배치될 수 있다. 평탄부(206)의 폭은 복수의 제2 돌출부(204)의 간격과 동일할 수 있다. 평탄부(206)의 개수는 복수의 제2 돌출부(204)의 개수보다 많을 수 있다. 평탄부(206)의 평면 형상은 복수의 제2 돌출부(204)들 사이에서 스트라이프 형상으로 이루어질 수 있다. 복수의 제2 돌출부(204)의 평면 형상이 스트라이프 형상으로 이루어지면, 이 스트라이프들 사이에 평탄부(206)가 배치될 수 있다.
복수의 제1 돌출부(202)와 복수의 제2 돌출부(204)는 각각 소정 높이로 이루어질 수 있다. 일 실시예에서 복수의 제1 돌출부(202)와 복수의 제2 돌출부(204)는 동일한 마스크 공정으로 동시에 형성함으로써, 복수의 제1 돌출부(202)와 복수의 제2 돌출부(204) 각각의 높이는 서로 동일할 수 있다. 몇몇 다른 실시예에서는 멀티톤 마스크(multi-tone mask)를 이용하여 복수의 제1 돌출부(202)와 복수의 제2 돌출부(204)의 높이를 서로 다르게 형성할 수도 있다. 이 경우, 복수의 제1 돌출부(202)의 높이는 복수의 제2 돌출부(204)의 높이보다 높게 형성하거나, 복수의 제2 돌출부(204)의 높이를 복수의 제1 돌출부(202)의 높이보다 높게 형성할 수도 있다.
도 7에 도시된 바와 같이, 평탄화막(200) 상에 배치된 제1 전극(210)은 평탄화막(200)의 표면을 따라 울퉁불퉁하게 이루어질 수 있다. 즉, 제1 전극(210)은 평탄화막(200)의 스텝 커버리지(step coverage)를 따라 형성될 수 있다. 제1 전극(210)은 평탄화막(200)의 평탄부(206) 상에서 평탄하게 이루어지고, 제1 돌출부(202)와 제2 돌출부(204) 상에서 제1 돌출부(202)와 제2 돌출부(204)의 형상을 따라 볼록하게 이루어질 수 있다. 제1 전극(210)은 제1 돌출부(202) 및 제2 돌출부(204)의 적어도 측면에 접하여 경사면을 가질 수 있다. 제1 전극(210)의 경사면은 후술하는 바와 같이, 발광층(230)에서 방출되는 광을 상부로 반사시켜 발광효율 및 휘도를 향상시킬 수 있다.
화소 정의막(220)은 화소 정의막(220)의 개구부(OP) 내에서 제1 전극(210) 상에 배치된 복수의 절연 패턴(225)을 포함할 수 있다. 복수의 절연 패턴(225)은 화소 정의막(220)의 개구부(OP) 내에서 발광부(LEP)를 정의할 수 있다.
복수의 절연 패턴(225)은 복수의 제2 돌출부(204)와 중첩하며, 서로 소정 간격 이격하여 배치될 수 있다. 복수의 절연 패턴(225)은 복수의 제2 돌출부(204)를 완전히 덮을 수 있다. 복수의 절연 패턴(225)은 복수의 제2 돌출부(204) 상에 배치된 제1 전극(210)을 덮을 수 있다. 복수의 제2 돌출부(204) 상에 배치된 제1 전극(210)의 일부 영역에서는 제1 전극(210)이 절곡되어 전계가 집중되거나, 제1 전극(210) 상부가 평탄하지 않기 때문에 발광 특성에 차이가 발생할 수 있다. 일 실시예에서는 복수의 제2 돌출부(204)와 중첩하는 제1 전극(210)을 복수의 절연 패턴(225)으로 덮음으로써, 전계 집중에 의한 발광층(230)의 손상을 방지하고 발광 특성이 불균일해는 것을 방지할 수 있다.
복수의 절연 패턴(225)은 제2 방향(DR2)으로 연장되어 배치되어, 스트라이프 형상으로 이루어질 있다. 예를 들어, 복수의 절연 패턴(225)은 렌티큘러 렌즈 형상으로 이루어질 수 있다. 복수의 절연 패턴(225)의 개수는 복수의 제2 돌출부(204)의 개수와 실질적으로 동일할 수 있다. 예를 들어 복수의 절연 패턴(225)의 개수는 수 내지 수십 개로 배치될 수 있다. 복수의 절연 패턴(225)은 제1 방향(DR1)으로의 소정의 폭을 가질 수 있으며 제2 돌출부(204)의 폭보다 클 수 있다. 복수의 절연 패턴(225)의 폭은 수백 나노미터 내지 수 마이크로미터 범위 내에 포함될 수 있다. 또한, 복수의 절연 패턴(225)은 서로 소정 간격으로 이격될 수 있으며 제2 돌출부(204)의 폭보다 클 수 있다. 복수의 절연 패턴(225)의 간격은 수백 나노미터 내지 수 마이크로미터 범위 내에 포함될 수 있다.
복수의 절연 패턴(225) 사이는 평탄화막(200)의 평탄부(206)와 중첩할 수 있다. 복수의 절연 패턴(225) 사이는 실질적으로 발광부(LEP)일 수 있다. 즉 복수의 절연 패턴(225)은 평탄화막(200)의 평탄부(206)와 비중첩할 수 있다. 복수의 절연 패턴(225)은 제1 전극(210)과 발광층(230) 사이에 배치되어, 제1 전극(210)과 발광층(230)을 서로 이격시킬 수 있다. 이에 따라, 복수의 절연 패턴(225)은 발광하지 않는 비발광부(NLEP)일 수 있다. 비발광부(NLEP) 상에서 제1 전극(210)은 복수의 절연 패턴(225)과 접촉하고 발광층(230)과 비접촉할 수 있다.
복수의 절연 패턴(225)은 소정 높이로 이루어질 수 있으며, 화소 정의막(220)의 높이와 동일한 높이로 이루어질 수 있다. 일 실시예에서 화소 정의막(220)과 복수의 절연 패턴(225)은 동일한 마스크 공정으로 동시에 형성함으로써, 복수의 절연 패턴(225)과 화소 정의막(220)의 높이는 서로 동일할 수 있다. 몇몇 다른 실시예에서는 멀티톤 마스크를 이용하여 복수의 절연 패턴(225)과 화소 정의막(220)의 높이를 서로 다르게 형성할 수도 있다. 이 경우, 복수의 절연 패턴(225)의 높이는 화소 정의막(220)의 높이보다 높게 형성하거나, 복수의 절연 패턴(225)의 높이를 화소 정의막(220)의 높이보다 낮게 형성할 수도 있다.
발광층(230)과 제2 전극(240)은 제1 전극(210) 및 복수의 절연 패턴(225)의 상면을 따라 울퉁불퉁하게 배치될 수 있다. 다만, 발광층(230)과 제2 전극(240)은 평탄부(206)와 중첩되는 영역에서 평탄하게 형성됨으로써, 발광 특성을 균일하게 유지할 수 있다.
전술한 바와 같이, 복수의 절연 패턴(225)은 비발광부(NLEP)로 정의될 수 있고, 복수의 절연 패턴(225) 사이 즉 복수의 절연 패턴(225)과 비중첩된 영역은 발광부(LEP)로 정의될 수 있다. 비발광부(NLEP)는 복수의 제2 돌출부(204), 제1 전극(210), 복수의 절연 패턴(225), 발광층(230) 및 제2 전극(240)이 중첩된 영역일 수 있다. 발광부(LEP)는 평탄부(206), 제1 전극(210), 발광층(230) 및 제2 전극(240)이 중첩된 영역일 수 있다.
일 실시예에서, 화소 정의막(220)의 개구부(OP) 내에서 복수의 제2 돌출부(204)의 평면 면적은 평탄부(206)의 평면 면적과 같거나 작을 수 있다. 예를 들어, 화소 정의막(220)의 개구부(OP) 내에서 복수의 제2 돌출부(204)의 평면 면적은 평탄부(206)의 평면 면적에 대해 40 내지 100%의 범위로 이루어질 수 있다. 복수의 제2 돌출부(204)의 평면 면적이 평탄부(206)의 평면 면적에 대해 40% 이상이면 경사진 제1 전극(210)에 의해 광을 반사하는 면적이 커져 발광효율 및 휘도가 향상될 수 있다. 복수의 제2 돌출부(204)의 평면 면적의 평면 면적이 평탄부(206)의 평면 면적에 대해 100% 이하이면, 발광부(LEP)의 면적이 감소하여 발광효율이 저하되는 것을 방지할 수 있다.
도 8을 참조하면, 발광층(230)에서 방출된 광은 사방으로 나아갈 수 있다. 발광층(230)에서 하부로 방출된 광은 반사 전극인 제1 전극(210)에서 반사되어 상부로 나아갈 수 있다. 발광층(230)의 측면으로 방출된 광은 복수의 제2 돌출부(204)에 의해 경사진 제1 전극(210)에서 반사되어 상부에 나아갈 수 있다. 이에 따라, 발광층(230)에서 방출된 광을 집광시켜 상부로 출사시킴으로써, 발광 효율 및 휘도를 향상시킬 수 있다.
도 9 및 도 10은 전술한 도 4와 동일한 단면 구조를 나타내고 있어 적층 구조는 서로 동일하므로 그 설명을 생략하고 제2 돌출부(204)의 형상에 대해 설명하기로 한다.
일 실시예에서, 평탄화막(200)은 복수의 제2 돌출부(204)가 도트 형상으로 이루어질 수 있다. 예를 들어, 복수의 제2 돌출부(204)는 반구형일 수 있다. 복수의 제2 돌출부(204) 사이 즉, 제1 전극(210) 상에서 복수의 제2 돌출부(204)를 제외한 나머지 영역은 평탄화막(200)의 평탄부(206)일 수 있다. 도트 형상의 복수의 제2 돌출부(204)는 소정 폭과 이격 간격을 가지며 배치될 수 있으며 소정 개수로 배치될 수 있다. 제2 돌출부(204)의 폭, 이격 간격 및 개수는 전술한 복수의 제2 돌출부(204)와 실질적으로 동일할 수 있다.
복수의 제2 돌출부(204)가 도트 형상으로 이루어진 경우, 전술한 도 5와 달리, 발광부(LEP)의 평면 면적이 비발광부(NLEP)의 평면 면적보다 상대적으로 크게 배치될 수 있다. 또한, 복수의 제2 돌출부(204)의 개수가 증가되면, 복수의 제2 돌출부(204)의 측면의 면적이 도 5의 실시예 대비해서 상대적으로 증가될 수 있다. 이에 따라, 복수의 제2 돌출부(204)의 측면 상에 배치된 제1 전극(210)의 경사 면적도 증가하여, 화소의 발광효율 및 휘도를 더욱 향상시킬 수 있다.
도 11은 다른 실시예에 따른 표시 장치의 일 화소를 나타낸 단면도이다. 도 12는 일 실시예에 따른 평탄화막을 개략적으로 나타낸 사시도이다. 도 13은 도 11의 B 영역을 개략적으로 나타낸 확대도이다. 도 14는 일 실시예에 따른 평탄화막의 다른 예를 개략적으로 나타낸 사시도이다. 도 15는 일 실시예에 따른 평탄화막의 또 다른 예를 개략적으로 나타낸 사시도이다. 도 16은 일 실시예에 따른 평탄화막의 또 다른 예를 개략적으로 나타낸 사시도이다. 도 17은 일 실시예에 따른 평탄화막의 또 다른 예를 개략적으로 나타낸 평면도이다.
도 11 및 도 12를 참조하면, 다른 실시예에 따른 표시 장치(1)는 평탄화막(200)이 복수의 제1 돌출부(202), 복수의 제2 돌출부(204) 및 복수의 평탄부(206)를 포함할 수 있다.
도 11 및 도 12의 실시예는 복수의 돌출부(204)의 단면이 다각형으로 이루어진다는 점에서 전술한 도 4 내지 10의 실시예와 차이가 있다. 하기에서는 동일한 구성에 대해 설명을 생략하고 차이가 있는 구성에 대해 상세히 설명하기로 한다.
도 11 내지 도 13을 참조하면, 복수의 제2 돌출부(204)는 복수의 제1 돌출부(202) 사이에 배치되며, 서로 소정 간격 이격하여 배치될 수 있다. 복수의 제2 돌출부(204)는 단면이 다각형으로 이루어진 돌출부를 포함할 수 있다. 여기서 다각형은 측면이 90도 미만의 양의 각을 가지는 다각형일 수 있다. 예를 들어 복수의 제2 돌출부(204)는 단면이 사다리꼴일 수 있다. 복수의 제2 돌출부(204)의 단면이 사다리꼴이면, 사다리꼴의 측변이 양의 각을 가져, 발광층(230)에서 방출되는 광을 상부 즉, 제2 방향(DR2)으로 반사시켜 발광 효율 및 휘도를 향상시킬 수 있다. 복수의 제2 돌출부(204)는 제2 방향(DR2)으로 연장되어 단면이 사다리꼴인 바(bar) 형상일 수 있다.
복수의 제2 돌출부(204)는 제1 방향(DR1)으로의 소정의 폭을 가질 수 있으며, 이 폭은 단면에서 제1 방향(DR1)으로 측정되는 최대 폭을 의미할 수 있다. 예를 들어, 복수의 제2 돌출부(204)의 단면이 사다리꼴인 경우 사다리꼴의 밑변의 폭일 수 있다.
도 13을 참조하면, 발광층(230)에서 방출된 광은 사방으로 나아갈 수 있다. 발광층(230)에서 하부로 방출된 광은 반사 전극인 제1 전극(210)에서 반사되어 상부로 나아갈 수 있다. 발광층(230)의 측면으로 방출된 광은 복수의 제2 돌출부(204)에 의해 경사진 제1 전극(210)에서 반사되어 상부에 나아갈 수 있다. 특히, 본 실시예에서는 복수의 제2 돌출부(204)는 90도 미만의 양의 각을 갖는 측면을 가짐에 따라, 제1 전극(210) 또한 90도 미만의 양의 각을 갖는 측면을 가질 수 있다. 이에 따라, 발광층(230)에서 방출된 광을 상부로 반사시키기 용이하여 발광 효율 및 휘도를 향상시킬 수 있다.
도 14 내지 도 17은 전술한 도 11과 동일한 단면 구조를 나타내고 있어 적층 구조는 서로 동일하므로 그 설명을 생략하고 제2 돌출부(204)의 형상에 대해 설명하기로 한다.
도 14를 참조하면, 평탄화막(200)은 복수의 제2 돌출부(204)가 메쉬(mesh) 형상으로 이루어질 수 있다. 복수의 제2 돌출부(204)는 제1 방향(DR1)과 제2 방향(DR2)으로 각각 연장되어 메쉬 형상으로 이루어질 수 있다. 제1 방향(DR1)으로 연장된 제2 돌출부(204)와 제2 방향(DR2)으로 연장된 제2 돌출부(204)는 서로 교차할 수 있으며, 예를 들어 90도의 교차 각도를 가질 수 있다. 그러나 이에 제한되지 않으며 교차 각도는 경우에 따라 다르게 형성될 수도 있다.
복수의 제2 돌출부(204)가 메쉬 형상으로 이루어지면, 복수의 제2 돌출부(204)의 측면의 면적이 도 12의 실시예 대비해서 상대적으로 더욱 증가될 수 있다. 이에 따라, 복수의 제2 돌출부(204)의 측면 상에 배치된 제1 전극(210)의 경사 면적도 증가하여, 화소의 발광 효율 및 휘도를 향상시킬 수 있다.
도 15 내지 도 17을 참조하면, 또 다른 실시예에서 복수의 제2 돌출부(204)는 도트 형상으로 이루어질 수 있다. 복수의 제2 돌출부(204)는 단면 형상이 다각형이며 평면 형상이 다각형으로 이루어질 수 있다. 예를 들어, 복수의 제2 돌출부(204)는 측면이 90도 미만의 양의 각을 가지는 다각 기둥일 수 있다.
복수의 제2 돌출부(204)가 도트 형상으로 배치되고 단면 형상과 평면 형상이 각각 다가형으로 이루어진 경우, 전술한 도 12와 달리, 발광부(LEP)의 평면 면적이 비발광부(NLEP)의 평면 면적보다 상대적으로 크게 배치될 수 있다. 또한, 복수의 제2 돌출부(204)의 개수가 증가되면, 복수의 제2 돌출부(204) 측면의 면적이 도 12의 실시예 대비해서 상대적으로 증가될 수 있다. 이에 따라, 복수의 제2 돌출부(204)의 측면 상에 배치된 제1 전극(210)의 경사 면적도 증가하여, 화소의 발광 효율 및 휘도를 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 200: 평탄화막
202: 제1 돌출부 204: 제2 돌출부
206: 평탄부 210: 제1 전극
220: 화소 정의막 225: 절연 패턴
230: 발광층 240: 제2 전극

Claims (20)

  1. 박막 트랜지스터를 포함하는 제1 기판;
    상기 제1 기판 상에 배치되며, 복수의 돌출부를 포함하는 평탄화막;
    상기 평탄화막 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되며, 상기 복수의 돌출부와 대응하는 복수의 절연 패턴을 포함하는 화소 정의막;
    상기 제1 전극과 상기 화소 정의막 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 화소 정의막은 상기 제1 전극을 노출하는 개구부를 포함하며, 상기 복수의 돌출부는 상기 개구부와 중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 돌출부는 서로 이격되며, 상기 복수의 돌출부 사이에 배치되는 평탄부를 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 평탄부는 상기 복수의 절연 패턴과 비중첩하는 표시 장치.
  5. 제3 항에 있어서,
    상기 평탄부에서 상기 제1 전극과 상기 발광층이 접촉하고 상기 발광층과 상기 제2 전극이 접촉하는 표시 장치.
  6. 제3 항에 있어서,
    상기 복수의 돌출부는 평면 형상이 스트라이프 또는 메쉬 형상으로 이루어지는 표시 장치.
  7. 제6 항에 있어서,
    상기 복수의 돌출부는 단면이 반구형 또는 다각형인 표시 장치.
  8. 제3 항에 있어서,
    상기 복수의 돌출부는 평면 형상이 도트 형상으로 이루어지며, 상기 평탄부는 상기 제1 전극 상에서 상기 도트 형상을 제외한 나머지 영역인 표시 장치.
  9. 제8 항에 있어서,
    상기 복수의 돌출부는 평면 형상이 원형 또는 다각형인 표시 장치.
  10. 제3 항에 있어서,
    상기 복수의 돌출부의 평면 면적은 상기 평탄부의 평면 면적과 같거나 작은 표시 장치.
  11. 제10 항에 있어서,
    상기 복수의 돌출부의 평면 면적은 상기 평탄부의 평면 면적에 대해 40 내지 100%의 범위인 표시 장치.
  12. 제2 항에 있어서,
    상기 복수의 돌출부는 상기 제1 전극, 상기 발광층 및 상기 제2 전극과 중첩하는 표시 장치.
  13. 제2 항에 있어서,
    상기 복수의 절연 패턴은 상기 개구부 내에 배치되며, 상기 제1 전극과 상기 발광층 사이에 배치되는 표시 장치.
  14. 발광부 및 비발광부를 포함하는 제1 기판;
    상기 제1 기판 상에 배치되며, 복수의 돌출부를 포함하는 평탄화막;
    상기 평탄화막 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되며, 상기 복수의 돌출부와 대응하는 복수의 절연 패턴을 포함하는 화소 정의막;
    상기 제1 전극과 상기 화소 정의막 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 포함하며,
    상기 제1 전극, 복수의 돌출부, 상기 복수의 절연 패턴, 상기 발광층 및 상기 제2 전극은 상기 비발광부와 중첩하는 표시 장치.
  15. 제14 항에 있어서,
    상기 화소 정의막은 상기 제1 전극을 노출하는 개구부를 포함하며,
    상기 복수의 돌출부는 상기 개구부와 비중첩하는 제1 돌출부 및 상기 개구부와 중첩하는 제2 돌출부를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 돌출부와 상기 제2 돌출부 사이 및 상기 제2 돌출부들 사이에 배치되는 평탄부를 포함하며,
    상기 평탄부, 상기 제1 전극, 상기 발광층 및 상기 제2 전극은 상기 발광부와 중첩하는 표시 장치.
  17. 제16 항에 있어서,
    상기 발광부에서 상기 제1 전극은 상기 발광층과 접촉하고, 상기 비발광부에서 상기 제1 전극은 상기 복수의 절연 패턴과 접촉하는 표시 장치.
  18. 제15 항에 있어서,
    상기 제1 돌출부의 높이는 상기 제2 돌출부의 높이와 동일한 표시 장치.
  19. 제14 항에 있어서,
    상기 복수의 절연 패턴의 높이는 상기 화소 정의막의 높이와 동일한 표시 장치.
  20. 제14 항에 있어서,
    상기 제1 기판은 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 포함하는 표시 장치.

KR1020200110971A 2020-09-01 2020-09-01 표시 장치 Pending KR20220030451A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200110971A KR20220030451A (ko) 2020-09-01 2020-09-01 표시 장치
US17/406,068 US12245469B2 (en) 2020-09-01 2021-08-18 Display device having improved light emission efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200110971A KR20220030451A (ko) 2020-09-01 2020-09-01 표시 장치

Publications (1)

Publication Number Publication Date
KR20220030451A true KR20220030451A (ko) 2022-03-11

Family

ID=80359068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200110971A Pending KR20220030451A (ko) 2020-09-01 2020-09-01 표시 장치

Country Status (2)

Country Link
US (1) US12245469B2 (ko)
KR (1) KR20220030451A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210057680A1 (en) * 2018-03-30 2021-02-25 Sharp Kabushiki Kaisha Display device production method
CN114816112B (zh) * 2022-03-22 2025-04-08 上海天马微电子有限公司 触控显示面板及触控显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077261A (ko) 2013-12-27 2015-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP2015133293A (ja) 2014-01-15 2015-07-23 株式会社ジャパンディスプレイ 表示装置
US10680208B2 (en) 2015-03-11 2020-06-09 National Taiwan University Electroluminescent device and display pixel structure using the same
KR20170043148A (ko) 2015-10-12 2017-04-21 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
KR102519678B1 (ko) * 2016-08-01 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102401398B1 (ko) * 2017-05-15 2022-05-25 삼성디스플레이 주식회사 유기전계 발광 표시장치
KR102416417B1 (ko) * 2017-11-24 2022-07-04 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102726226B1 (ko) 2018-08-31 2024-11-04 엘지디스플레이 주식회사 발광 표시 장치

Also Published As

Publication number Publication date
US12245469B2 (en) 2025-03-04
US20220069043A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US10304388B2 (en) Organic light emitting display device
CN106373978B (zh) 薄膜晶体管阵列基板和包括其的有机发光二极管显示设备
CN104600200A (zh) 一种阵列基板及显示面板
US9954009B2 (en) Display device
KR20220060607A (ko) 표시 장치
US12349562B2 (en) Display device
KR20220077287A (ko) 표시 장치
KR20170080962A (ko) 타일형 유기발광 표시장치
KR102705561B1 (ko) 표시 장치
US12245469B2 (en) Display device having improved light emission efficiency
KR20170124071A (ko) 유기 발광 표시 장치
KR102772228B1 (ko) 표시 장치
KR102202797B1 (ko) 휘도 시야각 및 색 시야각을 개선한 유기발광 다이오드 표시장치
US20230309345A1 (en) Display device
WO2020133649A1 (zh) Oled显示面板及oled显示装置
KR20220090621A (ko) 표시 장치
US20240188333A1 (en) Display device
US12219818B2 (en) Display device
US11950478B2 (en) Display apparatus
US12183771B2 (en) Display device
US20240186307A1 (en) Light Emitting Display Device
KR102819914B1 (ko) 표시 장치
US20230282795A1 (en) Display device and method of fabricating the same
US20240373697A1 (en) Display device
US20240006570A1 (en) Display device and method of fabricating the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200901

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230703

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200901

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241216

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250512