KR20220001679A - Current power module package with dual side cooling with copper via spacers with upper and lower conductive layers - Google Patents
Current power module package with dual side cooling with copper via spacers with upper and lower conductive layers Download PDFInfo
- Publication number
- KR20220001679A KR20220001679A KR1020200079949A KR20200079949A KR20220001679A KR 20220001679 A KR20220001679 A KR 20220001679A KR 1020200079949 A KR1020200079949 A KR 1020200079949A KR 20200079949 A KR20200079949 A KR 20200079949A KR 20220001679 A KR20220001679 A KR 20220001679A
- Authority
- KR
- South Korea
- Prior art keywords
- via spacer
- dbc substrate
- semiconductor chip
- hole
- conductive layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 40
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 25
- 239000010949 copper Substances 0.000 title claims abstract description 25
- 238000001816 cooling Methods 0.000 title claims abstract description 18
- 230000009977 dual effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 230000017525 heat dissipation Effects 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 6
- 239000011347 resin Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
개시된 본 발명에 따른 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지는, 일면에 본딩 패턴이 구비되는 하부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장된 반도체칩; 상기 반도체칩 상에 구비되며, 상하 전도층이 구비되고 열 방출을 위해 높이 방향의 홀이 적어도 하나 형성되면서 홀 내에 금속이 충진되도록 형성되는 비아 스페이서; 상기 하부 DBC 기판과 대향되게 위치되는 상부 DBC 기판; 및 상기 반도체칩을 감싸도록 구비되는 봉합수지;를 포함한다.
본 발명에 의하면, 비아 스페이서에 높이 방향의 홀이 적어도 하나 형성되면서 홀 내에 금속이 충진되도록 형성되도록 하여 홀을 통해 열이 효율적으로 방출되고, 와이어 본드에 의해 반도체칩의 상부와 하부 DBC 기판을 연결하여 열을 상, 하부 DBC 기판에 의한 상, 하면 뿐만 아니라 와이어 본드를 통한 양측면을 통해서도 효과적으로 열을 방출 가능한 효과가 있다.A double-sided cooling power package having a copper via spacer having an upper and lower conductive layer according to the present invention disclosed herein includes a lower DBC substrate having a bonding pattern on one surface thereof; a semiconductor chip mounted on a lead frame of the lower DBC substrate; a via spacer provided on the semiconductor chip, the upper and lower conductive layers being provided, at least one hole in a height direction is formed for heat dissipation, and a metal is filled in the hole; an upper DBC substrate positioned to face the lower DBC substrate; and a sealing resin provided to surround the semiconductor chip.
According to the present invention, at least one hole in the height direction is formed in the via spacer so that the metal is filled in the hole, so that heat is efficiently discharged through the hole, and the upper part of the semiconductor chip and the lower DBC substrate are connected by wire bonding. Thus, there is an effect of effectively dissipating heat not only through the upper and lower surfaces of the upper and lower DBC substrates, but also through both sides through wire bonds.
Description
본 발명은 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지에 관한 것으로, 더욱 상세하게는 열 방출 효과를 개선한 전력 패키지에 관한 것이다.The present invention relates to a double-sided cooling power package having a copper via spacer having upper and lower conductive layers, and more particularly, to a power package having improved heat dissipation effect.
일반적으로 반도체 패키지는 하나 혹은 다수개의 반도체 칩을 리드 프레임 내에 있는 칩 패드(chip pad) 위에 탑재한 후, 봉합 수지(EMC : Epoxy Molding Compound)로 밀봉하여 내부를 보호한 후, 인쇄 회로 기판(Printed Circuit Board)에 실장하여 사용한다.In general, in a semiconductor package, one or more semiconductor chips are mounted on a chip pad in a lead frame, sealed with an Epoxy Molding Compound (EMC) to protect the inside, and then a printed circuit board (Printed Circuit Board) is used. It is used by mounting it on the Circuit Board).
그러나 최근 들어 전자 기기의 고속도화, 대용량화 및 고집적화가 급진전되면서 자동차, 산업 기기 및 가전제품에 적용되는 전력 소자(power device) 역시 저 비용으로 소형화 및 경량화를 달성해야 하는 요구에 직면하고 있다. However, in recent years, as high-speed, high-capacity, and high-integration of electronic devices are rapidly advancing, power devices applied to automobiles, industrial devices, and home appliances are also facing a need to achieve miniaturization and weight reduction at low cost.
이와 동시에 전력용 소자는 저발열과 고신뢰를 달성하여야 하기 때문에 하나의 반도체 패키지에 다수개의 반도체 칩을 탑재하는 전력용 모듈 패키지가 일반화되고 있다.At the same time, since the power device needs to achieve low heat generation and high reliability, a power module package in which a plurality of semiconductor chips are mounted in one semiconductor package has become common.
한편, 반도체 패키지에서 양면 냉각 파워 모듈을 제작하기 위해서는 절연 게이트 양극성 트랜지스터 (Insulated gate bipolartransistor, 이하 IGBT), 다이오드(diode)가 필요하다. 이 두 소자들을 high side와 low side의 회로 구성이 가능하도록 비아 스페이서(via spacer)가 필요하다.Meanwhile, in order to manufacture a double-sided cooling power module in a semiconductor package, an insulated gate bipolar transistor (IGBT) and a diode are required. A via spacer is required so that the circuit configuration of the high side and the low side of these two devices is possible.
양면 냉각 파워 모듈의 냉각을 위해서, 하부기판과 상부기판으로 DBC(direct bonded cupper) 기판을 사용하며, 하부기판 상에 하이브리드 자동차의 모터를 구동시키기 위한 IGBT, 다이오드 비아 스페이서를 일차적으로 솔더링 접합하고, 이 위에 다시 상부기판을 솔더링 접합한 구조로 이루어져 있다.For the cooling of the double-sided cooling power module, a direct bonded cupper (DBC) substrate is used as the lower substrate and the upper substrate, and the IGBT for driving the motor of the hybrid vehicle and the diode via spacer are first soldered on the lower substrate, It has a structure in which the upper substrate is again soldered on top of this.
이러한, 양면 냉각이 가능한 패키지와 관련된 기술이 한국등록특허 제2065118호에 제안된 바 있다.A technology related to a package capable of double-sided cooling has been proposed in Korean Patent Registration No. 2065118.
그러나 특허문헌 1은 스페이서가 열 방출을 방해하므로 전력 소자에서 발생하는 열을 전력소자 패키지 외부로 완전히 방출하는데 한계가 있는 문제점이 있었다.However, Patent Document 1 has a problem in that there is a limitation in completely dissipating heat generated from the power device to the outside of the power device package because the spacer prevents heat dissipation.
본 발명은 상기와 같은 점을 감안하여 안출된 것으로서, 본 발명의 해결과제는, 비아 스페이서의 홀을 통해 반도체칩에서 발생하는 열이 방출되게 한 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지를 제공하는데 그 목적이 있다.The present invention has been devised in view of the above points, and an object of the present invention is double-sided cooling having a copper via spacer having upper and lower conductive layers that allow heat generated from the semiconductor chip to be discharged through the hole of the via spacer. It aims to provide a power package.
상기 목적을 달성하기 위한 본 발명에 따른 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지는, 일면에 본딩 패턴이 구비되는 하부 DBC 기판; 상기 하부 DBC 기판의 리드 프레임에 실장된 반도체칩; 상기 반도체칩 상에 구비되며, 상하 전도층이 구비되고 열 방출을 위해 높이 방향의 홀이 적어도 하나 형성되면서 홀 내에 금속이 충진되도록 형성되어, 상기 반도체칩들의 높이를 맞추는 비아 스페이서; 상기 하부 DBC 기판과 대향되게 위치되는 상부 DBC 기판; 및 상기 반도체칩을 감싸도록 구비되는 봉합수지;를 포함할 수 있다.According to the present invention for achieving the above object, there is provided a double-sided cooling power package having a copper via spacer having an upper and lower conductive layer, comprising: a lower DBC substrate having a bonding pattern on one surface; a semiconductor chip mounted on a lead frame of the lower DBC substrate; a via spacer provided on the semiconductor chip, the upper and lower conductive layers being provided, at least one hole in the height direction is formed for heat dissipation, and a metal is filled in the hole to match the height of the semiconductor chips; an upper DBC substrate positioned to face the lower DBC substrate; and an encapsulating resin provided to surround the semiconductor chip.
상기 비아 스페이서가 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판을 연결하여 열을 방출시키는 와이어 본드를 포함할 수 있다.and a wire bond for dissipating heat by connecting an upper portion of the semiconductor chip that does not interfere with the via spacer and the lower DBC substrate.
상기 비아 스페이서는 구리 재질로 구비되거나, 상기 홀 내에 구리 재질로 충진할 수 있다.The via spacer may be formed of a copper material or may be filled in the hole with a copper material.
상기 비아 스페이서의 표면에 산화알루미늄(Al2O3) 또는 질화알루미늄(AlN)의 절연층을 더 포함하거나, 상기 홀의 개수가 조절 가능하여 방열 성능 조절이 가능할 수 있다.An insulating layer of aluminum oxide (Al2O3) or aluminum nitride (AlN) may be further included on the surface of the via spacer, or the number of holes may be adjustable, so that heat dissipation performance may be controlled.
본 발명에 의하면, 비아 스페이서에 높이 방향의 홀이 적어도 하나 형성되면서 홀 내에 금속이 충진되도록 형성되도록 하여 홀을 통해 열이 효율적으로 방출되고, 와이어 본드에 의해 반도체칩의 상부와 하부 DBC 기판을 연결하여 열을 상, 하부 DBC 기판에 의한 상, 하면 뿐만 아니라 와이어 본드를 통한 양측면을 통해서도 효과적으로 열을 방출 가능한 효과가 있다.According to the present invention, at least one hole in the height direction is formed in the via spacer so that the metal is filled in the hole, heat is efficiently discharged through the hole, and the upper and lower DBC substrates of the semiconductor chip are connected by wire bonding. Thus, there is an effect of effectively dissipating heat not only through the upper and lower surfaces of the upper and lower DBC substrates, but also through both sides through wire bonds.
도 1은 본 발명의 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지를 도시한 측면도이다.
도 2는 본 발명의 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지에서 비아 스페이서를 도시한 정면도 및 평면도이다.1 is a side view illustrating a double-sided cooling power package with copper via spacers having upper and lower conductive layers of the present invention.
2 is a front view and a plan view illustrating a via spacer in a double-sided cooling power package having a copper via spacer having upper and lower conductive layers according to the present invention.
본 발명의 상기와 같은 목적, 특징 및 다른 장점들은 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명함으로써 더욱 명백해질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지에 대해 상세히 설명하기로 한다.The above objects, features and other advantages of the present invention will become more apparent by describing preferred embodiments of the present invention in detail with reference to the accompanying drawings. Hereinafter, a spacerless double-sided cooling power package with wire bonding according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지를 도시한 측면도이고, 도 2는 본 발명의 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지에서 비아 스페이서를 도시한 정면도 및 평면도이다.1 is a side view showing a double-sided cooled power package having a copper via spacer having upper and lower conductive layers of the present invention, and FIG. 2 is a via in a double-sided cooled power package having a copper via spacer having upper and lower conductive layers of the present invention It is a front view and plan view showing a spacer.
도 1 및 도 2를 참조하면, 본 발명의 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지(100)는 하부 DBC 기판(110), 반도체칩(120), 비아 스페이서(130), 상부 DBC 기판(140), 와이어 본드(150) 및 봉합수지(160)를 포함하며, 상, 하부 DBC 기판(140, 110)에 의한 상하면과 함께 와이어 본드(140)에 의한 측면으로도 방열이 가능하다.1 and 2, the double-sided
하부 DBC 기판(110)은 반도체칩(120)을 실장을 위한 캐비티가 형성되고, 저면에 방열을 위한 히트싱크(도면에 미도시)가 구비되며, 상면에 본딩 패턴(도면에 미도시)이 패터닝된다.The
여기서, 히트싱크는 일반적인 금속 등으로 제작할 수 있다.Here, the heat sink may be made of general metal or the like.
본딩 패턴은 금속프레임에 리드 단자들이 패터닝되어 반도체칩(120)의 전기적 성능을 극대화 시킬 수 있다.In the bonding pattern, lead terminals are patterned on the metal frame to maximize the electrical performance of the
이러한, 본딩 패턴은 전체적으로 도금될 수 있으며, 도금물질은 니켈, 구리, 또는 기타 금속으로 이루어질 수 있다.The bonding pattern may be plated as a whole, and the plating material may be made of nickel, copper, or other metal.
반도체칩(120)은 하부 DBC 기판(110)의 본딩 패턴의 상면에 실장된 것으로서, 솔더링 또는 도전성 에폭시에 의해 실장된다.The
여기서, 반도체칩(120)은 전자기기의 다기능화, 고성능화 추세에 따라 전자기기의 설계를 다양화함으로써 전자기기의 설계에 따라 개수를 달리할 수 있다.Here, the number of
반도체칩(120)은 하부 DBC 기판(110)의 본딩 패턴의 상면에 실장된 것으로서, 솔더링 또는 도전성 에폭시에 의해 실장된다.The
여기서, 반도체칩(120)은 전자기기의 다기능화, 고성능화 추세에 따라 전자기기의 설계를 다양화함으로써 전자기기의 설계에 따라 개수를 달리할 수 있다.Here, the number of
비아 스페이서(Via spacer: 130)는 반도체칩(120)들의 높이를 기본적으로 맞추도록 반도체칩(120) 상에 구비되며, 상하 전도층(132, 134)이 구비되고 열 방출을 위해 높이 방향의 홀(136)이 적어도 하나 형성되면서 홀(136) 내에 금속이 충진되도록 형성된다.A
이때, 비아 스페이서(130)는 구리 재질 등으로 구비되거나, 홀(136) 내에 구리 재질로 충진하여 열전달 효율이 우수하다.In this case, the
더욱이, 비아 스페이서(130)는 상하 전도층(132, 134)의 표면에 산화알루미늄(Al2O3) 또는 질화알루미늄(AlN)의 절연층(도면에 미도시)을 더 포함하거나, 홀(136)의 개수가 조절 가능하여 방열 성능 조절이 가능하다.Furthermore, the
이렇게, 절연 기판의 일종인 비아 스페이서(130)를 사용하여 우수한 전기 절연 성능과 유연성을 실현 가능하다.In this way, excellent electrical insulation performance and flexibility can be realized by using the
한편, 비아 스페이서(130)는 도면에는 도시하지 않았지만 다음과 같은 공정으로 제조된다. 먼저, 세라믹 기판을 준비하고, 세라믹 기판에 수직 방향의 홀을 형성하고, 홀이 다수 형성된 세라믹 기판의 상하면에 금속층을 형성하고, 금속층 상에 드라이 필름층을 구비하며, 드라이 필름층을 노광(Exposure)/현상(Development) 처리한다. 그리고 드라이 필름층을 구리 도금 처리하여 홀 내부에 구리가 수용되도록 한 후 알루미늄 및 니켈을 표면에 도금 처리하며, 그 후에 스트라이핑(Striping)/에칭(Etching) 처리하게 된다.Meanwhile, although not shown in the drawings, the
상부 DBC 기판(140)은 상면에 방열을 위한 히트싱크(도면에 미도시)가 구비된다.The
여기서, 히트싱크는 일반적인 금속 등으로 제작할 수 있다.Here, the heat sink may be made of general metal or the like.
더욱이, 상부 DBC 기판(140)은 하부 DBC 기판(110)과 대향되게 위치된다.Furthermore, the
와이어 본드(150)는 상부 DBC 기판(130)이 간섭하지 않는 반도체칩(120)의 상부와 하부 DBC 기판(110)을 연결하면서 봉합수지(160)의 양측면을 통해서도 열을 방출시킨다.The
봉합수지(160)는 열과 압력에 의해 액체로 변한 상태로, 캐비티에 충전되어, 절연을 위해 반도체 패키지의 밀봉 기능을 한다.The
이때, 봉합수지(160)는 하부 DBC 기판(110)에 고정되는 와이어 본드(150)의 일부가 노출된 형태로 밀봉시킨다.At this time, the
이와 같이, 본 발명의 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지(100)는 비아 스페이서(130)에 형성된 홀(136) 내에 구리 등이 충진되어 충진물을 통해 반도체칩(120)들의 열을 효율적으로 방출하게 된다.As described above, in the double-sided
더욱이, 상부 DBC 기판(140)과 하부 DBC 기판(110)에 의한 상하부의 열 방출과 함께 와이어 본드(140)에 의한 양측면에서의 열 방출이 구현 가능하다.Moreover, heat dissipation from both sides by the
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those of ordinary skill in the art to which the present invention pertains can realize that the present invention may be embodied in other specific forms without changing its technical spirit or essential features. you will be able to understand Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.
100: 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지
110: 하부 DBC 기판
120: 반도체칩
130: 비아 스페이서
140: 상부 DBC 기판
150: 와이어 본드
160: 봉합수지100: double-sided cooling power package with copper via spacers having upper and lower conductive layers
110: lower DBC substrate
120: semiconductor chip
130: via spacer
140: upper DBC substrate
150: wire bond
160: sealing resin
Claims (4)
상기 하부 DBC 기판의 리드 프레임에 실장된 반도체칩;
상기 반도체칩 상에 구비되며, 상하 전도층이 구비되고 열 방출을 위해 높이 방향의 홀이 적어도 하나 형성되면서 홀 내에 금속이 충진되도록 형성되는 비아 스페이서;
상기 하부 DBC 기판과 대향되게 위치되는 상부 DBC 기판; 및
상기 반도체칩을 감싸도록 구비되는 봉합수지;를 포함하는 것을 특징으로 하는 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지.
a lower DBC substrate having a bonding pattern on one surface;
a semiconductor chip mounted on a lead frame of the lower DBC substrate;
a via spacer provided on the semiconductor chip, the upper and lower conductive layers being provided, at least one hole in a height direction is formed for heat dissipation, and a metal is filled in the hole;
an upper DBC substrate positioned to face the lower DBC substrate; and
A double-sided cooling power package having a copper via spacer having an upper and lower conductive layer, characterized in that it comprises a; encapsulant resin provided to surround the semiconductor chip.
상기 비아 스페이서가 간섭하지 않는 상기 반도체칩의 상부와 상기 하부 DBC 기판을 연결하여 열을 방출시키는 와이어 본드를 포함하는 것을 특징으로 하는 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지.
The method of claim 1,
and a wire bond for dissipating heat by connecting the upper part of the semiconductor chip and the lower DBC substrate where the via spacer does not interfere.
상기 비아 스페이서는 구리 재질로 구비되거나, 상기 홀 내에 구리 재질로 충진하는 것을 특징으로 하는 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지.
The method of claim 1,
The via spacer is provided with a copper material or the hole is filled with a copper material. A double-sided cooling power package having a copper via spacer having upper and lower conductive layers.
상기 비아 스페이서의 표면에 산화알루미늄(Al2O3) 또는 질화알루미늄(AlN)의 절연층을 더 포함하거나, 상기 홀의 개수가 조절 가능하여 방열 성능 조절이 가능한 것을 특징으로 하는 상하 전도층을 갖는 구리 비아 스페이서를 구비한 양면냉각 전력 패키지.The method of claim 1,
A copper via spacer having a top and bottom conductive layer, characterized in that it further comprises an insulating layer of aluminum oxide (Al2O3) or aluminum nitride (AlN) on the surface of the via spacer, or the number of holes is adjustable so that heat dissipation performance can be controlled Equipped with double-sided cooling power package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200079949A KR20220001679A (en) | 2020-06-30 | 2020-06-30 | Current power module package with dual side cooling with copper via spacers with upper and lower conductive layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200079949A KR20220001679A (en) | 2020-06-30 | 2020-06-30 | Current power module package with dual side cooling with copper via spacers with upper and lower conductive layers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220001679A true KR20220001679A (en) | 2022-01-06 |
Family
ID=79347900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200079949A Ceased KR20220001679A (en) | 2020-06-30 | 2020-06-30 | Current power module package with dual side cooling with copper via spacers with upper and lower conductive layers |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20220001679A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117374029A (en) * | 2023-12-07 | 2024-01-09 | 深圳平创半导体有限公司 | Silicon carbide device with double-sided heat dissipation structure, method and vehicle electric drive device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102065118B1 (en) | 2018-11-26 | 2020-03-03 | 현대오트론 주식회사 | Dual side cooling power module and manufacturing method of the same |
-
2020
- 2020-06-30 KR KR1020200079949A patent/KR20220001679A/en not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102065118B1 (en) | 2018-11-26 | 2020-03-03 | 현대오트론 주식회사 | Dual side cooling power module and manufacturing method of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117374029A (en) * | 2023-12-07 | 2024-01-09 | 深圳平创半导体有限公司 | Silicon carbide device with double-sided heat dissipation structure, method and vehicle electric drive device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100723454B1 (en) | Power module package with high heat dissipation capacity and its manufacturing method | |
| KR101208332B1 (en) | Clip structure for semiconductor package and a semiconductor package using the same | |
| US5767573A (en) | Semiconductor device | |
| US10818574B2 (en) | Plug-in type power module and subsystem thereof | |
| US11776867B2 (en) | Chip package | |
| US8723304B2 (en) | Semiconductor package and methods of fabricating the same | |
| KR102163662B1 (en) | Dual side cooling power module and manufacturing method of the same | |
| KR20090062612A (en) | Multi-chip package | |
| US20100059870A1 (en) | Chip package structure | |
| US20090243079A1 (en) | Semiconductor device package | |
| KR20090104478A (en) | Composite semiconductor package and its manufacturing method | |
| US7551455B2 (en) | Package structure | |
| KR20100126909A (en) | Power semiconductor module | |
| KR101388857B1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| CN110268519A (en) | Power Semiconductor Modules | |
| JP2022039912A (en) | Intelligent power module packaging structure | |
| US8031484B2 (en) | IC packages with internal heat dissipation structures | |
| KR20220001679A (en) | Current power module package with dual side cooling with copper via spacers with upper and lower conductive layers | |
| KR102418409B1 (en) | Electrically isolated power semiconductor with heat clip | |
| KR102484544B1 (en) | Current power module package with dual side cooling without spacer with wire bonding | |
| CN210443552U (en) | Heat dissipation structure for system-in-package | |
| KR102405129B1 (en) | Semiconductor package having exposed heat sink and method for fabricating the same | |
| CN112447650A (en) | Chip packaging part | |
| US20240282668A1 (en) | Protection dam for a power module with spacers | |
| KR20120117483A (en) | Power semiconductor package and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20200630 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20211014 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20220329 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20211014 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |