[go: up one dir, main page]

KR20210132271A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210132271A
KR20210132271A KR1020200049997A KR20200049997A KR20210132271A KR 20210132271 A KR20210132271 A KR 20210132271A KR 1020200049997 A KR1020200049997 A KR 1020200049997A KR 20200049997 A KR20200049997 A KR 20200049997A KR 20210132271 A KR20210132271 A KR 20210132271A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
light emitting
pattern
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200049997A
Other languages
English (en)
Inventor
이종찬
이현욱
박상준
송명훈
홍광택
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200049997A priority Critical patent/KR20210132271A/ko
Priority to US17/162,315 priority patent/US12308357B2/en
Priority to CN202110375432.0A priority patent/CN113555386A/zh
Publication of KR20210132271A publication Critical patent/KR20210132271A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H01L27/156—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L27/124—
    • H01L27/1248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 연장되고 서로 이격되어 배치된 복수의 제1 뱅크들, 상기 제1 뱅크들 사이에서 상기 제1 방향으로 서로 이격되어 배치된 복수의 제1 패턴들, 상기 제1 방향으로 연장되고, 서로 다른 상기 제1 뱅크 상에 서로 이격되어 배치된 제1 전극과 제2 전극, 상기 제1 패턴을 덮으며 상기 제1 기판 상에 배치되고 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮는 제1 절연층 및 상기 제1 절연층 상에 배치되어 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자를 포함하고, 상기 발광 소자는 상기 제1 패턴과 두께 방향으로 비중첩하며 상기 제1 패턴들 사이에 배치된 제1 발광 소자를 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 제조 공정 중 유실되는 발광 소자의 수를 최소화할 수 있는 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 전극 상에 배치되는 발광 소자의 정렬도가 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 제1 방향으로 연장되고 서로 이격되어 배치된 복수의 제1 뱅크들, 상기 제1 뱅크들 사이에서 상기 제1 방향으로 서로 이격되어 배치된 복수의 제1 패턴들, 상기 제1 방향으로 연장되고, 서로 다른 상기 제1 뱅크 상에 서로 이격되어 배치된 제1 전극과 제2 전극, 상기 제1 패턴을 덮으며 상기 제1 기판 상에 배치되고 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮는 제1 절연층 및 상기 제1 절연층 상에 배치되어 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자를 포함하고, 상기 발광 소자는 상기 제1 패턴과 두께 방향으로 비중첩하며 상기 제1 패턴들 사이에 배치된 제1 발광 소자를 포함한다.
상기 발광 소자는 상기 제1 패턴과 두께 방향으로 중첩하도록 배치된 제2 발광 소자를 더 포함하고, 상기 제1 기판의 상면을 기준으로 상기 제1 발광 소자가 배치된 위치는 상기 제2 발광 소자가 배치된 위치보다 낮을 수 있다.
상기 제1 패턴의 두께는 상기 제1 전극 및 상기 제2 전극의 두께보다 클 수 있다.
상기 제1 패턴의 두께는 상기 발광 소자의 직경보다 작을 수 있다.
상기 제1 패턴은 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 패턴의 폭은 상기 제1 전극과 상기 제2 전극 사이의 간격보다 작을 수 있다.
상기 제1 패턴의 폭은 상기 제1 전극과 상기 제2 전극 사이의 간격보다 크고, 상기 제1 전극과 상기 제2 전극은 적어도 일부분이 상기 제1 패턴 상에 배치될 수 있다.
상기 제1 기판 상에 배치된 제1 평탄화층을 더 포함하고, 상기 제1 뱅크들 및 상기 제1 절연층은 상기 제1 평탄화층 상에 배치되며, 상기 제1 패턴은 상기 제1 평탄화층과 일체화될 수 있다.
상기 복수의 제1 패턴들은 상기 제1 전극 또는 상기 제2 전극 중 상기 제1 뱅크와 비중첩하는 부분과 중첩하도록 배치되며 상기 제1 방향으로 배열될 수 있다.
상기 제1 전극과 중첩하는 제1 패턴과 상기 제2 전극과 중첩하는 제1 패턴은 상기 제1 전극과 상기 제2 전극이 이격된 방향으로 나란하게 배치될 수 있다.
상기 제1 전극과 중첩하는 제1 패턴과 상기 제2 전극과 중첩하는 제1 패턴은 상기 제1 전극과 상기 제2 전극이 이격된 방향으로 엇갈리도록 배치될 수 있다.
상기 제1 전극 상에 배치되어 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 더 포함할 수 있다.
상기 제1 전극은 상기 제1 방향과 다른 제2 방향으로 연장된 절곡부, 상기 제1 방향으로 연장되며 상기 절곡부보다 더 큰 폭을 갖는 확장부 및 상기 절곡부와 상기 확장부를 연결하며 상기 제1 방향으로 연장된 연장부를 포함하고, 상기 제1 패턴은 상기 제1 전극의 상기 확장부와 상기 제2 전극 사이에 배치될 수 있다.
상기 제2 전극은 상기 제1 절연층을 기준으로 상기 제1 전극과 대칭적 구조로 형성되고, 상기 제1 패턴들은 상기 제1 전극의 확장부와 상기 제2 전극의 확장부 사이에 배치되고, 상기 발광 소자는 양 단부가 각각 상기 확장부들 상에 배치될 수 있다.
상기 제1 전극의 확장부와 상기 제2 전극 사이의 제1 간격은 상기 제1 전극의 연결부와 상기 제2 전극 사이의 제2 간격보다 작고, 상기 제1 전극의 절곡부와 상기 제2 전극 사이의 최단 간격은 상기 제1 간격보다 크되 상기 제2 간격보다 작을 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 상에 배치된 제1 평탄화층, 상기 제1 평탄화층 상에 배치되고 서로 이격된 복수의 제1 뱅크들, 상기 제1 뱅크들 상에 배치되어 서로 이격된 제1 전극과 제2 전극, 상기 제1 평탄화층 상에 배치되어 상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층, 상기 제1 절연층 상에 배치되고 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 발광 소자 및 제2 발광 소자를 포함하고, 상기 제1 기판의 상면을 기준으로 상기 제1 발광 소자의 배치된 높이는 상기 제2 발광 소자의 배치된 높이보다 낮을 수 있다.
상기 제1 평탄화층은 상기 제1 뱅크들 사이에서 상면 일부가 돌출된 제1 패턴을 포함하고, 상기 제2 발광 소자는 상기 제1 패턴 상에 배치될 수 있다.
상기 제1 평탄화층은 상기 제1 뱅크들 사이에서 상기 제1 패턴이 형성되지 않은 부분을 포함하고, 상기 제1 발광 소자는 상기 제1 패턴이 형성되지 않은 부분 상에 배치될 수 있다.
상기 제1 평탄화층은 상기 제1 뱅크들 사이에서 상면 일부가 함몰된 홈부를 포함하고, 상기 제1 전극과 상기 제2 전극의 적어도 일부는 상기 홈부 내에 배치되며 상기 제1 발광 소자는 상기 홈부 내에 배치될 수 있다.
상기 제1 평탄화층은 상기 제1 뱅크들 사이에서 상기 홈부가 형성되지 않은 부분을 포함하고, 상기 제2 발광 소자는 상기 홈부가 형성되지 않은 부분 상에 배치될 수 있다.
상기 제1 기판과 상기 제1 평탄화층 사이에 배치된 제1 트랜지스터를 더 포함하고, 상기 제1 트랜지스터와 상기 제1 평탄화층 사이에 배치된 도전층으로써, 제1 전압 배선 및 제2 전압 배선을 포함하는 데이터 도전층을 더 포함하고, 상기 제1 전극은 상기 제1 트랜지스터를 통해 상기 제1 전압 배선과 전기적으로 연결되고, 상기 제2 전극은 상기 제2 전압 배선과 전기적으로 연결될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 전극들이 배치되는 뱅크들 사이에 배치된 복수의 패턴들을 포함한다. 복수의 패턴들은 전극 및 뱅크들이 연장된 방향을 따라 이격되어 배치되어 뱅크들 사이 영역에 단차를 형성할 수 있다. 이는 복수의 뱅크들과 유사하게 패턴들 사이에 발광 소자들이 배치될 수 있는 영역을 제공할 수 있고, 표시 장치의 제조 공정 중 발광 소자는 서로 이격된 패턴들 사이에 배치되도록 유도될 수 있다.
이에 따라, 표시 장치는 제조 공정 중 뱅크들 사이 이외의 영역에 배치되어 전극들과 연결되지 않고 유실되는 발광 소자의 수를 최소화할 수 있다. 또한, 상기 패턴들 사이에 배치된 발광 소자들은 양 단부가 전극 상에 원활하게 놓일 수 있어 발광 소자들의 정렬도가 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다.
도 4는 도 2의 Q4-Q4' 선을 따라 자른 단면도이다.
도 5는 도 2의 Q5-Q5' 선을 따라 자른 단면도이다.
도 6은 도 4의 QA 부분의 확대도이다.
도 7은 도 2의 Q6-Q6' 선을 따라 자른 단면도이다.
도 8은 다른 실시예에 따른 표시 장치의 일부 단면도이다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 10 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 13은 도 12의 제조 공정에서 일 서브 화소를 나타내는 평면도이다.
도 14 및 도 15는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 16은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계에서 서브 화소를 나타내는 평면도이다.
도 17 내지 도 19는 도 16의 제조 공정 단계에서 발광 소자들 및 제1 패턴의 배치를 나타내는 개략적인 단면도들이다.
도 20 및 도 21은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 22 내지 도 24는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도들이다.
도 25 및 도 26은 또 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도들이다.
도 27은 또 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도들이다.
도 28은 도 27의 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 29는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 30은 도 29의 QB-QB'선을 따라 자른 단면도이다.
도 31은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 32는 도 31의 QC-QC'선, QD-QD'선 및 QE-QE'선을 따라 자른 단면도이다.
도 33은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 34는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 35은 도 34의 QX-QX' 선을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 장치(10)를 기준으로 상부 방향, 즉 제3 방향(DR3)의 일 방향을 가리키고, “하부”, “바텀”, “하면”은 제3 방향(DR3)의 타 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 제1 방향(DR1)의 일 방향, “우”는 제1 방향(DR1)의 타 방향, “상”은 제2 방향(DR2)의 일 방향, “하”는 제2 방향(DR2)의 타 방향을 가리킨다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2은 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2을 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(30)가 배치된 영역을 포함하여, 발광 소자(30)와 인접한 영역으로 발광 소자(30)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(30)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 또한, 절단부 영역(CBA)들의 제1 방향(DR1)으로 이격된 간격은 발광 영역(EMA)의 제1 방향(DR1)으로 이격된 간격보다 작을 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(45)가 배치되고, 이들 사이의 간격은 제2 뱅크(45)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(30)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(21, 22) 일부가 배치될 수 있다. 각 서브 화소(PXn)마다 배치되는 전극(21, 22)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다.
도 3는 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다. 도 4는 도 2의 Q4-Q4'선을 따라 자른 단면도이다. 도 5는 도 2의 Q5-Q5' 선을 따라 자른 단면도이다. 도 3은 도 2의 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 3은 제1 서브 화소(PX1)에 배치된 발광 소자(30; 30A, 30B)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다. 도 4와 도 5는 제1 서브 화소(PX1)에 배치된 제1 패턴(70)을 가로지르는 단면으로, 그 상에 발광 소자(30)가 배치된 제1 패턴(70)과 그렇지 않은 제1 패턴(70)의 단면을 도시하고 있다.
도 2에 결부하여 도 3 내지 도 5를 참조하면, 표시 장치(10)는 제1 기판(11), 및 제1 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다.
구체적으로, 제1 기판(11)은 절연 기판일 수 있다. 제1 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(11)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
차광층(BML)은 제1 기판(11) 상에 배치될 수 있다. 차광층(BML)은 표시 장치(10)의 제1 트랜지스터(TR1)의 액티브층(ACT)과 중첩하도록 배치된다. 차광층(BML1)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터의 액티브층(ACT)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(12)은 차광층(BML)을 포함하여 제1 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 제1 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(TR1)들을 보호하기 위해 제1 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(12)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(12) 상에 배치된다. 반도체층은 제1 트랜지스터(TR1)의 액티브층(ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(GE)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(TR1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(TR1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
예시적인 실시예에서, 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc-Oxide, IGZO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
다른 예시적인 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치된다. 제1 게이트 절연층(13)은 반도체층을 포함하여, 버퍼층(12) 상에 배치될 수 있다. 제1 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(13)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(13) 상에 배치된다. 제1 게이트 도전층은 제1 트랜지스터(TR1)의 게이트 전극(GE)과 스토리지 커패시터의 제1 용량 전극(CSE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE)은 후술하는 제1 트랜지스터(TR1)의 제1 소스/드레인 전극(SD1)과 두께 방향으로 중첩하도록 배치될 수 있다. 몇몇 실시예에서, 제1 용량 전극(CSE)은 게이트 전극(GE)과 연결되어 일체화될 수 있으며, 일체화된 층은 부분적으로 게이트 전극(GE)과 제1 용량 전극(CSE)을 포함할 수 있다. 제1 용량 전극(CSE)은 제1 소스/드레인 전극(SD1)과 두께 방향으로 중첩하도록 배치되어 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 보호층(15)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(15)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 보호층(15)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 보호층(15) 상에 배치된다. 제1 데이터 도전층은 제1 트랜지스터(TR1)의 제1 소스/드레인 전극(SD1)과 제2 소스/드레인 전극(SD2), 및 데이터 라인(DTL)을 포함할 수 있다.
제1 트랜지스터(TR1)의 소스/드레인 전극(SD1, SD2)은 제1 층간 절연층(17)과 제1 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT)의 도핑 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(TR1)의 제2 소스/드레인 전극(SD2)은 또 다른 컨택홀을 통해 차광층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DTL)에서 인가되는 신호를 전달할 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(17)은 제1 데이터 도전층 상에 배치된다. 제1 층간 절연층(17)은 제1 데이터 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(17)은 제1 데이터 도전층을 덮으며 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제1 층간 절연층(17)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제1 층간 절연층(17) 상에 배치된다. 제2 데이터 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(TR1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(22)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(30)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제1 층간 절연층(17)에 형성된 컨택홀을 통해 제1 트랜지스터(TR1)의 제2 소스/드레인 전극(SD2)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(21)과도 접촉하며, 제1 트랜지스터(TR1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(21)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(19)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(19) 상에는 복수의 제1 뱅크(40)들, 제1 패턴(70), 복수의 전극(21, 22)들, 발광 소자(30), 제2 뱅크(45) 및 복수의 접촉 전극(26, 27)들이 배치된다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(51, 52, 53, 54)들이 더 배치될 수 있다.
복수의 제1 뱅크(40)들은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 복수의 제1 뱅크(40)들은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않으며 발광 영역(EMA) 내에 배치될 수 있다. 또한, 복수의 제1 뱅크(40)들은 제1 방향(DR1)으로 서로 이격되어 배치되고, 이들 사이에 발광 소자(30)가 배치되는 영역을 형성할 수 있다. 복수의 제1 뱅크(40)들은 각 서브 화소(PXn)마다 배치되어 표시 장치(10)의 표시 영역(DPA)에서 선형의 패턴을 형성할 수 있다. 도면에서는 2개의 제1 뱅크(40)들이 도시되어 있으나, 이에 제한되지 않는다. 후술하는 전극(21, 22)의 수에 따라 더 많은 수의 제1 뱅크(40)들이 더 배치될 수도 있다.
제1 뱅크(40)는 제1 평탄화층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(40)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(40)의 경사진 측면을 향해 진행될 수 있다. 제1 뱅크(40) 상에 배치되는 전극(21, 22)들은 반사율이 높은 재료를 포함할 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(40)의 측면에 배치된 전극(21, 22)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 즉, 제1 뱅크(40)는 발광 소자(30)가 배치되는 영역을 제공함과 동시에 발광 소자(30)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 제1 뱅크(40)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(40)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 제1 뱅크(40)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
일 실시예에 따르면, 표시 장치(10)는 제1 뱅크(40)들 사이에 배치된 복수의 제1 패턴(70)들을 포함할 수 있다. 복수의 제1 패턴(70)들은 제1 뱅크(40)보다 낮은 두께를 갖고 이들 사이에서 제2 방향(DR2)으로 이격 배치될 수 있다. 또한, 제1 패턴(70)의 폭은 제1 뱅크(40)들 사이의 간격보다 작을 수 있고, 제1 뱅크(40)와 이격 배치된다. 몇몇 실시예에서, 제1 패턴(70)은 제1 뱅크(40)와 동일한 재료를 포함하여 이와 동시에 형성될 수 있다.
상술한 바와 같이 제1 뱅크(40)들은 그 사이에 발광 소자(30)들이 배치되는 영역을 형성할 수 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(30)는 잉크에 분산된 상태로 후술하는 전극(21, 22)들 상에 분사되고, 전극(21, 22)들 상에 생성된 전계에 의해 이들 상에 배치될 수 있다. 여기서, 각 서브 화소(PXn)마다 배치된 제1 뱅크(40)들은 제1 평탄화층(19)의 상면으로부터 돌출된 형상을 가짐에 따라 이들 사이 영역과 그 외부 영역을 구분할 수 있고, 발광 소자(30)들이 제1 뱅크(40)들 사이에 배치되도록 유도할 수 있다. 이와 유사하게, 제1 뱅크(40)들 사이에 배치된 복수의 제1 패턴(70)들은 제1 뱅크(40)들 사이에서 발광 소자(30)들이 배치되는 영역에 단차를 형성할 수 있다. 제1 패턴(70)이 배치된 부분과 이들이 제2 방향(DR2)을 따라 서로 이격된 부분이 구분될 수 있고, 발광 소자(30)들은 제1 패턴(70)들이 이격된 사이에 배치되도록 유도될 수 있다. 이에 따라, 발광 소자(30)는 제1 뱅크(40)들 사이에서 특정 영역에 높은 밀도로 배치될 수 있고, 양 단부가 전극(21, 22)들 상에 원활하게 배치될 수 있다. 제1 패턴(70)에 대한 설명은 다른 도면들을 더 참조하여 후술하기로 한다.
복수의 전극(21, 22)은 제1 뱅크(40)와 제1 평탄화층(19) 상에 배치된다. 복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 제1 전극(21) 및 제2 전극(22)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 전극(21, 22)들과 분리될 수 있다. 몇몇 실시예에서, 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 발광 영역(EMA)들 사이에는 절단부 영역(CBA)이 배치되고, 제1 전극(21) 및 제2 전극(22)은 절단부 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에 배치된 다른 제1 전극(21) 및 제2 전극(22)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(21, 22)들은 각 서브 화소(PXn) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소(PXn) 넘어 연장되어 배치되거나, 제1 전극(21) 또는 제2 전극(22) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(21)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(TR1)와 전기적으로 연결되고, 제2 전극(22)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(21)은 제2 뱅크(45)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(22)도 제2 뱅크(45)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 몇몇 실시예에서 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 제2 뱅크(45)와 중첩하지 않도록 제2 뱅크(45)가 둘러싸는 발광 영역(EMA) 내에 배치될 수도 있다.
도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(21)과 제2 전극(22)이 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 각 서브 화소(PXn)마다 배치되는 제1 전극(21)과 제2 전극(22)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(21)과 제2 전극(22)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
제1 전극(21) 및 제2 전극(22)은 각각 제1 뱅크(40)들 상에 배치될 수 있다. 몇몇 실시예에서, 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(40)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(40)의 외면을 덮도록 배치될 수 있다. 제1 뱅크(40)의 측면 상에는 제1 전극(21)과 제2 전극(22)이 각각 배치되고, 제1 전극(21)과 제2 전극(22) 사이의 간격은 제1 뱅크(40) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(21)과 제2 전극(22)은 적어도 일부 영역이 제1 평탄화층(19) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(21, 22)은 발광 소자(30)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(21, 22)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(21, 22)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(21, 22)은 ITO/은(Ag)/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
복수의 전극(21, 22)들은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(21, 22)들은 후술하는 접촉 전극(26, 27)을 통해 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 접촉 전극(26, 27)을 통해 발광 소자(30)에 전달할 수 있다.
예시적인 실시예에서, 제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(21, 22)은 발광 소자(30)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(30)는 제1 전극(21)과 제2 전극(22) 상에 형성된 전계에 의해 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 예시적인 실시예에서, 표시 장치(10)의 발광 소자(30)는 잉크젯 프린팅 공정을 통해 전극(21, 22)들 상에 분사될 수 있다. 전극(21, 22) 상에 발광 소자(30)를 포함하는 잉크가 분사되면, 전극(21, 22)에 정렬 신호를 인가하여 전계를 생성한다. 잉크 내에 분산된 발광 소자(30)는 전극(21, 22) 상에 생성된 전계에 의해 유전영동힘을 받아 전극(21, 22) 상에 정렬될 수 있다.
제1 절연층(51)은 제1 평탄화층(19) 상에 배치된다. 제1 절연층(51)은 제1 평탄화층(19) 상에 배치된 제1 뱅크(40)들, 제1 전극(21)과 제2 전극(22), 및 제1 패턴(70)들을 덮도록 배치되되, 제1 전극(21)과 제2 전극(22) 상면 일부가 노출되도록 배치될 수 있다. 다시 말해, 제1 절연층(51)은 실질적으로 제1 평탄화층(19) 상에 전면적으로 형성되되, 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부(미도시)를 포함할 수 있다.
예시적인 실시예에서, 제1 절연층(51)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(51)은 제1 뱅크(40)들 사이에 배치된 제1 패턴(70)들을 덮도록 배치됨에 따라, 제1 패턴(70)들이 배열된 제2 방향(DR2)을 따라 상면 일부가 단차질 수 있다. 또한, 제1 절연층(51)은 제1 패턴(70)이 배치되지 않은 부분에서도 제1 전극(21)과 제2 전극(22)을 덮도록 배치됨에 따라 이들 사이에서 단차지게 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제1 절연층(51)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(51) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
제2 뱅크(45)는 제1 절연층(51) 상에 배치될 수 있다. 제2 뱅크(45)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(45)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다.
또한, 제2 뱅크(45)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극(21)과 제2 전극(22)은 제2 방향(DR2)으로 연장되어 제2 뱅크(45)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다. 제2 뱅크(45)의 제2 방향(DR2)으로 연장된 부분은 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 이에 따라, 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
일 실시예에 따르면 제2 뱅크(45)는 제1 뱅크(40)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(45)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하는 기능을 수행할 수 있다. 제2 뱅크(45)는 서로 다른 서브 화소(PXn)마다 다른 발광 소자(30)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제2 뱅크(45)는 제1 뱅크(40)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(30)는 제1 절연층(51) 상에 배치될 수 있다. 복수의 발광 소자(30)들은 각 전극(21, 22)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)들이 이격되는 간격은 특별히 제한되지 않는다. 또한, 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(21, 22)들이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 각 전극(21, 22)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
발광 소자(30)는 서로 다른 물질을 포함하는 발광층(36)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(30)들을 포함할 수 있다. 이에 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서는 각각 제1 색, 제2 색 및 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 각 서브 화소(PXn)들은 동일한 종류의 발광 소자(30)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(30)는 제1 뱅크(40)들 사이에서 양 단부가 각 전극(21, 22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)는 일 단부가 제1 전극(21) 상에 놓이고, 타 단부가 제2 전극(22) 상에 놓이도록 배치될 수 있다. 발광 소자(30)의 연장된 길이는 제1 전극(21)과 제2 전극(22) 사이의 간격보다 길고, 발광 소자(30)의 양 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다.
또한, 예시적인 실시예에서, 발광 소자(30)들은 제1 패턴(70)들이 이격된 사이 영역 또는 제1 패턴(70) 상에 배치될 수 있다. 일 예로, 발광 소자(30)는 제1 패턴(70)이 배치되지 않은 영역에 배치되는 제1 발광 소자(30A)와 제1 패턴(70) 상에 배치되는 제2 발광 소자(30B)를 포함할 수 있다. 제1 절연층(51)은 제1 뱅크(40)들 사이, 및 제1 전극(21)과 제2 전극(22) 사이에 배치되어 제1 패턴(70)들을 덮도록 배치될 수 있다. 제1 절연층(51) 상에 배치된 발광 소자(30)들은 제1 패턴(70)들 사이에서 그 높이가 낮은 제1 절연층(51) 상에 배치되되, 적어도 일부는 제1 패턴(70)과 두께 방향으로 중첩하도록 배치될 수도 있다. 도 3은 제1 패턴(70)과 두께 방향으로 비중첩하도록 배치된 제1 발광 소자(30A)의 양 단부를 가로지르는 단면이고, 도 4는 제1 패턴(70)과 두께 방향으로 중첩하도록 배치된 제2 발광 소자(30B)의 양 단부를 가로지르는 단면이다. 일 실시예에 따르면, 제1 뱅크(40)들 사이에는 제1 패턴(70)들이 배치되어 제1 절연층(51)이 단차지게 형성될 수 있고, 발광 소자(30)는 그 배치된 위치가 비교적 낮은 제1 발광 소자(30A)와 비교적 높은 제2 발광 소자(30B)들을 포함할 수 있다. 제1 패턴(70)들이 배치됨에 따라 대부분의 발광 소자(30)들은 더 낮은 위치에 배치되는 제1 발광 소자(30A)일 수 있다. 제1 발광 소자(30A)는 제1 패턴(70)들이 형성하는 단차에 의해 양 단부가 전극(21, 22)들 상에 놓이며 배치되는 것이 유도된 발광 소자(30)일 수 있다. 또한, 제2 발광 소자(30B)와 같이 몇몇 발광 소자(30)들은 제1 패턴(70) 상에서 더 높은 위치에 배치되면서 제1 전극(21) 및 제2 전극(22)과 전기적으로 연결될 수 있다.
다만, 이에 제한되지 않으며, 제1 패턴(70)의 배치 및 형상에 따라 제1 패턴(70) 상에는 발광 소자(30)들이 배치되지 않을 수도 있다. 이에 대한 설명은 다른 실시예가 참조된다.
발광 소자(30)는 제1 기판(11) 또는 제1 평탄화층(19)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 표시 장치(10)의 발광 소자(30)는 연장된 일 방향이 제1 평탄화층(19)과 평행하도록 배치되고, 발광 소자(30)에 포함된 복수의 반도체층들은 제1 평탄화층(19)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(30)가 다른 구조를 갖는 경우, 복수의 층들은 제1 평탄화층(19)에 수직한 방향으로 배치될 수도 있다.
발광 소자(30)의 양 단부는 각각 접촉 전극(26, 27)들과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(38)이 형성되지 않고 반도체층 일부가 노출되기 때문에, 상기 노출된 반도체층은 접촉 전극(26, 27)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 절연막(38) 중 적어도 일부 영역이 제거되고, 절연막(38)이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(26, 27)과 직접 접촉할 수도 있다.
제2 절연층(52)은 발광 소자(30) 상에 부분적으로 배치될 수 있다. 일 예로, 제2 절연층(52)은 발광 소자(30)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(30)의 일 단부 및 타 단부는 덮지 않도록 배치된다. 후술하는 접촉 전극(26, 27)들은 제2 절연층(52)이 덮지 않는 발광 소자(30)의 양 단부와 접촉할 수 있다. 제2 절연층(52) 중 발광 소자(30) 상에 배치된 부분은 평면상 제1 절연층(51) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(52)은 발광 소자(30)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(30)를 고정시킬 수 있다.
제2 절연층(52) 상에는 복수의 접촉 전극(26, 27)들과 제3 절연층(53)이 배치될 수 있다.
복수의 접촉 전극(26, 27)들은 일 방향으로 연장된 형상을 가질 수 있다. 접촉 전극(26, 27)의 제1 접촉 전극(26)과 제2 접촉 전극(27)은 각각 제1 전극(21)과 제2 전극(22) 중 일부 상에 배치될 수 있다. 제1 접촉 전극(26)은 제1 전극(21) 상에 배치되고, 제2 접촉 전극(27)은 제2 전극(22) 상에 배치되며, 제1 접촉 전극(26)과 제2 접촉 전극(27)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
몇몇 실시예에서, 제1 접촉 전극(26)과 제2 접촉 전극(27)은 일 방향으로 측정된 폭이 각각 제1 전극(21)과 제2 전극(22)의 상기 일 방향으로 측정된 폭과 같거나 더 작을 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)은 각각 발광 소자(30)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(21)과 제2 전극(22)의 상면 일부를 덮도록 배치될 수 있다.
복수의 접촉 전극(26, 27)들은 각각 발광 소자(30) 및 전극(21, 22)들과 접촉할 수 있다. 발광 소자(30)는 연장된 방향의 양 단부면에는 반도체층이 노출되고, 제1 접촉 전극(26)과 제2 접촉 전극(27)은 상기 반도체층이 노출된 단부면에서 발광 소자(30)와 접촉할 수 있다. 발광 소자(30)의 일 단부는 제1 접촉 전극(26)을 통해 제1 전극(21)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(27)을 통해 제2 전극(22)과 전기적으로 연결될 수 있다.
도면에서는 하나의 서브 화소(PXn)에 하나의 제1 접촉 전극(26)과 제2 접촉 전극(27)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(26)과 제2 접촉 전극(27)의 개수는 각 서브 화소(PXn)에 배치된 제1 전극(21)과 제2 전극(22)의 수에 따라 달라질 수 있다.
제3 절연층(53)은 제1 접촉 전극(26) 상에 배치된다. 제3 절연층(53)은 제1 접촉 전극(26)과 제2 접촉 전극(27)을 전기적으로 상호 절연시킬 수 있다. 제3 절연층(53)은 제1 접촉 전극(26)을 덮도록 배치되되, 발광 소자(30)가 제2 접촉 전극(27)과 접촉할 수 있도록 발광 소자(30)의 타 단부 상에는 배치되지 않을 수 있다. 제3 절연층(53)은 제2 절연층(52)의 상면에서 제1 접촉 전극(26) 및 제2 절연층(52)과 부분적으로 접촉할 수 있다. 제3 절연층(53)의 제2 전극(22)이 배치된 방향의 측면은 제2 절연층(52)의 일 측면과 정렬될 수 있다. 또한, 제3 절연층(53)은 비발광 영역, 예컨대 제1 평탄화층(19) 상에 배치된 제1 절연층(51) 상에도 배치될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 접촉 전극(27)은 제2 전극(22), 제2 절연층(52) 및 제3 절연층(53) 상에 배치된다. 제2 접촉 전극(27)은 발광 소자(30)의 타 단부 및 제2 전극(22)의 노출된 상면과 접촉할 수 있다. 발광 소자(30)의 타 단부는 제2 접촉 전극(27)을 통해 제2 전극(22)과 전기적으로 연결될 수 있다.
제2 접촉 전극(27)은 부분적으로 제2 절연층(52), 제3 절연층(53), 제2 전극(22) 및 발광 소자(30)와 접촉할 수 있다. 제1 접촉 전극(26)과 제2 접촉 전극(27)은 제2 절연층(52)과 제3 절연층(53)에 의해 상호 비접촉될 수 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제3 절연층(53)은 생략될 수 있다.
접촉 전극(26, 27)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 접촉 전극(26, 27)은 투명성 전도성 물질을 포함하고, 발광 소자(30)에서 방출된 광은 접촉 전극(26, 27)을 투과하여 전극(21, 22)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 절연층(54)은 제1 기판(11) 상에 전면적으로 배치될 수 있다. 제4 절연층(54)은 제1 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(51), 제2 절연층(52), 제3 절연층(53) 및 제4 절연층(54) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(51), 제2 절연층(52), 제3 절연층(53) 및 제4 절연층(54)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 6은 도 4의 QA 부분의 확대도이다. 도 7은 도 2의 Q6-Q6' 선을 따라 자른 단면도이다. 도 6은 도 4에서 제1 패턴(70)이 배치된 부분을 확대하여 도시하고 있고, 도 7은 제1 뱅크(40)들 사이에서 제1 패턴(70)들이 배열된 제2 방향(DR2)을 따라 배치된 발광 소자(30; 30A, 30B)들의 단면을 도시하고 있다.
도 3 내지 도 5에 결부하여 도 6 및 도 7을 참조하면, 제1 패턴(70)은 제1 뱅크(40)들 사이에서 제2 방향(DR2)으로 서로 이격 배치된다. 제1 패턴(70)을 덮도록 배치되는 제1 절연층(51)은 발광 소자(30)들이 배치되는 제1 뱅크(40)들 사이에서 그 하부에 배치된 제1 패턴(70)이 형성하는 단차를 따라 배치된다. 표시 장치(10)의 제조 공정 중 제1 절연층(51)과 제2 뱅크(45)를 형성한 뒤에 각 서브 화소(PXn)에 발광 소자(30)를 포함한 잉크를 분사하는 공정이 수행된다. 발광 소자(30)는 잉크에 분산된 상태로 전극(21, 22) 상에 분사되고, 전극(21, 22) 상에 형성된 전계에 의해 그 위치 및 배향 방향이 변하면서 양 단부가 각 전극(21, 22) 상에 놓이도록 배치된다.
잉크에 분산된 발광 소자(30)는 제2 뱅크(45)가 둘러싸는 발광 영역(EMA) 내에서 무작위로 위치할 수 있고, 제1 뱅크(40)들 사이 이외의 영역에 안착될 수도 있다. 제1 뱅크(40)들 사이 이외의 영역에 안착되는 발광 소자(30)들은 양 단부가 전극(21, 22)들과 전기적으로 연결되지 않고 제조 공정 중 유실된 발광 소자(30)가 될 수 있다. 발광 소자(30)의 유실률이 높을 경우 각 서브 화소(PXn)마다 필요한 발광 소자(30)의 수를 유지하기 위해 많은 양의 잉크를 분사할 필요가 있어 공정 수율이 낮아질 수 있다.
제1 뱅크(40)는 제1 평탄화층(19)을 기준으로 상면이 돌출된 형상을 가짐에 따라 발광 영역(EMA)을 위치에 따라 구분할 수 있고, 제1 뱅크(40)들이 형성하는 공간에 많은 수의 발광 소자(30)들이 위치하도록 유도할 수 있다. 이와 유사하게, 제1 패턴(70)들은 제1 평탄화층(19) 상면이 돌출되도록 형성되어 제1 뱅크(40)들 사이를 위치에 따라 구분할 수 있다. 제1 절연층(51)은 제1 패턴(70)들이 이격된 부분보다 제1 패턴(70)이 배치된 부분이 더 높은 위치에 배치될 수 있고, 잉크에 분산된 발광 소자(30)들은 전계에 의해 위치가 변할 때 제1 패턴(70)들이 이격된 공간으로 향하도록 유도될 수 있다. 예를 들어, 도 6에 도시된 바와 같이 제1 절연층(51)은 제1 기판(11) 또는 제1 평탄화층(19)의 상면을 기준으로 제1 패턴(70)이 배치되지 않고 이들이 이격된 부분이 제1 패턴(70) 상에 배치된 부분보다 그 높이가 낮을 수 있다. 잉크에 분산된 발광 소자(30)들은 대부분 더 낮은 위치의 제1 절연층(51) 상에 놓이도록 유도될 수 있다.
일 실시예에 따른 제1 패턴(70)은 제1 뱅크(40)들과 유사하게 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 발광 소자(30)들이 특정 위치에 배치되도록 유도할 수 있고, 많은 수의 발광 소자(30)들이 제1 뱅크(40)들 사이에 배치될 수 있다. 이에 따라 표시 장치(10)의 제조 공정 중 유실되는 발광 소자(30)의 수를 감소시킬 수 있고, 제1 뱅크(40)들 사이에서 발광 소자(30)들이 양 단부가 전극(21, 22) 상에 놓이도록 정렬될 수 있어 접촉 전극(26, 27)과 발광 소자(30) 간 접촉 불량이 방지될 수 있다.
발광 소자(30)는 제1 패턴(70)과 두께 방향으로 비중첩하도록 배치된 제1 발광 소자(30A)를 포함하고, 제1 발광 소자(30A)는 양 단부가 제1 전극(21)과 제2 전극(22) 상에 놓이도록 배치될 수 있다. 제1 발광 소자(30A)는 양 단부가 원하는 위치에 놓이도록 정렬된다. 다만, 발광 소자(30)가 제1 패턴(70) 상에 놓이더라도 양 단부가 접촉 전극(26, 27)과 원활하게 접촉된다면 전극(21, 22)들과 전기적으로 연결될 수 있다.
일 실시예에 따르면, 발광 소자(30)는 제1 패턴(70)과 두께 방향으로 중첩하도록 배치된 제2 발광 소자(30B)를 더 포함할 수 있다. 대부분의 발광 소자(30)들은 제1 발광 소자(30A)와 같이 제1 패턴(70)과 비중첩하도록 배치되나, 적어도 일부의 발광 소자(30)들은 제1 패턴(70) 상에서 접촉 전극(26, 27)들과 접촉할 수 있다. 제2 발광 소자(30B)는 제1 패턴(70) 상에 배치되어 제1 발광 소자(30A)보다 높게 위치할 수 있다. 제1 기판(11) 또는 제1 평탄화층(19)의 상면을 기준으로, 제1 발광 소자(30A)가 배치된 위치는 제2 발광 소자(30B)가 배치된 위치보다 낮을 수 있다. 이들 간의 높이 차이는 제1 패턴(70)의 두께에 따라 달라질 수 있다.
한편, 제1 패턴(70)은 제1 뱅크(40)들 사이에 배치된 제1 절연층(51)의 단차에 의해 발광 소자(30)들이 이들 사이에 배치되는 것이 유도될 정도로 충분한 두께를 가질 수 있다. 일 실시예에 따르면, 제1 패턴(70)의 두께(DP)는 전극(21, 22)들의 두께(TD)보다 두꺼울 수 있다. 제1 뱅크(40)들 사이의 제1 절연층(51)은 제1 평탄화층(19)의 상면을 기준으로 전극(21, 22)들에 의하여 부분적으로 단차가 형성될 수 있다. 제1 절연층(51) 중 제1 전극(21)과 제2 전극(22)을 덮는 부분은 제1 평탄화층(19)의 상면에 배치된 부분보다 높게 위치할 수 있다. 제1 패턴(70)은 그 두께(DP)가 전극(21, 22)의 두께(TD)보다 두꺼움에 따라, 제1 절연층(51) 중 제1 평탄화층(19) 및 전극(21, 22) 상에 배치된 부분보다 제1 패턴(70) 상에 배치된 부분이 더 높게 위치할 수 있다. 제1 패턴(70)들은 제1 뱅크(40)들 사이에서 유의미한 단차를 형성할 수 있고, 발광 소자(30)들이 특정 위치로 안착되는 것이 유도될 수 있다.
또한, 예시적인 실시예에서, 제1 패턴(70)의 폭(W1)은 제1 전극(21)과 제2 전극(22) 사이의 간격(W3)보다 작고, 제1 패턴(70)은 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 각 전극(21, 22)들은 제1 패턴(70)의 양 측면과 이격되도록 배치될 수 있고, 전극(21, 22)들 사이에 형성되는 단차는 발광 소자(30)들이 특정 위치로 안착되는 것이 더 효과적으로 유도될 수 있다.
또한, 제1 패턴(70)의 폭(W1)은 제2 절연층(52)의 폭(W2)보다 클 수 있다. 제2 절연층(52)은 발광 소자(30)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(30)를 고정시킬 수 있다. 이에 더하여 제2 절연층(52)은 그 폭(W2)이 발광 소자(30)의 길이(h)보다 작게 형성되어 발광 소자(30)의 양 단부는 단부면 및 측면이 노출되어 접촉 전극(26, 27)들과 접촉할 수 있다. 제2 발광 소자(30B)도 제1 평탄화층(19)의 상면에 수평하게 놓이도록 제1 패턴(70)은 일정 수준 이상의 폭을 가질 수 있다. 제1 패턴(70)의 폭이 너무 작을 경우, 제1 패턴(70) 상에 배치되는 제1 절연층(51)은 제2 발광 소자(30B)가 배치되기에 충분한 영역을 제공하지 못하고 제2 발광 소자(30B)는 일 단부가 기울어진 상태로 배치될 수도 있다. 제1 패턴(70)은 발광 소자(30)의 외면을 감싸는 제2 절연층(52)보다 큰 폭(W1)을 갖도록 형성되어 그 상부에 제2 발광 소자(30B)들이 안착될 수 있는 영역을 제공할 수 있다.
다만, 제1 패턴(70)의 폭(W1) 및 두께(DP)는 상술한 바에 제한되지 않으며, 제1 패턴(70)의 폭(W1)은 전극(21, 22)들 사이의 간격(W3)과 같거나 더 클 수 있으며, 경우에 따라서 발광 소자(30)의 길이(h)보다 더 클 수 있다. 또한, 제1 패턴(70)은 제1 뱅크(40)들과 동시에 형성되거나, 제1 뱅크(40)가 형성된 후에 별도의 패터닝 공정으로 형성될 수도 있으며, 몇몇 실시예에서 제1 패턴(70)은 그 하부에 배치된 제1 평탄화층(19)과 일체화될 수도 있다.
일 실시예에 따른 표시 장치(10)는 제1 뱅크(40)들 사이에서 일 방향으로 배열된 복수의 제1 패턴(70)들을 포함한다. 표시 장치(10)는 제조 공정 중 대부분의 발광 소자(30)들이 특정 위치에 정렬되도록 유도할 수 있고, 각 서브 화소(PXn)에서 유실되는 발광 소자(30)의 수를 최소화할 수 있다.
도 8은 다른 실시예에 따른 표시 장치의 일부 단면도이다. 도 8은 도 4와 유사하게 상부에 발광 소자(30)가 배치되지 않은 제1 패턴(70)을 가로지르는 단면을 도시하고 있다.
도 8을 참조하면, 표시 장치(10)는 제3 절연층(53)이 생략될 수 있다. 제2 접촉 전극(27)은 일부분이 제2 절연층(52) 상에 직접 배치될 수 있고, 제1 접촉 전극(26)과 제2 접촉 전극(27)은 제2 절연층(52) 상에서 서로 이격될 수 있다. 일 실시예에 따르면, 표시 장치(10)는 제3 절연층(53)이 생략되더라도 제2 절연층(52)이 유기 절연 물질을 포함하여 발광 소자(30)를 고정시키는 기능을 수행할 수 있다. 또한, 제1 접촉 전극(26)과 제2 접촉 전극(27)은 패터닝 공정을 통해 동시에 형성될 수 있다. 도 8의 실시예는 제3 절연층(53)이 더 생략된 점을 제외하고는 도 4의 실시예와 동일하다. 이하, 중복되는 설명은 생략하기로 한다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(30)는 원통형 또는 로드형(Rod)일 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(30)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(30)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 9를 참조하면, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 일 예로, 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 일 예로, 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에 따르면 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 9에서는 발광 소자(30)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(30)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 발광층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(30)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하, 다른 도면들을 더 참조하여 일 실시예에 따른 표시 장치(10)의 제 조 공정에 대하여 설명하기로 한다.
도 10 내지 도 12는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다. 도 13은 도 12의 제조 공정에서 일 서브 화소를 나타내는 평면도이다.
먼저, 도 10을 참조하면, 제1 절연층(51) 및 각 전극(21, 22)들이 배치되는 대상 기판(SUB)을 준비한다. 도면에 도시되지 않았으나, 대상 기판(SUB)은 상술한 제1 기판(11)을 포함하여 복수의 도전층들과 복수의 절연층들로 구성된 회로 소자들을 포함할 수 있다. 이하에서는 설명의 편의를 위해 이들을 포함한 대상 기판(SUB)으로 도시하여 설명하기로 한다.
이어, 대상 기판(SUB) 상에 서로 이격된 복수의 제1 뱅크(40)들을 형성한다. 제1 뱅크(40)는 대상 기판(SUB)의 상면으로부터 돌출된 형상을 가질 수 있다. 이에 대한 설명은 상술한 바와 동일하다.
다음으로 도 11을 참조하면, 대상 기판(SUB) 상에 제1 뱅크(40)들 사이에 배치되는 복수의 제1 패턴(70)들을 형성한다. 제1 패턴(70)은 제1 뱅크(40)들과 이격되어 이들보다 낮은 두께를 가질 수 있다. 도면에서는 제1 패턴(70)이 제1 뱅크(40)가 형성된 후에 배치되는 것을 예시하였으나, 이에 제한되지 않는다. 몇몇 실시예에서 제1 패턴(70)은 제1 뱅크(40)들과 동일한 재료를 포함하여 같은 공정에서 동시에 형성될 수 있다. 예를 들어, 제1 뱅크(40)를 형성하는 공정에서 하프톤 마스크(Half-tone mask)를 이용하여 그 두께가 서로 다른 제1 뱅크(40)들과 제1 패턴(70)을 동시에 형성할 수도 있다.
다음으로, 도 12 및 도 13을 참조하면, 제1 뱅크(40)들 상에 배치되는 제1 전극층(21')과 제2 전극층(22')을 형성한다. 제1 전극층(21')과 제2 전극층(22')은 제2 방향(DR2)으로 연장되고 제1 패턴(70)을 기준으로 서로 이격된다. 제1 전극층(21')과 제2 전극층(22')은 표시 장치(10)의 제조 공정 중 제2 방향(DR2)으로 연장되어 다른 서브 화소(PXn)에도 배치될 수 있다. 이들은 후속 공정에서 발광 소자(30)를 배치한 뒤, 각 서브 화소(PXn)의 절단부 영역(CBA)에서 제1 전극(21')과 제2 전극(22')을 분리하는 단선 공정이 수행되어 각각 제1 전극(21)과 제2 전극(22)을 형성할 수 있다.
한편, 제1 패턴(70)들은 제1 뱅크(40)들 사이, 또는 제1 전극층(21')과 제2 전극층(22') 사이에서 제2 방향(DR2)으로 이격 배열될 수 있다. 제1 뱅크(40)들 사이 영역 중 제1 패턴(70)이 배치된 영역과 제1 패턴(70)이 배치되지 않는 이들 사이 영역이 구분될 수 있고, 상기 영역들은 서로 다른 높이를 가질 수 있다. 다음으로, 제1 패턴(70)과 전극층(21', 22')들을 덮는 제1 절연층(51)과, 그 상에 배치되는 제2 뱅크(45)를 형성하고 제1 뱅크(40)들 사이에 발광 소자(30)들을 배치한다.
도 14 및 도 15는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다.
도 14 및 도 15를 참조하면, 제1 패턴(70)과 제1 전극층(21') 및 제2 전극층(22')을 덮는 제1 절연물층(51')을 형성하고, 제1 절연물층(51') 상에 배치되며 각 서브 화소(PXn)의 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸는 제2 뱅크(45)를 형성한다. 제1 절연물층(51')은 대상 기판(SUB) 상에서 전면적으로 배치되며, 제1 패턴(70)과 전극층(21', 22')들을 덮을 수 있다. 제1 절연물층(51')은 전극층(21', 22')들 상면이 노출되도록 후속 공정에서 일부 제거되어 제1 절연층(51)을 형성할 수 있다. 제2 뱅크(45)는 각 서브 화소(PXn)를 둘러싸도록 배치되어 이들을 서로 구분함과 동시에 발광 영역(EMA)과 절단부 영역(CBA)을 구분할 수 있다. 이에 대한 설명은 상술한 바와 동일하다.
도 16은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계에서 서브 화소를 나타내는 평면도이다. 도 17 내지 도 19는 도 16의 제조 공정 단계에서 발광 소자들 및 제1 패턴의 배치를 나타내는 개략적인 단면도들이다. 도 17은 제1 패턴(70)이 형성하는 단차에 의해 발광 소자(30)들이 제1 패턴(70)이 배치되지 않은 부분에 위치하는 것을 도시하고 있고, 도 18은 제1 패턴(70) 상에 발광 소자(30)가 배치된 부분을 도시하고 있다. 도 19는 제2 방향(DR2)으로 이격된 제1 패턴(70)들 사이에 몇몇 발광 소자(30)들이 배치된 것을 도시하고 있다.
다음으로, 도 16 내지 도 19를 참조하면, 제1 뱅크(40)들 사이에 복수의 발광 소자(30)들을 배치한다. 발광 소자(30)는 제1 절연물층(51') 상에서 양 단부가 각각 제1 전극층(21')과 제2 전극층(22') 상에 배치될 수 있다. 발광 소자(30)는 잉크 내에 분산된 상태로 대상 기판(SUB) 상에 분사될 수 있다. 예시적인 실시예에서, 발광 소자(30)는 잉크 내에 분산된 상태로 준비되고 잉크젯 프린팅 장치를 이용한 프린팅 공정으로 대상 기판(SUB) 상에 분사될 수 있다. 잉크젯 프린팅 장치를 통해 분사된 잉크는 제2 뱅크(45)가 둘러싸는 영역 내에 안착될 수 있다. 제2 뱅크(45)는 잉크가 이웃하는 다른 서브 화소(PXn)로 넘치는 것을 방지할 수 있다.
발광 소자(30)를 포함하는 잉크가 분사되면, 각 전극층(21', 22')에 전기 신호를 인가하여 복수의 발광 소자(30)들을 제1 절연물층(51') 상에 배치한다. 복수의 전극층(21', 22')들에 전기 신호를 인가하면, 전극층(21', 22') 상에는 전계가 생성될 수 있다. 잉크 내에 분산된 발광 소자(30)는 상기 전계에 의해 유전영동힘을 받을 수 있고, 유전영동힘을 받은 발광 소자(30)는 배향 방향 및 위치가 바뀌면서 제1 절연물층(51') 상에 안착될 수 있다. 여기서, 몇몇 발광 소자(30)들은 제1 패턴(70)이 배치되지 않은 이들 사이 영역에 배치되고(도 17의 '30A'), 다른 몇몇 발광 소자(30)들은 제1 패턴(70) 상에 배치될 수 있다(도 18의 '30B'). 또한, 제1 패턴(70) 중 일부는 그 상부에 발광 소자(30)들이 배치되지 않을 수도 있다. 제1 패턴(70)들은 발광 소자(30)들이 양 단부가 전극(21, 22) 또는 전극층(21', 22') 상에 놓일 수 있는 위치로 이동하도록 유도할 수 있고, 발광 소자(30)들 중 대부분은 제1 패턴(70)이 형성하는 단차에 의해 더 낮은 위치에 배치될 수 있다. 다만, 도 5에서 예시한 바와 같이 적어도 하나의 발광 소자(30)는 제1 패턴(70) 상에 배치될 수도 있으며, 이러한 발광 소자(30)들도 접촉 전극(26, 27)을 통해 각 전극(21, 22)들과 전기적으로 연결될 수 있다.
도 20 및 도 21은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도들이다. 도 20 및 도 21에서는 상부에 발광 소자(30)가 배치되지 않은 제1 패턴(70)의 단면을 도시하고 있다.
다음으로, 도 21을 참조하면 제1 전극층(21')과 제2 전극층(22')의 상면이 노출되도록 제1 절연물층(51')을 일부 제거하여 제1 절연층(51)을 형성한다. 제1 절연층(51)은 각 전극층(21', 22') 일부를 노출하는 개구부(OP)를 포함할 수 있다. 개구부(OP)를 통해 노출된 전극층(21', 22')들의 상면은 후술하는 접촉 전극(26, 27)들과 접촉할 수 있다.
이어, 제1 전극층(21')과 제2 전극층(22') 중 절단부 영역(CBA)에 배치된 부분을 단선하는 공정을 수행하여 제1 전극(21)과 제2 전극(22)을 형성하고, 발광 소자(30) 상에 배치된 제2 절연층(52), 제3 절연층(53), 및 접촉 전극(26, 27)들을 형성한다. 발광 소자(30)의 정렬을 위한 전기 신호는 복수의 서브 화소(PXn)들에 연결된 전극층(21', 22')을 통해 인가될 수 있다. 다만, 표시 장치(10)의 구동을 위해 각 전극층(21', 22')들은 절단부 영역(CBA)에서 서로 분리되어 전극(21, 22)을 형성하고, 각 전극(21, 22)들은 각 서브 화소(PXn)에 배치된 제1 트랜지스터(TR1)를 통해 개별적으로 구동할 수 있다.
이어, 도면으로 도시하지 않았으나, 대상 기판(SUB) 상에 배치되는 부재들을 덮는 제4 절연층(54)을 형성하여 표시 장치(10)를 제조할 수 있다.
이하, 다른 도면들을 참조하여 표시 장치(10)의 다른 실시예에 대하여 설명하기로 한다.
표시 장치(10)는 제1 뱅크(40)들 사이에 배치되는 제1 패턴(70)을 포함한다. 도 6에서는 제1 패턴(70)의 폭(W1)이 전극(21, 22)들 사이의 간격(W3)보다 작은 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 제1 패턴(70)의 폭(W1) 및 두께(DP)는 발광 소자(30)들이 특정 위치로 정렬되도록 유도할 수 있는 범위 내에서 다양하게 변형될 수 있다.
도 22 내지 도 24는 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도들이다. 도 22 및 도 23에서는 발광 소자(30)가 배치되지 않은 제1 패턴(70_1, 70_2)의 단면을 도시하고, 도 24에서는 제2 발광 소자(30B)가 배치된 제1 패턴(70_3)의 단면을 도시하고 있다.
도 22를 참조하면, 일 실시예에 따른 표시 장치(10)의 제1 패턴(70_1)은 그 폭(W1)이 전극(21_1, 22_1)들 사이의 간격(W3)과 동일하고, 제1 패턴(70_1)은 양 측면이 각 전극(21_1, 22_1)과 접촉할 수 있다. 본 실시예의 제1 패턴(70_1)은 더 큰 폭(W1)을 가짐으로써 양 측면이 전극(21_1, 22_1)들과 접촉하도록 형성될 수 있고, 그 상부에 배치된 제1 절연층(51)은 제2 발광 소자(30B)가 수평하게 배치될 수 있는 공간을 제공할 수 있다.
또한, 도 23을 참조하면, 일 실시예에 따른 제1 패턴(70_2)은 그 폭(W1)이 전극(21_2, 22_2)들 사이의 간격(W3)보다 크고, 전극(21_2, 22_2)의 일 측이 제1 패턴(70_2) 상에 배치될 수 있다. 본 실시예는 제1 패턴(70_2)의 폭(W1)이 더 크게 형성됨으로써 전극(21_2, 22_2)들의 일 측이 제1 패턴(70_2) 상에 배치된 점에서 다른 실시예와 차이가 있다. 도면에 도시하지 않았으나, 제1 패턴(70_2) 상에 배치된 제2 발광 소자(30B)는 양 단부가 전극(21_2, 22_2)들 상에 놓이도록 배치될 수 있고, 이에 따라 제2 발광 소자(30B)도 양 단부가 접촉 전극(26, 27)들과 원활하게 접촉할 수 있다. 도 5의 실시예와 달리, 본 실시예는 제1 뱅크(40) 사이에서 전극(21_2, 22_2)들과 전기적으로 연결되는 발광 소자(30)의 수를 더 증가시킬 수 있다.
한편, 제1 패턴(70)의 폭이 비교적 좁은 상태에서는 그 상에 배치되는 제2 발광 소자(30B)가 접촉 전극(26, 27)과 원활하게 접촉하는 것이 용이하지 않을 수 있다. 제1 패턴(70)의 폭에 따라 발광 소자(30)들이 수평하게 배치되지 않고 기울어진 상태로 놓일 확률이 높고, 이러한 발광 소자(30)들은 접촉 불량으로 인하여 전기 신호가 전달되지 않을 수 있다. 표시 장치(10)는 제1 패턴(70)의 두께를 조절하여 전계에 의하여 발광 소자(30)들이 정렬될 때, 제1 패턴(70) 상에는 발광 소자(30)들이 배치되지 않고, 대부분의 발광 소자(30)들이 제1 패턴(70)을 넘어 제1 패턴(70)들 사이로 위치하도록 유도할 수 있다.
도 24를 참조하면, 일 실시예에 따른 제1 패턴(70_3)은 그 두께(DP_3)가 각 전극(21, 22)들의 두께(TD)보다 크되, 발광 소자(30)의 직경(DN)보다 작을 수 있다. 제1 패턴(70_3)의 두께(DP_3)가 발광 소자(30)의 직경(DN)보다 작을 경우, 표시 장치(10)의 제조 공정 중 발광 소자(30)들이 전계에 의해 위치가 변하면서 제1 패턴(70_3) 상에서 다른 위치로 이동할 수 있다. 발광 소자(30)들을 정렬하기 위해 전계를 생성한 상태에서 일정 시간 지속시킬 경우, 발광 소자(30)들 중 제1 패턴(70_3) 상에 놓인 발광 소자들이 위치가 변하면서 제1 패턴(70_3)이 배치되지 않은 위치로 이동할 수 있다. 또한, 제1 전극(21)과 제2 전극(22) 사이에 배치된 발광 소자(30)들 중, 접촉 전극(26, 27)들이 부분적으로 배치되는 제1 뱅크(40)들 사이 이외의 영역에 배치된 발광 소자(30)들도 위치가 변하면서 제1 패턴(70_3)을 넘어 이동할 수도 있다. 도면에서는 제1 패턴(70_3) 상에 제2 발광 소자(30B)가 배치된 것이 예시되어 있으나, 본 실시예는 더 많은 수의 발광 소자(30)들이 제1 발광 소자(30A)와 같이 제1 패턴(70_3)과 비중첩하도록 배치될 수 있다. 본 실시예는 제1 패턴(70_3)의 두께(DP_3)가 발광 소자(30)의 직경(DN)보다 더 작게 형성됨으로써, 대부분의 발광 소자(30)들이 제1 발광 소자(30A)와 같은 배치를 가질 수 있다. 일 예로, 제1 패턴(70_3)의 두께(DP_3)는 발광 소자(30)의 직경의 절반보다 작을 수도 있다.
한편, 표시 장치(10)는 제1 뱅크(40)들 사이 영역에 단차를 형성하여 발광 소자(30)들이 특정 위치에 배치되도록 유도할 수 있다면 제1 패턴(70)의 형상이나 그 형태는 다양하게 변형될 수 있다. 즉, 제1 전극(21) 및 제2 전극(22)들과 전기적으로 연결된 발광 소자(30)들 중 적어도 어느 일부가 다른 발광 소자(30)보다 더 높은 위치 또는 낮은 위치에 배치될 수 있다면 제1 패턴(70)의 형태는 변형될 수 있다.
도 25 및 도 26은 또 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도들이다.
도 25는 발광 소자(30)가 배치되지 않는 제1 패턴(70_4)을 가로지르는 단면을 도시하고 있다. 도 25를 참조하면, 일 실시예에 따른 제1 패턴(70_4)은 그 하부에 배치된 제1 평탄화층(19)과 일체화될 수 있다. 제1 평탄화층(19)을 형성하는 공정에서 제1 뱅크(40) 사이 영역에서 상면 일부가 돌출된 제1 패턴(70_4)을 형성할 수 있다. 표시 장치(10)의 제조 공정 중, 제1 패턴(70_4)은 다양한 공정 중에 형성될 수 있다. 상술한 바와 같이 제1 뱅크(40)들과 동시에 형성되거나 그 이후에 형성될 수 있고, 경우에 따라 제1 평탄화층(19)의 상면 일부를 돌출시켜 제1 패턴(70_4)을 형성할 수도 있다. 본 실시예는 제1 패턴(70_4)이 제1 평탄화층(19)과 일체화된 점에서 도 5의 실시예와 차이가 있다. 제1 평탄화층(19)은 상면이 돌출되어 형성된 제1 패턴(70_4)들과, 제1 패턴(70_4)이 형성되지 않은 부분을 포함할 수 있고, 발광 소자(30)들 중 제1 발광 소자(30A)는 제1 패턴(70_4)이 형성되지 않은 부분에 배치되고, 제2 발광 소자(30B)는 제1 패턴(70_4) 상에 배치될 수 있다. 표시 장치(10)의 제조 공정 중 대부분의 발광 소자(30)들은 제1 패턴(70_4)이 배치되지 않은 부분에 위치하도록 유도될 수 있다.
또한, 도 26을 참조하면, 제1 평탄화층(19_5)은 제1 뱅크(40)들 사이에서 상면 일부가 함몰된 홈부를 포함하고, 발광 소자(30)들 중 적어도 일부는 상기 홈부 내에 배치될 수 있다. 제1 평탄화층(19_5)을 형성하는 공정에서 제1 뱅크(40) 사이 영역에서 상면 일부가 함몰된 홈부를 형성할 수 있다. 표시 장치(10)의 제조 공정 중, 발광 소자(30)들이 서로 다른 위치에 놓일 수 있도록 그 하부에 단차를 형성하는 공정이 수행될 수 있다. 일 예로, 제1 평탄화층(19_5)을 형성한 뒤, 제1 컨택홀(CT1)과 제2 컨택홀(CT2)을 형성하는 공정에서 제1 뱅크(40)들 사이에 홈부를 형성할 수 있다. 제1 뱅크(40)들 사이에는 홈부와 그 이외의 영역들이 형성됨에 따라 제2 방향(DR2)을 따라 단차가 형성될 수 있고, 제1 뱅크(40)들 사이에 배치되는 발광 소자(30)들은 제1 기판(11)의 상면을 기준으로 서로 다른 높이를 갖도록 배치될 수 있다. 본 실시예는 제1 평탄화층(19_5)의 상면 일부가 함몰된 점에서 다른 실시예들과 차이가 있다.
예시적인 실시예에서, 홈부의 폭(W4)은 각 전극(21_5, 22_5)들 사이의 간격(W3)보다 크고, 전극(21_5, 22_5)들은 적어도 일부분이 상기 홈부 내에 배치될 수 있다. 발광 소자(30)들은 전계에 의해 위치가 변하면서 그 높이가 낮은 홈부 내로 이동하도록 유도될 수 있고, 대부분의 발광 소자(30)들이 홈부 내에 배치될 수 있다. 도면에서는 홈부 내에 제1 발광 소자(30A)가 배치된 것이 예시되어 있으나, 이에 제한되지 않고 홈부가 형성되지 않은 부분에서 제1 발광 소자(30A)보다 높은 위치에 배치된 제2 발광 소자(30B)를 더 포함할 수 있다.
한편, 제1 패턴(70)의 형상은 특별히 제한되지 않는다. 이상의 도면에서는 제1 패턴(70)이 평면 및 단면 상 사각형의 형상을 갖는 것을 예시하였으나, 이에 제한되는 것은 아니다.
도 27은 또 다른 실시예에 따른 표시 장치의 일부분을 나타내는 단면도들이다. 도 28은 도 27의 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 27 및 도 28을 참조하면, 일 실시예에 따른 제1 패턴(70_6)은 상면이 곡률진 형상을 가질 수 있다. 몇몇 실시예에서, 제1 패턴(70_6)은 반구(Half-sphere)의 형상을 가지고, 평면 상 원형이고 단면 상 반원의 형상을 가질 수 있다. 제1 절연층(51_6) 중 제1 패턴(70_6) 상에 배치되는 부분은 상면이 평탄하게 형성되지 않을 수 있고, 그 상에 위치하는 발광 소자(30)는 전계에 의해 제1 패턴(70_6)과 비중첩하도록 위치가 변할 수 있다. 이에 따라, 발광 소자(30)들은 제1 패턴(70_6) 상에는 배치되지 않고, 제1 패턴(70_6)과 중첩하는 부분의 제2 절연층(52_6)은 제1 절연층(51_6)과 직접 접촉할 수 있다. 본 실시예는 제1 패턴(70_6)의 상면이 곡률진 형상을 가짐에 따라, 제2 발광 소자(30B)가 배치되지 않고 제1 발광 소자(30A)들만이 배치된 점에서 다른 실시예들과 차이가 있다.
도 29는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 30은 도 29의 QB-QB'선을 따라 자른 단면도이다. 도 31은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 32는 도 31의 QC-QC'선, QD-QD'선 및 QE-QE'선을 따라 자른 단면도이다. 도 30 및 도 32는 제2 방향(DR2)을 따라 제1 패턴(70_7)들과 발광 소자(30)의 일 단부 또는 타 단부가 배치된 부분을 가로지르는 단면을 도시하고 있다.
도 29 내지 도 32를 참조하면, 일 실시예에 따른 제1 패턴(70_7, 70_8)들은 제1 전극(21) 또는 제2 전극(22)과 중첩하도록 배치될 수 있다. 제1 패턴(70_7, 70_8)들은 제1 뱅크(40)들 사이에서 제1 전극(21) 및 제2 전극(22)이 제1 평탄화층(19) 상에 직접 배치된 부분에 배치되어 각 전극(21, 22)들에 단차를 형성할 수 있다. 제1 패턴(70_7, 70_8)은 발광 소자(30)가 배치되더라도 쉽게 이동할 수 있도록 작은 폭을 갖고 전극(21, 22)들과 중첩하도록 배치될 수 있다. 제1 패턴(70_7, 70_8)이 전극(21, 22)들 사이에 배치된 실시예와 달리, 본 실시예는 전극(21, 22)이 발광 소자(30)의 단부에 놓이는 부분에 단차가 형성됨에 따라 대부분의 발광 소자(30)들이 제1 패턴(70_7, 70_8)들과 비중첩하도록 배치될 수 있다(도 30 및 도 32의 '30A').
몇몇 실시예에서, 제1 전극(21)과 중첩하는 제1 패턴(70_7, 70_8)과 제2 전극(22)과 중첩하는 제1 패턴(70_7, 70_8)은 제1 뱅크(40)들 사이에서 나란히 배치되거나 서로 엇갈리도록 배치될 수 있다. 예를 들어, 도 29 및 도 30의 실시예와 같이 제1 전극(21)과 중첩하는 제1 패턴(70_7)과 제2 전극(22)과 중첩하는 제1 패턴(70_7)은 제1 전극(21)과 제2 전극(22)이 이격된 제1 방향(DR1)을 따라 나란하게 배치될 수 있다. 또한, 도 31 및 도 32의 실시예와 같이 제1 전극(21)과 중첩하는 제1 패턴(70_8)과 제2 전극(22)과 중첩하는 제1 패턴(70_8)은 제1 전극(21)과 제2 전극(22)이 이격된 제1 방향(DR1)을 따라 엇갈리도록 배치될 수 있다.
표시 장치(10)의 제조 공정 중 발광 소자(30)의 어느 한 단부가 제1 패턴(70_7, 70_8) 상에 놓이더라도, 반대편 단부가 제1 패턴(70_7, 70_8) 상에 놓이지 않은 확률이 클 수 있다. 이 경우, 전계가 생성된 상태에서는 발광 소자(30)들이 이동하면서 제1 패턴(70_7, 70_8)들이 형성되지 않은 영역으로 이동할 수 있다. 일 실시예에 다른 표시 장치(10)는 제1 패턴(70_7, 70_8)들이 비교적 작은 폭을 갖고 전극(21, 22)들과 중첩하도록 배치됨으로써, 그 상부에 발광 소자(30)의 어느 한 단부가 배치되더라도 제1 패턴(70_7, 70_8)이 배치되지 않은 위치로 이동하도록 유도할 수 있다.
한편, 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있다. 몇몇 실시예에서, 표시 장치(10)의 전극(21, 22)들은 서로 다른 폭을 갖고 연장된 부분과 다른 방향으로 연장된 부분을 포함한 형상을 가질 수도 있다.
도 33은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 33을 참조하면, 일 실시예에 따른 표시 장치(10)의 전극(21_9, 22_9)은 제2 방향(DR2)으로 연장되되, 다른 부분보다 큰 폭을 갖는 확장부(RE-E), 제1 방향(DR1) 및 제2 방향(DR2)으로부터 기울어진 방향으로 연장된 절곡부(RE-B1, RE-B2)들, 및 절곡부(RE-B1, RE-B2)들과 확장부(RE-E)를 연결하는 연결부(RE-C1, RE-C2)들을 포함할 수 있다. 각 전극(21_9, 22_9)들은 전반적으로 제2 방향(DR2)으로 연장된 형상을 갖되, 부분적으로 더 큰 폭을 갖거나 제2 방향(DR2)으로부터 기울어진 방향으로 절곡된 형상을 가질 수 있다. 제1 전극(21_9)과 제2 전극(22_9)은 이들 사이에 배치된 제1 패턴(70_9)을 기준으로 대칭적 구조로 배치될 수 있다. 이하, 제1 전극(21_9)의 형상을 중심으로 설명하기로 한다.
제1 전극(21_9)은 다른 부분들보다 큰 폭을 갖는 확장부(RE-E)를 포함할 수 있다. 확장부(RE-E)는 서브 화소(PXn)의 발광 영역(EMA) 내에서 제1 뱅크(40)들 상에 배치되어 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(21_9)과 제2 전극(22_9)의 확장부(RE-E)들 사이에는 제1 패턴(70_9)이 배치되고, 그 상에는 발광 소자(30)들이 배치될 수 있다. 또한, 제1 접촉 전극(26_9)과 제2 접촉 전극(27_9)은 각 전극(21_9, 22_9)의 확장부(RE-E) 상에 배치되되, 그 폭은 확장부(RE-E)의 폭보다 작을 수 있다.
확장부(RE-E)들의 제2 방향(DR2) 양 측에는 각각 연결부(RE-C1, RE-C2)들이 연결될 수 있다. 확장부(RE-E)의 제2 방향(DR2) 일 측에는 제1 연결부(RE-C1)가 배치되고, 타 측에는 제2 연결부(RE-C2)가 배치된다. 연결부(RE-C1, RE-C2)들은 확장부(RE-E)와 연결되어 각 서브 화소(PXn)의 발광 영역(EMA)과 제2 뱅크(45)에 걸쳐 배치될 수 있다.
제1 연결부(RE-C1)와 제2 연결부(RE-C2)는 그 폭이 확장부(RE-E)의 폭보다 작을 수 있다. 각 연결부(RE-C1, RE-C2)들은 제2 방향(DR2)으로 연장된 일 변이 확장부(RE-E)의 제2 방향(DR2)으로 연장된 일 변과 동일 선 상에서 연결될 수 있다. 예를 들어, 확장부(RE-E)와 연결부(RE-C1, RE-C2)의 양 변들 중, 발광 영역(EMA)의 중심을 기준으로 외측에 위치한 일 변들이 서로 연장되어 연결될 수 있다. 이에 따라, 제1 전극(21_9)과 제2 전극(22_9)의 확장부(RE-E)들 사이의 간격(DE1)은 연결부(RE-C1, RE-C2)들 사이의 간격(DE2)보다 작을 수 있다.
절곡부(RE-B1, RE-B2)들은 연결부(RE-C1, RE-C2)들과 연결된다. 절곡부(RE-B1, RE-B2)는 제1 연결부(RE-C1)와 연결되어 제2 뱅크(45)와 절단부 영역(CBA)에 걸쳐 배치된 제1 절곡부(RE-B1), 및 제2 연결부(RE-C2)와 연결되어 제2 뱅크(45)와 다른 서브 화소(PXn)의 절단부 영역(CBA)에 걸쳐 배치된 제2 절곡부(RE-B2)를 포함할 수 있다. 절곡부(RE-B1, RE-B2)들은 연결부(RE-C1, RE-C2)들과 연결되어 제2 방향(DR2)으로부터 기울어진 방향, 예를 들어 서브 화소(PXn)의 중심을 향해 절곡될 수 있다. 제1 전극(21_9)과 제2 전극(22_9)의 절곡부(RE-B1, RE-B2)들 사이의 최단 간격(DE3)은 연결부(RE-C1, RE-C2)들 사이의 간격(DE2)보다 작을 수 있다. 다만, 절곡부(RE-B1, RE-B2)들 사이의 최단 간격(DE3)은 확장부(RE-E)들 사이의 간격(DE1)보다 클 수 있다.
제1 연결부(RE-C1)와 제1 절곡부(RE-B1)가 연결된 부분에는 그 폭이 비교적 넓은 컨택부(RE-P)가 형성될 수 있다. 컨택부(RE-P)는 제2 뱅크(45)와 중첩되어 제1 전극(21_9)과 제2 전극(22_9)의 제1 컨택홀(CT1) 및 제2 컨택홀(CT2)이 형성될 수 있다.
또한, 제1 절곡부(RE-B1)의 일 단부에는 제1 전극(21_9)과 제2 전극(22_9)들이 절단부 영역(CBA)에서 분리되어 남은 단편부(RE-D)가 형성될 수 있다. 단편부(RE-D)는 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 전극(21_9, 22_9)들이 절단부 영역(CBA)에서 단선되고 남는 부분일 수 있다.
도 33의 실시예는 제1 전극(21_9)과 제2 전극(22_9)이 확장부(RE-E), 연결부(RE-C1, RE-C2) 및 절곡부(RE-B1, RE-B2)들을 포함하며 서브 화소(PXn)의 중심을 기준으로 대칭적으로 배치된 점에서 도 2의 실시예와 차이가 있다. 다만, 이에 제한되지 않으며, 경우에 따라 제1 전극(21_9)과 제2 전극(22_9)은 서로 다른 형상을 가질 수 있다.
도 34는 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 35는 도 34의 QX-QX' 선을 따라 자른 단면도이다.
도 34 및 도 35를 참조하면, 표시 장치(10)는 각 서브 화소(PXn)마다 복수의 제1 전극(21_10)들 및 제2 전극(22_10)들을 포함할 수 있다. 제1 전극(21_10)들은 도 28의 실시예와 동일한 형상을 갖고, 복수의 제1 전극(21_10)들, 예컨대 2개의 제1 전극(21_10)들이 서브 화소(PXn)의 중심을 기준으로 대칭적으로 배치될 수 있다. 제2 전극(22_10)들은 도 2의 실시예와 동일한 형상을 갖고 제1 전극(21_10)들 사이에 복수개, 예를 들어 2개 배치될 수 있다. 제1 전극(21_10)과 제2 전극(22_10) 사이의 간격은 제1 전극(21_10)의 부분에 따라 달라질 수 있다. 예를 들어, 확장부(RE-E)와 제2 전극(22_10) 사이의 간격(DE1)은 연결부(RE-C1, RE-C2) 및 절곡부(RE-B1, RE-B2)와 제2 전극(22_10) 사이의 간격(DE2, DE3)보다 작을 수 있다. 연결부(RE-C1, RE-C2)와 제2 전극(22_10) 사이의 간격(DE2)은 절곡부(RE-B1, RE-B2)와 제2 전극(22_10) 사이의 간격(DE3)보다 클 수 있다. 다만, 이에 제한되지 않는다. 각 전극(21_10, 22_10)의 형상은 도 2 및 도 33을 참조하여 상술한 바와 동일하므로, 이에 대한 자세한 설명은 생략하기로 한다.
한편, 제1 전극(21_10)들과 제2 전극(22_10)들의 배치에 따라 각 서브 화소(PXn)에 배치되는 제1 뱅크(40; 41_10, 42_10)들, 제1 절연층(51_10), 및 접촉 전극(26_10, 27_10, 28_10)들의 배치 및 형상이 달라질 수 있다.
제1 절연층(51_10)은 제1 전극(21_10)의 확장부(RE-E)와 제2 전극(22_10) 사이에 배치되며 양 측면이 이들과 각각 접촉할 수 있다. 발광 소자(30)는 일 단부가 제1 전극(21_10)의 확장부(RE-E) 상에 배치되고, 타 단부는 제2 전극(22_10) 상에 배치될 수 있다.
제1 뱅크(40)는 서로 다른 폭을 갖는 제1 서브 뱅크(41_10) 및 제2 서브 뱅크(42_10)를 포함할 수 있다. 제1 서브 뱅크(41_10)와 제2 서브 뱅크(42_10)는 각각 제2 방향(DR2)으로 연장되되, 제1 방향(DR1)으로 측정된 폭이 다를 수 있다. 제1 서브 뱅크(41_10)는 제2 서브 뱅크(42_10)보다 큰 폭을 가짐에 따라, 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)의 경계에 걸쳐 배치될 수 있다. 예를 들어, 제1 서브 뱅크(41_10)는 각 서브 화소(PXn)의 발광 영역(EMA)을 포함하여 이들 사이의 경계에도 배치될 수 있다. 이에 따라, 제2 뱅크(45_10)의 제2 방향(DR2)으로 연장된 부분 중 일부는 제1 서브 뱅크(41_10) 상에 배치될 수 있다. 하나의 서브 화소(PXn)에는 2개의 제1 서브 뱅크(41_10)들이 부분적으로 배치될 수 있다. 제1 서브 뱅크(41_10)들 사이에는 하나의 제2 서브 뱅크(42_10)가 배치될 수 있다.
제2 서브 뱅크(42_10)는 서브 화소(PXn)의 발광 영역(EMA)의 중심부에서 제2 방향(DR2)으로 연장될 수 있다. 제2 서브 뱅크(42_10)는 제1 서브 뱅크(41_10)보다 작은 폭을 갖고 이들 사이에서 이격 배치될 수 있다.
제1 서브 뱅크(41_10)들 상에는 제1 전극(21_10)의 확장부(RE-E)들과 제2 뱅크(45_4)가 배치될 수 있다. 제1 서브 뱅크(41_10) 상에는 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)의 제1 전극(21_10) 확장부(RE-E)들 배치될 수 있다. 즉, 하나의 제1 서브 뱅크(41_10) 상에는 2개의 제1 전극(21_10) 확장부(RE-E)들이 이 배치된다. 제2 서브 뱅크(42_10) 상에는 2개의 제2 전극(22_10)들이 배치될 수 있다. 제2 전극(22_10)들은 제2 서브 뱅크(42_10)의 제2 방향(DR2)으로 연장된 양 변 상에 배치되고, 제2 서브 뱅크(42_10) 상에서 서로 이격될 수 있다.
제1 전극(21_10)들 중 어느 한 제1 전극(21_10)은 컨택부(RE-P)를 포함하여 제1 컨택홀(CT1)이 형성되고, 다른 제1 전극(21_10)은 컨택부(RE-P)가 형성되지 않을 수 있다. 이와 유사하게, 제2 전극(22_10) 중 어느 한 전극은 컨택부(RE-P)가 형성되어 제2 컨택홀(CT2)이 형성되고, 다른 제2 전극(22_10)은 컨택부(RE-P)가 형성되지 않을 수 있다. 컨택홀(CT1, CT2)을 통해 제1 트랜지스터(TR1) 또는 제2 전압 배선(VL2)과 연결된 전극(21_10, 22_10)들은 이들로부터 전기 신호가 전달되고, 다른 전극(21_10, 22_10)들은 후술하는 접촉 전극(26_10, 27_10, 28_10)을 통해 전기 신호가 전달될 수 있다.
발광 소자(30)들은 제1 절연층(51_10) 상에서 양 단부가 제1 전극(21_10)의 확장부(RE-E) 및 제2 전극(22_10) 상에 배치된다. 발광 소자(30)의 양 단부 중 제2 반도체층(32)이 배치된 일 단부는 각각 제1 전극(21_10) 상에 배치될 수 있다. 이에 따라, 서브 화소(PXn)의 중심을 기준으로 좌측에 배치된 전극(21_10, 22_10)들 사이의 제1 타입 발광 소자(30-1)들과 우측에 배치된 전극(21_10, 22_10)들 사이의 제2 타입 발광 소자(30-2)들은 일 단부가 향하는 방향이 반대 방향일 수 있다.
표시 장치(10)는 더 많은 수의 전극(21_10, 22_10)들을 포함함에 따라, 더 많은 수의 접촉 전극(26_10, 27_10, 28_10)들을 포함할 수 있다.
예시적인 실시예에서, 접촉 전극(26_10, 27_10, 28_10)은 어느 한 제1 전극(21_10) 상에 배치된 제1 접촉 전극(26_10), 어느 한 제2 전극(22_10) 상에 배치된 제2 접촉 전극(27_10) 및 다른 제1 전극(21_10)과 제2 전극(22_10) 상에 배치되며 제2 접촉 전극(27_10)을 둘러싸는 제3 접촉 전극(28_10)을 포함할 수 있다.
제1 접촉 전극(26_10)은 어느 한 제1 전극(21_10) 상에 배치된다. 예를 들어, 제1 접촉 전극(26_10)은 제1 타입 발광 소자(30-1)의 일 단부가 배치된 제1 전극(21_10)의 확장부(RE-E) 상에 배치된다. 제1 접촉 전극(26_10)은 제1 전극(21_10)의 확장부(RE-E)와 제1 발광 소자(30A)의 일 단부와 각각 접촉할 수 있다. 제2 접촉 전극(27_10)은 어느 한 제2 전극(22_10) 상에 배치된다. 예를 들어, 제2 접촉 전극(27_10)은 제2 타입 발광 소자(30-2)의 타 단부가 배치된 제2 전극(22_10) 상에 배치된다. 제2 접촉 전극(27_10)은 제2 전극(22_10)과 제2 발광 소자(30B)의 타 단부와 각각 접촉할 수 있다. 제1 접촉 전극(26_10)과 제2 접촉 전극(27_10)은 각각 제1 컨택홀(CT1) 및 제2 컨택홀(CT2)이 형성된 전극(21_10, 22_10)들과 접촉할 수 있다. 제1 접촉 전극(26_10)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(TR1)와 전기적으로 연결된 제1 전극(21_10)과 접촉하고, 제2 접촉 전극(27_10)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결된 제2 전극(22_10)과 접촉할 수 있다. 제1 접촉 전극(26_10)과 제2 접촉 전극(27_10)은 제1 트랜지스터(TR1) 또는 제2 전압 배선(VL2)으로부터 인가된 전기 신호를 발광 소자(30)들에 전달할 수 있다. 제1 접촉 전극(26_10)과 제2 접촉 전극(27_10)은 상술한 바와 실질적으로 동일하다.
각 서브 화소(PXn)에는 컨택홀(CT1, CT2)이 형성되지 않은 전극(21_10, 22_10)들이 더 배치된다. 이들은 실질적으로 제1 트랜지스터(TR1) 또는 제2 전압 배선(VL2)으로부터 직접 전기 신호가 인가되지 않는 플로팅(Floating) 상태일 수 있다. 다만, 컨택홀(CT1, CT2)이 형성되지 않은 전극(21_10, 22_10)들 상에는 제3 접촉 전극(28_10)이 배치되고, 발광 소자(30)로 전달된 전기 신호는 제3 접촉 전극(28_10)을 통해 흐를 수 있다.
제3 접촉 전극(28_10)은 컨택홀(CT1, CT2)이 형성되지 않은 제1 전극(21_10)과 제2 전극(22_10) 상에 배치되며, 제2 접촉 전극(27_10)을 둘러싸도록 배치될 수 있다. 제3 접촉 전극(28_10)은 제2 방향(DR2)으로 연장된 부분들과 이들을 연결하며 제1 방향(DR1)으로 연장된 부분을 포함하여 제2 접촉 전극(27_10)을 둘러쌀 수 있다. 제3 접촉 전극(28_10)의 제2 방향(DR2)으로 연장된 부분들은 각각 컨택홀(CT1, CT2)이 형성되지 않은 제1 전극(21_10)과 제2 전극(22_10) 상에 배치되어 발광 소자(30)와 접촉할 수 있다. 예를 들어, 제3 접촉 전극(28_10) 중 제2 전극(22_10) 상에 배치된 부분은 제1 발광 소자(30A)의 타 단부와 접촉하고, 제1 전극(21_10) 상에 배치된 부분은 제2 발광 소자(30B)의 일 단부와 접촉할 수 있다. 제3 접촉 전극(28_10)의 제1 방향(DR1)으로 연장된 부분은 제2 컨택홀(CT2)이 형성된 제2 전극(22_10)과 중첩할 수 있으나, 이들 사이에는 다른 절연층(미도시)이 배치되어 이들은 서로 직접 연결되지 않을 수 있다.
제1 접촉 전극(26_10)으로부터 제1 타입 발광 소자(30-1)의 일 단부로 전달된 전기 신호는 제1 타입 발광 소자(30-1)의 타 단부와 접촉하는 제3 접촉 전극(28_10)으로 전달된다. 제3 접촉 전극(28_10)은 상기 전기 신호를 제2 발광 소자(30B)의 일 단부로 전달하고, 이는 제2 접촉 전극(27_10)을 통해 제2 전극(22_10)으로 전달될 수 있다. 이에 따라, 발광 소자(30)의 발광을 위한 전기 신호는 하나의 제1 전극(21_10) 및 제2 전극(22_10)으로만 전달되고, 제1 타입 발광 소자(30-1)와 제2 타입 발광 소자(30-2)는 제3 접촉 전극(28_10)을 통해 직렬로 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
21: 제1 전극 22: 제2 전극
26: 제1 접촉 전극 27: 제2 접촉 전극
28: 제3 접촉 전극
30: 발광 소자
40: 제1 뱅크 45: 제2 뱅크
41: 제1 서브 뱅크 42: 제2 서브 뱅크
51: 제1 절연층 52: 제2 절연층
53: 제3 절연층 54: 제4 절연층
70: 제1 패턴

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 제1 방향으로 연장되고 서로 이격되어 배치된 복수의 제1 뱅크들;
    상기 제1 뱅크들 사이에서 상기 제1 방향으로 서로 이격되어 배치된 복수의 제1 패턴들;
    상기 제1 방향으로 연장되고, 서로 다른 상기 제1 뱅크 상에 서로 이격되어 배치된 제1 전극과 제2 전극;
    상기 제1 패턴을 덮으며 상기 제1 기판 상에 배치되고 상기 제1 전극 및 상기 제2 전극을 부분적으로 덮는 제1 절연층; 및
    상기 제1 절연층 상에 배치되어 양 단부가 각각 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자를 포함하고,
    상기 발광 소자는 상기 제1 패턴과 두께 방향으로 비중첩하며 상기 제1 패턴들 사이에 배치된 제1 발광 소자를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 발광 소자는 상기 제1 패턴과 두께 방향으로 중첩하도록 배치된 제2 발광 소자를 더 포함하고,
    상기 제1 기판의 상면을 기준으로 상기 제1 발광 소자가 배치된 위치는 상기 제2 발광 소자가 배치된 위치보다 낮은 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 패턴의 두께는 상기 제1 전극 및 상기 제2 전극의 두께보다 큰 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 패턴의 두께는 상기 발광 소자의 직경보다 작은 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 패턴은 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 상기 제1 패턴의 폭은 상기 제1 전극과 상기 제2 전극 사이의 간격보다 작은 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 패턴의 폭은 상기 제1 전극과 상기 제2 전극 사이의 간격보다 크고, 상기 제1 전극과 상기 제2 전극은 적어도 일부분이 상기 제1 패턴 상에 배치된 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 기판 상에 배치된 제1 평탄화층을 더 포함하고,
    상기 제1 뱅크들 및 상기 제1 절연층은 상기 제1 평탄화층 상에 배치되며, 상기 제1 패턴은 상기 제1 평탄화층과 일체화된 표시 장치.
  8. 제1 항에 있어서,
    상기 복수의 제1 패턴들은 상기 제1 전극 또는 상기 제2 전극 중 상기 제1 뱅크와 비중첩하는 부분과 중첩하도록 배치되며 상기 제1 방향으로 배열된 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 전극과 중첩하는 제1 패턴과 상기 제2 전극과 중첩하는 제1 패턴은 상기 제1 전극과 상기 제2 전극이 이격된 방향으로 나란하게 배치된 표시 장치.
  10. 제8 항에 있어서,
    상기 제1 전극과 중첩하는 제1 패턴과 상기 제2 전극과 중첩하는 제1 패턴은 상기 제1 전극과 상기 제2 전극이 이격된 방향으로 엇갈리도록 배치된 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 전극 상에 배치되어 상기 발광 소자의 일 단부와 접촉하는 제1 접촉 전극 및 상기 제2 전극 상에 배치되어 상기 발광 소자의 타 단부와 접촉하는 제2 접촉 전극을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 전극은 상기 제1 방향과 다른 제2 방향으로 연장된 절곡부, 상기 제1 방향으로 연장되며 상기 절곡부보다 더 큰 폭을 갖는 확장부 및 상기 절곡부와 상기 확장부를 연결하며 상기 제1 방향으로 연장된 연장부를 포함하고, 상기 제1 패턴은 상기 제1 전극의 상기 확장부와 상기 제2 전극 사이에 배치된 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 전극은 상기 제1 절연층을 기준으로 상기 제1 전극과 대칭적 구조로 형성되고,
    상기 제1 패턴들은 상기 제1 전극의 확장부와 상기 제2 전극의 확장부 사이에 배치되고,
    상기 발광 소자는 양 단부가 각각 상기 확장부들 상에 배치된 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 전극의 확장부와 상기 제2 전극 사이의 제1 간격은 상기 제1 전극의 연결부와 상기 제2 전극 사이의 제2 간격보다 작고,
    상기 제1 전극의 절곡부와 상기 제2 전극 사이의 최단 간격은 상기 제1 간격보다 크되 상기 제2 간격보다 작은 표시 장치.
  15. 제1 기판;
    상기 제1 기판 상에 배치된 제1 평탄화층;
    상기 제1 평탄화층 상에 배치되고 서로 이격된 복수의 제1 뱅크들;
    상기 제1 뱅크들 상에 배치되어 서로 이격된 제1 전극과 제2 전극;
    상기 제1 평탄화층 상에 배치되어 상기 제1 전극과 상기 제2 전극을 부분적으로 덮는 제1 절연층;
    상기 제1 절연층 상에 배치되고 양 단부가 각각 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 발광 소자 및 제2 발광 소자를 포함하고,
    상기 제1 기판의 상면을 기준으로 상기 제1 발광 소자의 배치된 높이는 상기 제2 발광 소자의 배치된 높이보다 낮은 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 평탄화층은 상기 제1 뱅크들 사이에서 상면 일부가 돌출된 제1 패턴을 포함하고,
    상기 제2 발광 소자는 상기 제1 패턴 상에 배치된 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 평탄화층은 상기 제1 뱅크들 사이에서 상기 제1 패턴이 형성되지 않은 부분을 포함하고,
    상기 제1 발광 소자는 상기 제1 패턴이 형성되지 않은 부분 상에 배치된 표시 장치.
  18. 제15 항에 있어서,
    상기 제1 평탄화층은 상기 제1 뱅크들 사이에서 상면 일부가 함몰된 홈부를 포함하고, 상기 제1 전극과 상기 제2 전극의 적어도 일부는 상기 홈부 내에 배치되며 상기 제1 발광 소자는 상기 홈부 내에 배치된 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 평탄화층은 상기 제1 뱅크들 사이에서 상기 홈부가 형성되지 않은 부분을 포함하고, 상기 제2 발광 소자는 상기 홈부가 형성되지 않은 부분 상에 배치된 표시 장치.
  20. 제15 항에 있어서,
    상기 제1 기판과 상기 제1 평탄화층 사이에 배치된 제1 트랜지스터를 더 포함하고,
    상기 제1 트랜지스터와 상기 제1 평탄화층 사이에 배치된 도전층으로써, 제1 전압 배선 및 제2 전압 배선을 포함하는 데이터 도전층을 더 포함하고,
    상기 제1 전극은 상기 제1 트랜지스터를 통해 상기 제1 전압 배선과 전기적으로 연결되고, 상기 제2 전극은 상기 제2 전압 배선과 전기적으로 연결된 표시 장치.
KR1020200049997A 2020-04-24 2020-04-24 표시 장치 Pending KR20210132271A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200049997A KR20210132271A (ko) 2020-04-24 2020-04-24 표시 장치
US17/162,315 US12308357B2 (en) 2020-04-24 2021-01-29 Display device
CN202110375432.0A CN113555386A (zh) 2020-04-24 2021-04-08 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200049997A KR20210132271A (ko) 2020-04-24 2020-04-24 표시 장치

Publications (1)

Publication Number Publication Date
KR20210132271A true KR20210132271A (ko) 2021-11-04

Family

ID=78130139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200049997A Pending KR20210132271A (ko) 2020-04-24 2020-04-24 표시 장치

Country Status (3)

Country Link
US (1) US12308357B2 (ko)
KR (1) KR20210132271A (ko)
CN (1) CN113555386A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102794881B1 (ko) * 2020-04-24 2025-04-11 삼성디스플레이 주식회사 표시 장치
KR20220117954A (ko) * 2021-02-17 2022-08-25 삼성디스플레이 주식회사 표시 장치
US20220293672A1 (en) * 2021-03-09 2022-09-15 Samsung Display Co., Ltd. Display device
KR20240090349A (ko) * 2021-11-10 2024-06-21 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574603B1 (ko) 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102605335B1 (ko) 2018-06-27 2023-11-27 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102585158B1 (ko) 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치
KR102593430B1 (ko) 2018-07-09 2023-10-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102657126B1 (ko) 2018-07-20 2024-04-16 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102526778B1 (ko) 2018-08-07 2023-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102572340B1 (ko) * 2018-08-21 2023-08-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
US20210242381A1 (en) 2020-01-30 2021-08-05 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20210098313A (ko) 2020-01-30 2021-08-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US12308357B2 (en) 2025-05-20
CN113555386A (zh) 2021-10-26
US20210335765A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
KR20210124564A (ko) 표시 장치
US12161027B2 (en) Display device with electrode pattern separated from electrode and overlapping voltage line
KR102810503B1 (ko) 표시 장치
US12166064B2 (en) Display device
KR102708648B1 (ko) 표시 장치
US20230057723A1 (en) Display apparatus
KR102787637B1 (ko) 표시 장치
KR20210103602A (ko) 표시 장치
KR20210132271A (ko) 표시 장치
US11855122B2 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN114631192B (zh) 显示装置
KR20220026626A (ko) 표시 장치 및 그 제조 방법
KR20210150631A (ko) 표시 장치 및 이의 제조 방법
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
US12087882B2 (en) Display device
KR20210132278A (ko) 표시 장치
US12364064B2 (en) Display device and method for manufacturing the same
US12317693B2 (en) Display device and method of manufacturing the same
US11967585B2 (en) Electrodes for light emitting element of a display device
KR102736291B1 (ko) 표시 장치 및 이의 제조 방법
KR20210141801A (ko) 표시 장치
KR20220097711A (ko) 표시 장치
US20230142777A1 (en) Display device
US20230361261A1 (en) Display device and method of fabricating the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200424

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230307

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200424

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240929

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250609