[go: up one dir, main page]

KR20210106119A - 메모리 시스템 - Google Patents

메모리 시스템 Download PDF

Info

Publication number
KR20210106119A
KR20210106119A KR1020200020867A KR20200020867A KR20210106119A KR 20210106119 A KR20210106119 A KR 20210106119A KR 1020200020867 A KR1020200020867 A KR 1020200020867A KR 20200020867 A KR20200020867 A KR 20200020867A KR 20210106119 A KR20210106119 A KR 20210106119A
Authority
KR
South Korea
Prior art keywords
suspend
memory
counts
memory block
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200020867A
Other languages
English (en)
Inventor
김수경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200020867A priority Critical patent/KR20210106119A/ko
Priority to US16/918,469 priority patent/US11513722B2/en
Priority to CN202010800703.8A priority patent/CN113282228A/zh
Publication of KR20210106119A publication Critical patent/KR20210106119A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 시스템은 복수의 메모리 블록들에 대해 동작을 병렬적으로 수행하도록 구성된 비휘발성 메모리 장치; 및 상기 복수의 메모리 블록들 중 타겟 메모리 블록과 동일한 플래인에 대한 리드 요청에 응답하여, 상기 복수의 메모리 블록들의 서스펜드 카운트들에 근거하여 상기 동작에 대해 부분적 서스펜드를 진행할지 여부를 결정하는 컨트롤러를 포함하되, 상기 컨트롤러는 상기 부분적 서스펜드를 진행할 때, 상기 타겟 메모리 블록에 대해 수행하고 있는 상기 동작을 서스펜드하고 상기 복수의 메모리 블록들 중 다른 메모리 블록들에 대해 상기 동작을 계속 수행하도록 상기 비휘발성 메모리 장치를 제어한다.

Description

메모리 시스템{MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다. 호스트 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 메모리 시스템은 호스트 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 호스트 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 비휘발성 메모리 장치의 마모를 효율적으로 관리하고 리드 성능을 향상시킬 수 있는 메모리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 블록들에 대해 동작을 병렬적으로 수행하도록 구성된 비휘발성 메모리 장치; 및 상기 복수의 메모리 블록들 중 타겟 메모리 블록과 동일한 플래인에 대한 리드 요청에 응답하여, 상기 복수의 메모리 블록들의 서스펜드 카운트들에 근거하여 상기 동작에 대해 부분적 서스펜드를 진행할지 여부를 결정하는 컨트롤러를 포함하되, 상기 컨트롤러는 상기 부분적 서스펜드를 진행할 때, 상기 타겟 메모리 블록에 대해 수행하고 있는 상기 동작을 서스펜드하고 상기 복수의 메모리 블록들 중 다른 메모리 블록들에 대해 상기 동작을 계속 수행하도록 상기 비휘발성 메모리 장치를 제어할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 블록들에 대해 동작을 병렬적으로 수행하도록 구성된 비휘발성 메모리 장치; 및 상기 복수의 메모리 블록들의 서스펜드 카운트들에 근거하여 상기 동작에 대해 일괄적 서스펜드 또는 부분적 서스펜드를 진행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 플래인들에 포함된 복수의 메모리 블록들에 대해 제1 동작을 병렬적으로 수행하도록 구성된 비휘발성 메모리 장치; 및 상기 복수의 메모리 블록들 중 타겟 메모리 블록에 대해 수행하고 있는 상기 제1 동작을 서스펜드하고 상기 타겟 메모리 블록의 서스펜드 당 허용 동작 카운트에 근거하여 상기 타겟 메모리 블록이 포함된 플래인에 대해 제2 동작을 수행하도록, 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되, 상기 서스펜드 당 허용 동작 카운트는 상기 제1 동작이 서스펜드된 뒤 다시 리줌되기 전까지 상기 플래인에서 수행될 수 있는 상기 제2 동작의 최대 횟수일 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 비휘발성 메모리 장치의 마모를 효율적으로 관리하고 리드 성능을 향상시킬 수 있다.
도1은 본 발명의 실시 예에 따른 메모리 시스템을 도시한 블록도,
도2는 본 발명의 실시 예에 따라 도1의 서스펜드 매니저가 일괄적 서스펜드를 진행하는 방법을 도시하는 도면,
도3은 본 발명의 실시 예에 따라 도1의 서스펜드 매니저가 부분적 서스펜드를 진행하는 방법을 도시하는 도면,
도4는 본 발명의 실시 예에 따라 도1의 컨트롤러의 동작 방법을 도시한 순서도,
도5는 본 발명의 실시 예에 따라 서스펜드 당 허용 리드 카운트를 도시하는 도면,
도6은 본 발명의 실시 예에 따라 도1의 컨트롤러의 동작 방법을 도시한 순서도,
도7은 본 발명의 실시 예에 따라 서스펜드 카운트 및 서스펜드 당 허용 동작 카운트를 포함하는 테이블,
도8은 본 발명의 실시 예에 따라 서스펜드 매니저가 서스펜드 카운트를 관리하는 방법을 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면,
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면,
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 메모리 시스템(100)을 도시한 블록도이다.
메모리 시스템(100)은 외부의 호스트 장치(미도시됨)의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 메모리 시스템(100)은 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
메모리 시스템(100)은 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
메모리 시스템(100)은 컨트롤러(110) 및 비휘발성 메모리 장치(120)를 포함할 수 있다.
컨트롤러(110)는 메모리 시스템(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치의 지시에 따라 포그라운드 동작을 수행하기 위해 비휘발성 메모리 장치(120)를 제어할 수 있다. 포그라운드 동작은 호스트 장치의 지시, 즉, 라이트 요청 및 리드 요청에 따라 비휘발성 메모리 장치(120)에 데이터를 라이트하고 비휘발성 메모리 장치(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
또한, 컨트롤러(110)는 호스트 장치와 독립적으로 내부적으로 필요한 백그라운드 동작을 수행하기 위해서 비휘발성 메모리 장치(120)를 제어할 수 있다. 백그라운드 동작은 비휘발성 메모리 장치(120)에 대한 웨어 레벨링 동작, 가비지 컬렉션 동작, 소거 동작, 리드 리클레임 동작, 및 리프레시 동작을 포함할 수 있다. 백그라운드 동작은 포그라운드 동작처럼 비휘발성 메모리 장치(120)에 데이터를 라이트하고 비휘발성 메모리 장치(120)로부터 데이터를 리드하는 동작을 포함할 수 있다.
비휘발성 메모리 장치(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 전송할 수 있다.
비휘발성 메모리 장치(120)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
비휘발성 메모리 장치(120)는 하나 이상의 메모리 칩들, 하나 이상의 메모리 다이들, 또는 하나 이상의 메모리 패키지들을 포함할 수 있다.
비휘발성 메모리 장치(120)는 플래인들(PL1~PL4)을 포함할 수 있다. 한편, 도1은 비휘발성 메모리 장치(120)가 4개의 플래인들(PL1~PL4)을 포함하는 것으로 도시하나, 본 발명의 실시 예에 따르면 이에 제한되지 않고 비휘발성 메모리 장치(120)는 복수개의 플래인들을 포함할 수 있다.
플래인들(PL1~PL4) 각각은 복수의 메모리 블록들(MB)을 포함할 수 있다. 메모리 블록(MB)은 비휘발성 메모리 장치(120)가 소거 동작을 수행하는 단위일 수 있다.
미도시되었지만, 메모리 블록들(MB) 각각은 복수의 메모리 유닛들을 포함할 수 있다. 메모리 유닛은 비휘발성 메모리 장치(120)가 리드 동작 및 라이트 동작을 수행하는 단위일 수 있다.
비휘발성 메모리 장치(120)는 메모리 블록 그룹(MBG)에 포함된 복수의 메모리 블록들(MB)에 대해 동작을 병렬적으로 수행할 수 있다. 메모리 블록 그룹(MBG)은 비휘발성 메모리 장치(120)가 플래인들(PL1~PL4)에서 동작을 병렬적으로 수행할 수 있는 메모리 블록들(MB)로 구성될 수 있다. 메모리 블록 그룹(MBG)은 플래인들(PL1~PL4)에 걸쳐 형성될 수 있다. 한편, 도1은 메모리 블록 그룹(MBG)이 플래인들(PL1~PL4) 각각에서 하나의 메모리 블록(MB)만을 포함하는 것으로 도시하나, 본 발명의 실시 예에 따르면 이에 제한되지 않고 메모리 블록 그룹(MBG)은 플래인들(PL1~PL4) 각각에서 복수의 메모리 블록들(MB)을 포함할 수 있다.
실시 예에 따라, 메모리 블록 그룹(MBG)은 플래인들(PL1~PL4)에서 동일한 블록 어드레스를 가지는 메모리 블록들(MB)을 포함할 수 있다.
비휘발성 메모리 장치(120)는 각 플래인에서 한번에 하나의 동작을 수행할 수 있다. 다른 말로 하면, 비휘발성 메모리 장치(120)는 각 플래인에서 한번에 둘 이상의 동작들을 동시에 수행하지 않을 수 있다.
따라서, 비휘발성 메모리 장치(120)는 컨트롤러(110)의 제어에 따라, 어떤 플래인에 대해 낮은 우선 순위의 제1 동작을 수행하는 동안 동일한 플래인에 대해 높은 우선 순위의 제2 동작을 먼저 수행하기 위해서, 제1 동작을 서스펜드하고 제2 동작을 수행할 수 있다. 그리고 비휘발성 메모리 장치(120)는 제2 동작을 완료한 뒤, 서스펜드된 제1 동작을 리줌할 수 있다. 비휘발성 메모리 장치(120)는 제1 동작을 서스펜드할 때 제1 동작의 진행 정보를 저장하고, 저장된 진행 정보에 근거하여 제1 동작을 리줌할 수 있다.
한편, 메모리 블록(MB)에 대한 동작을 서스펜드하고 리줌하는 것은 해당 메모리 블록(MB)에서 전압 디스차지 및 전압 차지를 발생시키고, 그러한 과정은 해당 메모리 블록(MB)을 마모시킬 수 있다. 다만, 비휘발성 메모리 장치(120)가 메모리 블록 그룹(MBG)을 구성하는 복수의 메모리 블록들(MB)에 대해 병렬적으로 동작을 수행하는 중일 때, 복수의 메모리 블록들의 모든 동작을 일괄적으로 서스펜드할 경우(즉, 일괄적 서스펜드), 메모리 블록 그룹(MBG)을 구성하는 메모리 블록들(MB)은 균등하게 마모될 수 있다. 그러나, 메모리 블록 그룹(MBG)을 구성하는 일부 메모리 블록들(MB)에 대한 동작만 서스펜드하고, 나머지 메모리 블록들(MB)에 대한 동작은 계속 수행할 경우(즉, 부분적 서스펜드), 메모리 블록 그룹(MBG)을 구성하는 메모리 블록들(MB)은 불균등하게 마모될 수 있다. 그리고 메모리 블록 그룹(MBG) 내의 불균등한 마모는 메모리 시스템(100)의 성능을 저하시킬 수 있다.
한편, 컨트롤러(110)는 비휘발성 메모리 장치(120)의 마모도 관리를 위해서, 각 메모리 블록 그룹(MBG)의 소거 카운트를 관리할 수 있다. 그러나, 상술한 바와 같이, 만일 메모리 블록 그룹(MBG)에서 부분적 서스펜드가 진행될 경우, 메모리 블록 그룹(MBG) 내의 불균등한 마모는 메모리 블록 그룹(MBG)의 소거 카운트에 제대로 반영되지 않을 수 있다.
본 발명에 따르면, 비휘발성 메모리 장치(120)에서 서스펜드로 인한 불균등한 마모를 효율적으로 완화시키고 더불어 메모리 시스템(100)의 리드 성능을 향상시키기 위해서, 컨트롤러(110)는 서스펜드 매니저(111)를 포함할 수 있다.
서스펜드 매니저(111)는 높은 우선 순위의 동작을 먼저 처리하도록 현재 수행하고 있는 낮은 우선 순위의 동작을 서스펜드하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 높은 우선 순위 및 낮은 우선 순위의 동작들은 소정의 우선 순위 정책에 따라 결정될 수 있다. 높은 우선 순위의 동작은, 예를 들어, 호스트 장치의 리드 요청에 따른 리드 동작 및 호스트 장치가 높은 우선 순위를 부여한 동작 등일 수 있다. 낮은 우선 순위의 동작은, 예를 들어, 라이트 동작 및 소거 동작일 수 있다. 그러나 본 발명의 실시 예에 따르면, 높은 우선 순위의 동작 및 낮은 우선 순위의 동작은 다른 동작들도 포함할 수 있다.
서스펜드 매니저(111)는 비휘발성 메모리 장치(120)에 포함된 메모리 블록들(MB) 각각의 서스펜드 카운트를 관리할 수 있다. 서스펜드 카운트는 대응하는 메모리 블록에 대해 얼마나 많은 서스펜드가 발생했었는지를 반영할 수 있다. 서스펜드 카운트는 대응하는 메모리 블록에 대해 서스펜드가 진행될 때마다 증가할 수 있다.
서스펜드 매니저(111)는 비휘발성 메모리 장치(120)가 메모리 블록 그룹(MBG)의 복수의 메모리 블록들(MB)에 대해 낮은 우선 순위의 동작을 수행하고 있을 때, 메모리 블록 그룹(MBG)을 구성하는 메모리 블록들(MB)의 서스펜드 카운트들을 서로 비교함으로써 일괄적 서스펜드를 진행할 것인지 또는 부분적 서스펜드를 진행할 것인지 여부를 결정할 수 있다.
실시 예에 따라, 서스펜드 매니저(111)는 비휘발성 메모리 장치(120)에 포함된 메모리 블록들(MB) 각각의 서스펜드 당 허용 동작 카운트를 관리할 수 있다. 서스펜드 당 허용 동작 카운트는 대응하는 메모리 블록에 대해 수행되고 있는 낮은 우선 순위의 동작이 서스펜드된 뒤 다시 리줌되기 전까지 동일한 플래인에서 허용되는 높은 우선 순위의 동작의 최대 횟수일 수 있다.
서스펜드 매니저(111)는 메모리 블록 그룹(MBG)의 서스펜드 카운트들을 서로 비교함으로써, 일괄적 서스펜드 또는 부분적 서스펜드가 진행될 메모리 블록의 서스펜드 당 허용 동작 카운트를 조정할 수 있다.
도2는 본 발명의 실시 예에 따라 도1의 서스펜드 매니저(111)가 일괄적 서스펜드를 진행하는 방법을 도시하는 도면이다.
도2를 참조하면, 단계(S21)에서, 비휘발성 메모리 장치(120)는 메모리 블록 그룹(MBG1)의 메모리 블록들(MB1~MB4)의 메모리 유닛들(MU1~MU4)에 대해 병렬적으로 라이트 동작을 수행하는 중일 수 있다.
단계(S22)에서, 컨트롤러(110)는 호스트 장치로부터 메모리 블록(MB5)의 메모리 유닛(MU5)에 대한 리드 요청을 수신할 수 있다. 메모리 유닛(MU5)에 대한 리드 요청은 메모리 유닛들(MU1~MU4)에 대해 수행되고 있는 라이트 동작보다 높은 우선 순위를 가질 수 있다.
이하에서, 높은 우선 순위의 동작이 수행되어야 할 플래인은 타겟 플래인으로 정의될 수 있다. 따라서 도2에서 높은 우선 순위의 리드 동작이 수행되어야 할 플래인(PL1)은 타겟 플래인일 수 있다.
그리고, 타겟 플래인에서 낮은 우선 순위의 동작이 수행되고 있는 메모리 블록은 타겟 메모리 블록으로 정의될 수 있다. 즉, 타겟 메모리 블록은 높은 우선 순위의 동작이 먼저 수행되도록 낮은 우선 순위의 동작이 서스펜드되어야 할 메모리 블록일 수 있다. 따라서 도2에서 타겟 플래인(PL1)에서 낮은 우선 순위의 라이트 동작이 수행되고 있는 메모리 블록(MB1)은 타겟 메모리 블록일 수 있다.
그리고, 타겟 메모리 블록을 포함하는 메모리 블록 그룹은 타겟 메모리 블록 그룹으로 정의될 수 있다. 따라서 도2에서 타겟 메모리 블록(MB1)을 포함하는 메모리 블록 그룹(MBG1)은 타겟 메모리 블록 그룹일 수 있다.
단계(S23)에서, 서스펜드 매니저(111)는 모든 메모리 블록들(MB1~MB4)에 대해 일괄적 서스펜드를 진행할 수 있다. 비휘발성 메모리 장치(120)는 서스펜드 매니저(111)의 제어에 따라 메모리 블록들(MB1~MB4)에 대한 라이트 동작을 서스펜드할 수 있다.
예를 들어, 서스펜드 매니저(111)는 메모리 블록들(MB1~MB4)의 서스펜드 카운트들을 비교할 수 있다. 서스펜드 매니저(111)는 모든 메모리 블록들(MB1~MB4)의 서스펜드 카운트들이 임계값을 초과할 때, 메모리 블록들(MB1~MB4)에 대해 일괄적 서스펜드를 진행할 것으로 결정할 수 있다.
단계(S24)에서, 컨트롤러(110)는 호스트 장치로부터 수신한 리드 요청에 응답하여 메모리 유닛(MU5)에 대해 리드 동작을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 즉, 타겟 플래인(PL1)에서 수행하고 있던 라이트 동작을 서스펜드하였으므로, 비휘발성 메모리 장치(120)는 타겟 플래인(PL1)에서 리드 동작을 수행할 수 있다.
단계(S25)에서, 서스펜드 매니저(111)는 메모리 유닛(MU5)에 대한 리드 동작이 완료된 뒤, 메모리 블록들(MB1~MB4)에 대해 일괄적 서스펜드된 라이트 동작을 리줌하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 비휘발성 메모리 장치(120)는 서스펜드 매니저(111)의 제어에 따라 메모리 블록들(MB1~MB4)에 대한 라이트 동작을 리줌할 수 있다.
정리하면, 메모리 블록들(MB1~MB4)의 모든 서스펜드 카운트들이 임계값을 초과한다는 것은 타겟 메모리 블록(MB1)뿐만 아니라 다른 메모리 블록들(MB2~MB4)에 대해서도 조만간 서스펜드가 이어질 가능성이 높다는 것을 의미할 수 있다. 또한, 메모리 블록들(MB1~MB4)의 모든 서스펜드 카운트들이 임계값을 초과한다는 것은 타겟 메모리 블록(MB1)뿐만 아니라 다른 메모리 블록들(MB2~MB4)에 대해서도 서스펜드가 자주 진행된다는 것을 의미할 수 있다. 다른 말로 하면, 다른 메모리 블록들(MB2~MB4)에 대한 리드 요청을 호스트 장치로부터 조만간 수신할 가능성이 높다는 것을 의미할 수 있다.
따라서, 서스펜드 매니저(111)는 모든 메모리 블록들(MB1~MB4)에 대해 수행되고 있는 라이트 동작을 일괄적으로 서스펜드함으로써 호스트 장치에 대한 리드 레이턴시가 저하될 가능성을 제거할 수 있다. 컨트롤러(110)는 다른 메모리 블록들(MB2~MB4)에 대한 라이트 동작이 서스펜드된 상황에서 만일 호스트 장치로부터 다른 메모리 블록들(MB2~MB4)에 대한 리드 요청을 수신한다면, 해당 리드 요청을 신속하게 처리할 수 있다.
도3은 본 발명의 실시 예에 따라 도1의 서스펜드 매니저(111)가 부분적 서스펜드를 진행하는 방법을 도시하는 도면이다.
도3을 참조하면, 단계들(S31~S32)은 도2의 단계들(S21~S22)과 동일한 상황일 수 있다.
단계(S33)에서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)에 대해서만 부분적 서스펜드를 진행할 수 있다. 비휘발성 메모리 장치(120)는 서스펜드 매니저(111)의 제어에 따라 타겟 메모리 블록(MB1)에 대해서만 라이트 동작을 서스펜드하고, 다른 메모리 블록들(MB2~MB4)에 대한 라이트 동작을 계속 수행할 수 있다.
예를 들어, 서스펜드 매니저(111)는 메모리 블록들(MB1~MB4)의 서스펜드 카운트들을 비교할 수 있다. 서스펜드 매니저(111)는 메모리 블록들(MB1~MB4)의 서스펜드 카운트들 중 적어도 하나가 임계값을 초과하지 않을 때, 타겟 메모리 블록(MB1)에 대해서만 부분적 서스펜드를 진행할 것으로 결정할 수 있다.
단계(S34)에서, 컨트롤러(110)는 호스트 장치로부터 수신한 리드 요청에 응답하여 메모리 유닛(MU5)에 대해 리드 동작을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 즉, 타겟 플래인(PL1)에서 수행하고 있던 라이트 동작을 서스펜드하였으므로, 비휘발성 메모리 장치(120)는 타겟 플래인(PL1)에서 리드 동작을 수행할 수 있다. 이때, 비휘발성 메모리 장치(120)는 메모리 블록(MB5)에 대한 리드 동작과 메모리 블록들(MB2~MB4)에 대한 라이트 동작을 병렬적으로 수행할 수 있다.
단계(S35)에서, 서스펜드 매니저(111)는 메모리 유닛(MU5)에 대해 리드 동작이 완료된 뒤, 타겟 메모리 블록(MB1)에 대해 부분적 서스펜드된 라이트 동작을 리줌하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 만일 메모리 블록들(MB2~MB4)에 대한 라이트 동작은 이미 완료되었다면, 비휘발성 메모리 장치(120)는 타겟 메모리 블록(MB1)에 대해서만 라이트 동작을 이어서 수행할 수 있다.
정리하면, 서스펜드 매니저(111)는, 도2와 달리 다른 메모리 블록들(MB2~MB4)에 대한 리드 요청을 호스트 장치로부터 조만간 수신할 가능성이 낮은 상황에서는, 타겟 메모리 블록(MB1)에 대해서만 부분적 서스펜드를 진행함으로써 다른 메모리 블록들(MB2~MB4)에 대한 라이트 동작을 신속하게 처리할 수 있다.
한편, 도2 및 도3은 라이트 동작을 서스펜드하는 경우를 도시하지만, 본 발명의 실시 예에 따라, 메모리 블록들(MB1~MB4)에 대해 낮은 우선 순위의 다른 동작, 예를 들어, 소거 동작이 수행되는 중일 때도 서스펜드 매니저(111)는 상술한 바와 유사하게 동작할 수 있다.
한편, 도2 및 도3은 타겟 메모리 블록 그룹(MBG1)을 구성하는 모든 메모리 블록들(MB1~MB4)에 대해 동작(즉, 라이트 동작)이 수행되고 있는 경우를 도시하지만, 본 발명의 실시 예에 따라, 타겟 메모리 블록 그룹(MBG1)에서 타겟 메모리 블록(MB1)을 포함한 일부의 메모리 블록들에 대해서만 동작이 수행 중일 때도 서스펜드 매니저(111)는 상술한 바와 유사하게 동작할 수 있다. 즉, 서스펜드 매니저(111)는 모든 메모리 블록들(MB1~MB4)의 서스펜드 카운트들을 비교함으로써, 타겟 메모리 블록 그룹(MBG1)에서 동작이 수행되고 있는 복수의 메모리 블록들에 대해 일괄적 서스펜드를 진행하거나 타겟 메모리 블록(MB1)에 대해서만 부분적 서스펜드를 진행할 수 있다.
도4는 본 발명의 실시 예에 따라 도1의 컨트롤러(110)의 동작 방법을 도시한 순서도이다.
도4를 참조하면, 단계(S401)에서, 컨트롤러(110)는 비휘발성 메모리 장치(120)에 대해 높은 우선 순위의 동작이 예정된 것으로 판단할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치로부터 리드 요청을 수신할 때, 높은 우선 순위의 리드 동작이 예정된 것으로 판단할 수 있다.
단계(S402)에서, 서스펜드 매니저(111)는 비휘발성 메모리 장치(120)의 타겟 플래인(예를 들어, 도2의 플래인(PL1))에 타겟 메모리 블록이 존재하는지 판단할 수 있다. 만일 타겟 플래인(PL1)에 타겟 메모리 블록이 존재하지 않을 때(즉, "N"), 절차는 단계(S403)로 진행될 수 있다.
단계(S403)에서, 컨트롤러(110)는 타겟 플래인(PL1)에 대해 높은 우선 순위의 동작을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 즉, 타겟 플래인(PL1)에서는 어떠한 동작이 수행되고 있지 않으므로, 비휘발성 메모리 장치(120)는 타겟 플래인(PL1)에 대해 높은 우선 순위의 동작을 수행할 수 있다.
반면에 단계(S402)에서 타겟 플래인(PL1)에 타겟 메모리 블록(예를 들어, 도2의 메모리 블록(MB1))이 존재할 때(즉, "Y"), 절차는 단계(S404)로 진행될 수 있다.
단계(S404)에서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(예를 들어, 도2의 메모리 블록 그룹(MBG1))에 포함된 모든 메모리 블록들(MB1~MB4)의 서스펜드 카운트들(SCNT[MB1], SCNT[MB2], SCNT[MB3], SCNT[MB4])이 임계값(TH)을 초과하는지 판단할 수 있다. 모든 메모리 블록들(MB1~MB4)의 서스펜드 카운트들(SCNT[MB1], SCNT[MB2], SCNT[MB3], SCNT[MB4])이 임계값(TH)을 초과할 때(즉, "Y"), 절차는 단계(S405)로 진행될 수 있다. 메모리 블록들(MB1~MB4)의 서스펜드 카운트들(SCNT[MB1], SCNT[MB2], SCNT[MB3], SCNT[MB4]) 중 적어도 하나가 임계값(TH)을 초과하지 않을 때(즉, "N"), 절차는 단계(S406)로 진행될 수 있다.
단계(S405)에서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 동작이 수행되고 있는 모든 메모리 블록들에 대해 일괄적 서스펜드를 진행할 수 있다. 다른 말로 하면, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 수행되고 있는 모든 동작을 서스펜드하도록 비휘발성 메모리 장치(120)를 제어할 수 있다.
단계(S406)에서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 타겟 메모리 블록(MB1)에 대해서만 부분적 서스펜드를 진행할 수 있다. 다른 말로 하면, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 타겟 메모리 블록(MB1)에 대한 동작만을 서스펜드하고, 다른 메모리 블록들(MB2~MB4)에 대한 동작을 계속 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다.
단계(S407)에서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 동작이 서스펜드된 하나 이상의 메모리 블록들의 서스펜드 카운트들을 업데이트할 수 있다. 즉, 서스펜드 매니저(111)는 일괄적 서스펜드를 진행할 경우 동작이 서스펜드된 복수의 메모리 블록들의 서스펜드 카운트들을 증가시킬 수 있다. 그리고 서스펜드 매니저(111)는 부분적 서스펜드를 진행할 경우 타겟 메모리 블록(MB1)의 서스펜드 카운트(SCNT[MB1])만을 증가시킬 수 있다.
단계(S408)에서, 컨트롤러(110)는 타겟 플래인(PL1)에 대해 높은 우선 순위의 동작을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 즉, 비휘발성 메모리 장치(120)는 타겟 플래인(PL1)에서 수행되고 있던 낮은 우선 순위의 동작을 서스펜드하였으므로, 타겟 플래인(PL1)에 대해 높은 우선 순위의 동작을 수행할 수 있다.
단계(S409)에서, 서스펜드 매니저(111)는 비휘발성 메모리 장치(120)의 높은 우선 순위의 동작이 완료된 뒤 타겟 메모리 블록(MB1)에 대해 서스펜드된 낮은 우선 순위의 동작을 리줌하도록 비휘발성 메모리 장치(120)를 제어할 수 있다.
한편 본 발명의 실시 예에 따라, 단계들(S401~S409)의 선후 관계는 도4의 도시된 바로 한정되지 않고 뒤바뀔 수 있다. 예를 들어, 단계(S407)는 단계(S408)와 동시에 진행되거나 뒤바뀌어 진행될 수 있다.
도5는 본 발명의 실시 예에 따라 서스펜드 당 허용 리드 카운트(SRDCNT)를 도시하는 도면이다.
도5를 참조하면, 어떤 메모리 블록의 서스펜드 당 허용 리드 카운트(SRDCNT)는 해당 메모리 블록에 대한 낮은 우선 순위의 동작이 서스펜드된 뒤 다시 리줌되기 전까지 동일한 플래인에서 허용되는 높은 우선 순위의 리드 동작의 최대 횟수일 수 있다. 리드 동작의 횟수는 예를 들어 컨트롤러(110)로부터 비휘발성 메모리 장치(120)로 전송되는 리드 커맨드들의 개수일 수 있다.
한편, "동일한 플래인에서 허용되는 높은 우선 순위의 리드 동작"이란 하나의 메모리 블록에 대한 것으로 한정되지 않는다. 즉, 낮은 우선 순위의 동작이 서스펜드된 뒤 다시 리줌되기 전까지 리드 동작은 동일한 플래인에 포함된 서로 다른 메모리 블록들에 대해서도 수행될 수 있다.
예를 들어, 낮은 우선 순위의 동작이 수행되는 중인 메모리 블록(예를 들어, 도2의 메모리 블록(MB1))과 동일한 플래인(PL1)의 메모리 블록(예를 들어, 도2의 메모리 블록(MB5))에 대해 4번의 높은 우선 순위의 리드 동작들(RD1~RD4)이 우선적으로 수행되어야 할 때 컨트롤러(110)는 다음과 같이 동작할 수 있다.
메모리 블록(MB1)의 서스펜드 당 허용 리드 카운트(SRDCNT)가 "2"인 경우, 컨트롤러(110)는 메모리 블록(MB1)에 대한 제1 서스펜드(SPD1) 및 제1 리줌(RSM1) 사이에 메모리 블록(MB5)에 대해 2번의 리드 동작들(RD1~RD2)을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 그리고 컨트롤러(110)는 메모리 블록(MB1)에 대해 곧바로 다시 제2 서스펜드(SPD2)를 진행하여, 메모리 블록(MB1)에 대한 제2 서스펜드(SPD2) 및 제2 리줌(RSM2) 사이에 메모리 블록(MB5)에 대해 2번의 리드 동작들(RD3, RD4)을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다.
그리고 메모리 블록(MB1)의 서스펜드 당 허용 리드 카운트(SRDCNT)가 "4"인 경우에는, 컨트롤러(110)는 메모리 블록(MB1)에 대한 제1 서스펜드(SPD1) 및 제1 리줌(RSM1) 사이에 4번의 리드 동작들(RD1~RD4)을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다.
상술한 바와 같이, 메모리 블록(MB1)의 서스펜드 당 허용 리드 카운트(SRDCNT)는 제1 서스펜드(SPD1) 및 제1 리줌(RSM1) 사이에 수행될 수 있는 리드 동작들의 최대 횟수일 수 있다. 실시 예에 따라, 제1 서스펜드(SPD1) 및 제1 리드 동작(RD1)이 진행된 뒤 이어서 수행될 리드 동작이 없다면, 곧바로 제1 리줌(RSM1)이 진행될 수 있다. 실시 예에 따라, 제1 서스펜드(SPD1) 및 제1 리드 동작(RD1)이 진행된 뒤 이어서 수행될 추가 리드 동작이 없다면, 소정 시간동안 추가 리드 동작을 기다릴 수 있다.
상술한 바와 같이, 메모리 블록(MB1)에 대한 서스펜드 과정은 해당 메모리 블록(MB1)을 마모시킬 수 있다. 서스펜드 당 허용 리드 카운트(SRDCNT)가 "2"일 때는 "4"일 때보다 제2 서스펜드(SPD2) 및 제2 리줌(RSM2) 과정이 더 존재할 수 있고, 따라서 메모리 블록(MB1)은 더 마모될 수 있다. 또한, 호스트 장치에 대한 리드 레이턴시 측면에서도 서스펜드 당 허용 리드 카운트(SRDCNT)가 "2"일 때는 "4"일 때보다 리드 동작들(RD1~RD4)의 처리가 더 늦어질 수 있다.
따라서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(예를 들어, 도2의 메모리 블록 그룹(MBG1))에 포함된 모든 메모리 블록들(MB1~MB4)의 서스펜드 카운트들이 임계값을 초과할 때, 타겟 메모리 블록 그룹(MBG1)에 포함된 모든 메모리 블록들(MB1~MB4)의 서스펜드 당 허용 리드 카운트들(SRDCNT)을 증가시킬 수 있다.
즉, 타겟 메모리 블록 그룹(MBG1)에 포함된 모든 메모리 블록들(MB1~MB4)의 서스펜드 카운트들이 임계값보다 크다는 것은 타겟 메모리 블록 그룹(MBG1)에 대한 리드 요청을 호스트 장치로부터 조만간 수신할 가능성이 높다는 것을 의미할 수 있다. 따라서, 서스펜드 매니저(111)는 모든 메모리 블록들(MB1~MB4)의 서스펜드 당 허용 리드 카운트들(SRDCNT)을 증가시킴으로써 호스트 장치에 대한 리드 레이턴시가 저하될 가능성을 제거할 수 있다.
또한, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에 포함된 모든 메모리 블록들(MB1~MB4)의 서스펜드 카운트들 중 적어도 하나가 임계값을 초과지는 않고, 타겟 메모리 블록(즉, 도2의 메모리 블록(MB1))의 서스펜드 카운트가 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들과 비교하여 비교적 클 때, 타겟 메모리 블록(MB1)의 서스펜드 당 허용 리드 카운트(SRDCNT)만을 증가시킬 수 있다. 서스펜드 매니저(111)는, 예를 들어, 타겟 메모리 블록(MB1)의 서스펜드 카운트가 타겟 메모리 블록 그룹(MBG1) 내 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들의 평균보다 클 때 타겟 메모리 블록(MB1)의 서스펜드 카운트가 비교적 크다고 결정할 수 있다. 다른 예로서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)의 서스펜드 카운트가 타겟 메모리 블록 그룹(MBG1) 내 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들의 최솟값을 제외한 나머지들의 평균보다 클 때 타겟 메모리 블록(MB1)의 서스펜드 카운트가 비교적 크다고 결정할 수 있다.
즉, 타겟 메모리 블록(MB1)의 서스펜드 카운트가 비교적 크다는 것은 타겟 메모리 블록(MB1)에 대한 리드 요청을 호스트 장치로부터 조만간 수신할 가능성이 크다는 것을 의미할 수 있다. 따라서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)의 서스펜드 당 허용 리드 카운트(SRDCNT)를 증가시킴으로써 호스트 장치에 대한 리드 레이턴시가 저하될 가능성을 제거할 수 있다. 또한, 타겟 메모리 블록(MB1)의 서스펜드 카운트가 비교적 높다는 것은 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)보다 더 마모되었다는 것을 의미할 수 있다. 따라서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)의 서스펜드 당 허용 리드 카운트(SRDCNT)만을 증가시킴으로써 타겟 메모리 블록(MB1)의 마모를 억제할 수 있다. 따라서, 타겟 메모리 블록 그룹(MBG1) 내 메모리 블록들(MB1~MB4)은 보다 균등하게 마모될 수 있다.
또한, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에 포함된 모든 메모리 블록들(MB1~MB4)의 서스펜드 카운트들 중 적어도 하나가 임계값을 초과지는 않고, 타겟 메모리 블록(MB1)의 서스펜드 카운트가 타겟 메모리 블록 그룹(MBG1) 내 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들보다 작을 때, 타겟 메모리 블록(MB1)의 서스펜드 당 허용 리드 카운트(SRDCNT)를 감소시킬 수 있다.
즉, 타겟 메모리 블록(MB1)의 서스펜드 카운트가 가장 작다는 것은 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)보다 덜 마모되었다는 것을 의미할 수 있다. 따라서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)의 서스펜드 당 허용 리드 카운트(SRDCNT)를 감소시킴으로써 타겟 메모리 블록(MB1)의 마모를 촉진할 수 있다. 따라서, 타겟 메모리 블록 그룹(MBG1) 내 메모리 블록들(MB1~MB4)은 보다 균등하게 마모될 수 있다.
한편, 서스펜드 당 허용 리드 카운트(SRDCNT)의 증가량 및 감소량은 "1" 또는 미리 설정된 값에 따를 수 있다.
실시 예에 따라, 서스펜드 매니저(111)는 서스펜드 당 허용 동작 카운트를 관리할 수 있다. 서스펜드 매니저(111)는 서스펜드 당 허용 리드 카운트(SRDCNT)에 대해 설명된 바와 실질적으로 유사하게, 서스펜드 당 허용 동작 카운트에 근거하여 동작할 수 있다. 즉, 어떤 메모리 블록의 서스펜드 당 허용 동작 카운트는 해당 메모리 블록에 대한 낮은 우선 순위의 동작이 서스펜드된 뒤 다시 리줌되기 전까지, 동일한 플래인에서 허용되는 높은 우선 순위의 동작의 최대 횟수일 수 있다. 동작의 횟수는 예를 들어 컨트롤러(110)로부터 비휘발성 메모리 장치(120)로 전송되는 커맨드들의 개수일 수 있다.
한편, "동일한 플래인에서 허용되는 높은 우선 순위의 동작"이란 하나의 메모리 블록에 대한 것으로 한정되지 않는다. 즉, 낮은 우선 순위의 동작이 서스펜드된 뒤 다시 리줌되기 전까지, 높은 우선 순위의 동작은 동일한 플래인에 포함된 서로 다른 메모리 블록들에 대해서도 수행될 수 있다.
실시 예에 따라, "동일한 플래인에서 허용되는 높은 우선 순위의 동작"은 서로 다른 종류의 동작일 수 있다. 예를 들어, 낮은 우선 순위의 동작이 서스펜드된 뒤 다시 리줌되기 전까지, 동일한 플래인에서 높은 우선 순위의 리드 동작 및 높은 우선 순위의 라이트 동작이 수행될 수도 있다.
도6은 본 발명의 실시 예에 따라 도1의 컨트롤러(110)의 동작 방법을 도시한 순서도이다.
도6을 참조하면, 단계들(S601~S604)은 도4의 단계들(S401~S404)과 실질적으로 동일할 수 있다.
단계(S605)에서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(예를 들어, 도2의 메모리 블록 그룹(MBG1))에 포함된 모든 메모리 블록들(MB1~MB4)의 서스펜드 당 허용 동작 카운트들을 증가시킬 수 있다.
단계(S606)에서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 동작이 수행되고 있는 모든 메모리 블록들에 대해 일괄적 서스펜드를 진행할 수 있다. 다른 말로 하면, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 수행되고 있는 모든 동작을 서스펜드하도록 비휘발성 메모리 장치(120)를 제어할 수 있다.
한편 단계(S604)에서, 타겟 메모리 블록 그룹(MBG1)에 포함된 메모리 블록들(MB1~MB4)의 서스펜드 카운트들(SCNT[MB1], SCNT[MB2], SCNT[MB3], SCNT[MB4]) 중 적어도 하나가 임계값(TH)을 초과하지 않을 때(즉, "N"), 절차는 단계(S607)로 진행될 수 있다. 단계(S607)에서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)의 서스펜드 카운트(SCNT[MB1])가 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들(SCNT[MB2], SCNT[MB3], SCNT[MB4])보다 작은지 판단할 수 있다. 타겟 메모리 블록(MB1)의 서스펜드 카운트(SCNT[MB1])가 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들(SCNT[MB1], SCNT[MB2], SCNT[MB3], SCNT[MB4])보다 작을 때(즉, "Y"), 절차는 단계(S608)로 진행될 수 있다. 타겟 메모리 블록(MB1)의 서스펜드 카운트(SCNT[MB1])가 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들(SCNT[MB2], SCNT[MB3], SCNT[MB4])보다 작지 않을 때(즉, "N"), 절차는 단계(S610)로 진행될 수 있다.
단계(S608)에서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)의 서스펜드 당 허용 동작 카운트를 감소시킬 수 있다.
단계(S609)에서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 타겟 메모리 블록(MB1)에 대해서만 부분적 서스펜드를 진행할 수 있다. 다른 말로 하면, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 타겟 메모리 블록(MB1)에 대한 동작만을 서스펜드하고, 다른 메모리 블록들(MB2~MB4)에 대한 동작을 계속 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다
단계(S610)에서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)의 서스펜드 카운트(SCNT[MB1])가 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들(SCNT[MB2], SCNT[MB3], SCNT[MB4])의 평균보다 큰지 판단할 수 있다. 타겟 메모리 블록(MB1)의 서스펜드 카운트(SCNT[MB1])가 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들(SCNT[MB2], SCNT[MB3], SCNT[MB4])의 평균보다 클 때(즉, "Y"), 절차는 단계(S222)로 진행될 수 있다.
단계(S611)에서, 서스펜드 매니저(111)는 타겟 메모리 블록(MB1)의 서스펜드 당 허용 동작 카운트를 증가시킬 수 있다.
반면에 단계(S610)에서, 타겟 메모리 블록(MB1)의 서스펜드 카운트(SCNT[MB1])가 타겟 메모리 블록 그룹(MBG1)에 포함된 다른 메모리 블록들(MB2~MB4)의 서스펜드 카운트들(SCNT[MB2], SCNT[MB3], SCNT[MB4])의 평균보다 크지 않을 때(즉, "N"), 절차는 단계(S609)로 진행될 수 있다. 즉, 이때, 타겟 메모리 블록(MB1)의 서스펜드 당 허용 동작 카운트는 변경되지 않을 수 있다.
단계(S612)에서, 서스펜드 매니저(111)는 타겟 메모리 블록 그룹(MBG1)에서 동작이 서스펜드된 하나 이상의 메모리 블록들의 서스펜드 카운트들을 업데이트할 수 있다. 즉, 서스펜드 매니저(111)는 일괄적 서스펜드를 진행할 경우 동작이 서스펜드된 복수의 메모리 블록들의 서스펜드 카운트들을 증가시킬 수 있다. 그리고 서스펜드 매니저(111)는 부분적 서스펜드를 진행할 경우 타겟 메모리 블록(MB1)의 서스펜드 카운트(SCNT[MB1])만을 증가시킬 수 있다.
단계(S613)에서, 컨트롤러(110)는 타겟 플래인(PL1)에 대해 높은 우선 순위의 동작을 수행하도록 비휘발성 메모리 장치(120)를 제어할 수 있다. 즉, 비휘발성 메모리 장치(120)는 타겟 플래인(PL1)에서 수행되고 있던 낮은 우선 순위의 동작을 서스펜드하였으므로, 타겟 플래인(PL1)에 대해 높은 우선 순위의 동작을 수행할 수 있다.
단계(S614)에서, 서스펜드 매니저(111)는 비휘발성 메모리 장치(120)의 높은 우선 순위의 동작이 완료된 뒤 타겟 메모리 블록(MB1)에 대해 서스펜드된 낮은 우선 순위의 동작을 리줌하도록 비휘발성 메모리 장치(120)를 제어할 수 있다.
도7은 본 발명의 실시 예에 따라 서스펜드 카운트(SCNT) 및 서스펜드 당 허용 동작 카운트(SOPCNT)를 포함하는 테이블(701)이다.
도7을 참조하면, 테이블(701)은 비휘발성 메모리 장치(120)에 포함된 메모리 블록들(MB) 각각의 서스펜드 카운트(SCNT) 및 서스펜드 당 허용 동작 카운트(SOPCNT)를 포함할 수 있다.
서스펜드 매니저(111)는 테이블(701)을 비휘발성 메모리 장치(120) 및/또는 컨트롤러(110)에 포함된 메모리(미도시됨)에 저장하고 관리할 수 있다.
도8은 본 발명의 실시 예에 따라 서스펜드 매니저(111)가 서스펜드 카운트를 관리하는 방법을 도시하는 도면이다.
도8을 참조하면, 서스펜드 매니저(111)는 도7처럼 메모리 블록들(MB) 각각의 서스펜드 카운트(SCNT)를 관리하지 않고, 해시 함수들(HF1, HF2)을 이용하여 작은 메모리 용량으로 서스펜드 카운트를 관리할 수 있다.
예를 들어, 서스펜드 매니저(111)가 메모리 블록(MB1)의 서스펜드 카운트를 업데이트할 때, 해시 함수들(HF1, HF2)은 메모리 블록(MB1)의 어드레스(AD_MB1)를 각각 입력받고, 서로 다른 해시 값들(HV11, HV12)을 각각 출력할 수 있다. 서스펜드 매니저(111)는 해시 값들(HV11, HV12)이 가리키는 메모리 영역들에 저장된 카운트들을 각각 증가시킬 수 있다.
유사하게, 서스펜드 매니저(111)가 메모리 블록(MB2)의 서스펜드 카운트를 업데이트할 때, 해시 함수들(HF1, HF2)은 메모리 블록(MB2)의 어드레스(AD_MB2)를 각각 입력받고, 서로 다른 해시 값들(HV21, HV22)을 각각 출력할 수 있다. 서스펜드 매니저(111)는 해시 값들(HV21, HV22)이 가리키는 메모리 영역들에 저장된 카운트들을 각각 증가시킬 수 있다.
한편 도8은 예를 들어, 각 해시 값이 3비트의 메모리 영역을 가리키는 것으로 도시하지만, 본 발명의 실시 예에 따라 해시 값이 가리키는 메모리 영역의 크기는 이에 제한되지 않는다. 또한, 도8은 2개의 해시 함수들(HF1, HF2)을 도시하나, 본 발명의 실시 예에 따라 해시 함수들의 개수는 이에 제한되지 않는다.
서스펜드 카운트가 업데이트된 뒤, 서스펜드 매니저(111)는 각 메모리 블록에 대응하는 카운트들에 대해 비트와이즈 앤드 연산한 결과를 해당 메모리 블록의 서스펜드 카운트로서 참조할 수 있다. 예를 들어, 메모리 블록(MB1)의 서스펜드 카운트는 "011" 및 "111"을 비트와이즈 앤드 연산함으로써 "011"로 얻어질 수 있다.
실시 예에 따라, 서스펜드 매니저(111)는 도8의 카운트들을 주기적으로 라이트 시프트시킬 수 있다. 즉, 서스펜드 매니저(111)는 서스펜드가 오래 전에 진행된 이후 최근에는 진행된 적이 없는 메모리 블록에 대해, 현재는 무의미해진 카운트를 제거함으로써 카운트가 최신 정보를 반영하도록 할 수 있다.
도 9는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(1212)은 서스펜드 매니저(1216)를 포함할 수 있다. 서스펜드 매니저(1216)는 도1의 서스펜드 매니저(111)와 실질적으로 동일하게 구성되고 동작할 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 메모리 시스템(2200)을 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 메모리 시스템(2200)은 접속 터미널(2110)에 마운트(mount)될 수 있다.
메모리 시스템(2200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(2200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(2200)은 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 메모리 시스템(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 메모리 시스템(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 메모리 시스템(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 메모리 시스템(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 메모리 시스템(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 메모리 시스템(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 메모리 시스템(2200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(3200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(3200)은 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 9에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 도시하는 도면이다. 도 11를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 메모리 시스템(4200)을 포함할 수 있다. 메모리 시스템(4200)은 도 1의 메모리 시스템(100), 도 9의 SSD(1200), 도 10의 메모리 시스템(2200), 도 11의 메모리 시스템(3200)으로 구성될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템에 포함된 비휘발성 메모리 장치를 예시적으로 도시하는 블럭도이다. 도 13을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 메모리 시스템
110: 컨트롤러
111: 서스펜드 매니저
120: 비휘발성 메모리 장치
PL1~PL4: 플래인들
MB: 메모리 블록
MBG: 메모리 블록 그룹

Claims (23)

  1. 복수의 메모리 블록들에 대해 동작을 병렬적으로 수행하도록 구성된 비휘발성 메모리 장치; 및
    상기 복수의 메모리 블록들 중 타겟 메모리 블록과 동일한 플래인에 대한 리드 요청에 응답하여, 상기 복수의 메모리 블록들의 서스펜드 카운트들에 근거하여 상기 동작에 대해 부분적 서스펜드를 진행할지 여부를 결정하는 컨트롤러를 포함하되,
    상기 컨트롤러는 상기 부분적 서스펜드를 진행할 때, 상기 타겟 메모리 블록에 대해 수행하고 있는 상기 동작을 서스펜드하고 상기 복수의 메모리 블록들 중 다른 메모리 블록들에 대해 상기 동작을 계속 수행하도록 상기 비휘발성 메모리 장치를 제어하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들이 모두 임계값을 초과할 때 상기 동작에 대해 일괄적 서스펜드를 진행할 것으로 결정하고,
    상기 컨트롤러는 상기 일괄적 서스펜드를 진행할 때, 상기 복수의 메모리 블록들에 대해 수행하고 있는 모든 동작을 서스펜드하도록 상기 비휘발성 메모리 장치를 제어하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들이 모두 상기 임계값을 초과할 때 상기 복수의 메모리 블록들의 서스펜드 당 허용 동작 카운트들을 모두 증가시키는 메모리 시스템.
  4. 제2항에 있어서,
    상기 컨트롤러는 상기 일괄적 서스펜드를 진행할 때, 상기 서스펜드 카운트들을 모두 업데이트하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 적어도 하나가 임계값을 초과하지 않을 때 상기 부분적 서스펜드를 진행할 것으로 결정하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 상기 적어도 하나가 상기 임계값을 초과하지 않고 상기 타겟 메모리 블록의 서스펜드 카운트가 상기 다른 메모리 블록들의 서스펜드 카운트들보다 작을 때, 상기 타겟 메모리 블록의 서스펜드 당 허용 동작 카운트를 감소시키는 메모리 시스템.
  7. 제5항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 상기 적어도 하나가 상기 임계값을 초과하지 않고 상기 타겟 메모리 블록의 서스펜드 카운트가 상기 다른 메모리 블록들의 서스펜드 카운트들의 평균보다 클 때, 상기 타겟 메모리 블록의 서스펜드 당 허용 동작 카운트를 증가시키는 메모리 시스템.
  8. 제1항에 있어서,
    상기 컨트롤러는 상기 부분적 서스펜드를 진행할 때, 상기 서스펜드 카운트들 중 타겟 메모리 블록의 서스펜드 카운트만을 업데이트하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 컨트롤러는 상기 타겟 메모리 블록에 대해 수행되고 있는 상기 동작이 서스펜드된 뒤, 상기 리드 요청에 근거하여 상기 플래인에 대해 리드 동작을 수행하도록 상기 비휘발성 메모리 장치를 제어하는 메모리 시스템.
  10. 복수의 메모리 블록들에 대해 동작을 병렬적으로 수행하도록 구성된 비휘발성 메모리 장치; 및
    상기 복수의 메모리 블록들의 서스펜드 카운트들에 근거하여 상기 동작에 대해 일괄적 서스펜드 또는 부분적 서스펜드를 진행하도록 구성된 컨트롤러를 포함하는 메모리 시스템.
  11. 제10항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들이 모두 임계값을 초과할 때 상기 일괄적 서스펜드를 진행하고,
    상기 비휘발성 메모리 장치는 상기 컨트롤러의 제어에 따라 상기 복수의 메모리 블록들에 대해 수행하고 있는 상기 동작을 모두 서스펜드하는 메모리 시스템.
  12. 제11항에 있어서,
    상기 컨트롤러는 상기 일괄적 서스펜드를 진행할 때, 상기 복수의 메모리 블록들의 서스펜드 당 허용 동작 카운트들을 모두 증가시키는 메모리 시스템.
  13. 제11항에 있어서,
    상기 컨트롤러는 상기 일괄적 서스펜드를 진행할 때, 상기 서스펜드 카운트들을 모두 업데이트하는 메모리 시스템.
  14. 제10항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 적어도 하나가 임계값을 초과하지 않을 때, 상기 부분적 서스펜드를 진행하고,
    상기 비휘발성 메모리 장치는 상기 컨트롤러의 제어에 따라 상기 복수의 메모리 블록들 중 타겟 메모리 블록에 대해 수행하고 있는 상기 동작을 서스펜드하고 다른 메모리 블록들에 대해 상기 동작을 계속 수행하는 메모리 시스템.
  15. 제14항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 상기 적어도 하나가 상기 임계값을 초과하지 않고 상기 타겟 메모리 블록의 서스펜드 카운트가 상기 다른 메모리 블록들의 서스펜드 카운트들보다 작을 때, 상기 타겟 메모리 블록의 서스펜드 당 허용 동작 카운트를 감소시키는 메모리 시스템.
  16. 제14항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 상기 적어도 하나가 상기 임계값을 초과하지 않고 상기 타겟 메모리 블록의 서스펜드 카운트가 상기 다른 메모리 블록들의 서스펜드 카운트들의 평균보다 클 때, 상기 타겟 메모리 블록의 서스펜드 당 허용 동작 카운트를 증가시키는 메모리 시스템.
  17. 제14항에 있어서,
    상기 타겟 메모리 블록은 상기 동작보다 높은 우선 순위의 동작이 수행될 메모리 블록과 동일한 플래인에 포함되는 메모리 블록인 메모리 시스템.
  18. 복수의 플래인들에 포함된 복수의 메모리 블록들에 대해 제1 동작을 병렬적으로 수행하도록 구성된 비휘발성 메모리 장치; 및
    상기 복수의 메모리 블록들 중 타겟 메모리 블록에 대해 수행하고 있는 상기 제1 동작을 서스펜드하고 상기 타겟 메모리 블록의 서스펜드 당 허용 동작 카운트에 근거하여 상기 타겟 메모리 블록이 포함된 플래인에 대해 제2 동작을 수행하도록, 상기 비휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하되,
    상기 서스펜드 당 허용 동작 카운트는 상기 제1 동작이 서스펜드된 뒤 다시 리줌되기 전까지 상기 플래인에서 수행될 수 있는 상기 제2 동작의 최대 횟수인 메모리 시스템.
  19. 제18항에 있어서,
    상기 컨트롤러는 상기 복수의 메모리 블록들의 서스펜드 카운트들이 모두 임계값을 초과할 때 상기 복수의 메모리 블록들의 서스펜드 당 허용 동작 카운트들을 모두 증가시키는 메모리 시스템.
  20. 제19항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들이 모두 상기 임계값을 초과할 때, 상기 복수의 메모리 블록들에 대해 수행하고 있는 상기 제1 동작을 모두 서스펜드하도록 상기 비휘발성 메모리 장치를 제어하는 메모리 시스템.
  21. 제19항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 적어도 하나가 상기 임계값을 초과하지 않을 때, 상기 타겟 메모리 블록에 대해 수행하고 있는 상기 제1 동작을 서스펜드하고 다른 메모리 블록들에 대해 상기 제1 동작을 계속 수행하도록 상기 비휘발성 메모리 장치를 제어하는 메모리 시스템.
  22. 제19항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 적어도 하나가 상기 임계값을 초과하지 않고 상기 타겟 메모리 블록의 서스펜드 카운트가 다른 메모리 블록들의 서스펜드 카운트들보다 작을 때, 상기 타겟 메모리 블록의 상기 서스펜드 당 허용 동작 카운트를 감소시키는 메모리 시스템.
  23. 제19항에 있어서,
    상기 컨트롤러는 상기 서스펜드 카운트들 중 적어도 하나가 상기 임계값을 초과하지 않고 상기 타겟 메모리 블록의 서스펜드 카운트가 다른 메모리 블록들의 서스펜드 카운트들의 평균보다 클 때, 상기 타겟 메모리 블록의 상기 서스펜드 당 허용 동작 카운트를 증가시키는 메모리 시스템.
KR1020200020867A 2020-02-20 2020-02-20 메모리 시스템 Pending KR20210106119A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200020867A KR20210106119A (ko) 2020-02-20 2020-02-20 메모리 시스템
US16/918,469 US11513722B2 (en) 2020-02-20 2020-07-01 Memory system allowing operation during suspensions
CN202010800703.8A CN113282228A (zh) 2020-02-20 2020-08-11 存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200020867A KR20210106119A (ko) 2020-02-20 2020-02-20 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20210106119A true KR20210106119A (ko) 2021-08-30

Family

ID=77275580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200020867A Pending KR20210106119A (ko) 2020-02-20 2020-02-20 메모리 시스템

Country Status (3)

Country Link
US (1) US11513722B2 (ko)
KR (1) KR20210106119A (ko)
CN (1) CN113282228A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923016B2 (en) * 2020-09-25 2024-03-05 Intel Corporation Progressive program suspend resume

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010093056A1 (en) * 2009-02-12 2010-08-19 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system
CN107615249B (zh) * 2015-05-14 2020-11-27 爱德斯托科技有限公司 存储器装置和控制存储器装置的方法
US10203884B2 (en) * 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
KR102648180B1 (ko) 2016-07-19 2024-03-18 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US10558398B2 (en) * 2016-07-29 2020-02-11 Seagate Technology Llc Reducing read latency
KR20190031693A (ko) * 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102448242B1 (ko) * 2018-03-01 2022-09-28 마이크론 테크놀로지, 인크. 데이터 블록들에 관한 다른 동작의 수행율에 기초한 데이터 블록들에 관한 동작의 동시 수행
US10783047B2 (en) * 2018-09-06 2020-09-22 International Business Machines Corporation Forming a consistency group comprised of volumes maintained by one or more storage controllers
KR102569820B1 (ko) * 2018-10-25 2023-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
JP7105911B2 (ja) * 2018-11-06 2022-07-25 キオクシア株式会社 半導体記憶装置
KR102725221B1 (ko) * 2018-11-16 2024-11-01 삼성전자주식회사 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치
KR102680273B1 (ko) * 2019-02-12 2024-07-01 삼성전자주식회사 서스펜드 모드를 제어하는 방법 및 이를 포함하는 메모리 컨트롤러
JP2020155182A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 メモリシステム及び不揮発性メモリ
US10956081B2 (en) * 2019-04-18 2021-03-23 Intel Corporation Method, system, and apparatus for multi-tiered progressive memory program operation suspend and resume
US11385831B2 (en) * 2019-10-11 2022-07-12 FADU Inc. Memory controller and storage device including the same

Also Published As

Publication number Publication date
US20210263670A1 (en) 2021-08-26
US11513722B2 (en) 2022-11-29
CN113282228A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US10719262B2 (en) Data storage apparatus, operating method thereof, and storage system having the same
US20220138096A1 (en) Memory system
KR20200054534A (ko) 메모리 시스템 및 그것의 동작 방법
KR20190023296A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11126379B2 (en) Memory system
US12014054B2 (en) Memory system and operating method thereof for performing re-ordering operation based on temperature increment
KR20220104486A (ko) 메모리 시스템, 그것의 동작 방법 및 컴퓨팅 시스템
US11921557B2 (en) Data processing system, operation method thereof, and storage device therefor
KR20210091980A (ko) 메모리 시스템
US20230060971A1 (en) Leakage detection circuit, nonvolatile memory device including leakage detection circuit, and memory system including nonvolatile memory device
KR20210078616A (ko) 데이터 처리 시스템
KR20210106119A (ko) 메모리 시스템
US20210141554A1 (en) Memory system
KR20210121660A (ko) 메모리 시스템 및 그것의 동작 방법
US11099742B2 (en) Electronic device
US20220156184A1 (en) Memory system
US11550578B2 (en) Data storage apparatus including swap memory and operating method thereof
US10628067B2 (en) Memory system and operating method thereof
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20200093363A (ko) 메모리 시스템
KR102762245B1 (ko) 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US10867644B2 (en) Memory system and operating method thereof
KR20230001257A (ko) 메모리 시스템
KR20210094773A (ko) 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200220

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200220

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20250113

Patent event code: PE09021S01D