[go: up one dir, main page]

KR20210081530A - 전자부품 내장기판 - Google Patents

전자부품 내장기판 Download PDF

Info

Publication number
KR20210081530A
KR20210081530A KR1020190173591A KR20190173591A KR20210081530A KR 20210081530 A KR20210081530 A KR 20210081530A KR 1020190173591 A KR1020190173591 A KR 1020190173591A KR 20190173591 A KR20190173591 A KR 20190173591A KR 20210081530 A KR20210081530 A KR 20210081530A
Authority
KR
South Korea
Prior art keywords
electronic component
disposed
board
resin layer
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190173591A
Other languages
English (en)
Other versions
KR102789026B1 (ko
Inventor
이영관
고경환
김경준
김용훈
이승은
김학춘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190173591A priority Critical patent/KR102789026B1/ko
Priority to US16/806,104 priority patent/US11129280B2/en
Priority to CN202010353383.6A priority patent/CN113038705B/zh
Publication of KR20210081530A publication Critical patent/KR20210081530A/ko
Application granted granted Critical
Publication of KR102789026B1 publication Critical patent/KR102789026B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1면 및 상기 제1면의 반대 면인 제2면을 가지며, 제1관통부를 갖는 제1지지부재, 상기 제1관통부에 배치된 제1전자부품, 상기 제1전자부품의 적어도 일부를 덮는 제1수지층, 상기 제1지지부재의 일측 상에 배치되며 제2관통부를 갖는 제2지지부재, 상기 제2관통부에 배치되며 상기 제1전자부품과 연결된 제2전자부품, 및 상기 제2전자부품의 적어도 일부를 덮는 제2수지층을 포함하는 전자부품 모듈; 상기 전자부품 모듈의 측면 및 상기 제1면 각각의 적어도 일부를 덮는 절연재; 및 상기 절연재 상에 배치되며, 상기 제1전자부품과 연결된 제1배선층; 을 포함하는, 전자부품 내장기판에 관한 것이다.

Description

전자부품 내장기판{ELECTRONIC COMPONENT EMBEDDED SUBSTRATE}
본 개시는 전자부품 내장기판에 관한 것이다.
최근 전자기기는 고성능화 및 고기능화가 요구될 뿐만 아니라 전자기기 크기의 소형화 및 박형화가 함께 요구된다. 이에 따라, 인쇄회로기판에 실장 되어야 하는 전자부품의 수는 증가하고 있으나, 인쇄회로기판의 표면에 실장 가능한 전자부품의 수는 제한된다. 따라서, 인쇄회로기판 내부에 수동소자 및 능동소자 등과 같은 전자부품을 내장하는 전자부품 내장기판에 대한 기술이 개발되고 있다.
본 개시의 여러 목적 중 하나는 전기적 연결 경로가 단축된 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 전자부품의 실장 밀집도를 높여 다수의 전자부품이 내장된 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 수율이 개선된 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 워피지(Warpage)가 개선된 전자부품 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 제1면 및 상기 제1면의 반대 면인 제2면을 가지며, 제1관통부를 갖는 제1지지부재, 상기 제1관통부에 배치된 제1전자부품, 상기 제1전자부품의 적어도 일부를 덮는 제1수지층, 상기 제1지지부재의 일측 상에 배치되며 제2관통부를 갖는 제2지지부재, 상기 제2관통부에 배치되며 상기 제1전자부품과 연결된 제2전자부품, 및 상기 제2전자부품의 적어도 일부를 덮는 제2수지층을 포함하는 전자부품 모듈; 상기 전자부품 모듈의 측면 및 상기 제1면 각각의 적어도 일부를 덮는 절연재; 및 상기 절연재 상에 배치되며, 상기 제1전자부품과 연결된 제1배선층; 을 포함하는, 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 효과 중 일 효과로서, 전기적 연결 경로가 단축된 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 효과로서, 전자부품의 실장 밀집도를 높여 다수의 전자부품이 내장된 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 효과로서, 수율이 개선된 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 효과로서, 워피지(Warpage)가 개선된 전자부품 내장기판을 제공할 수 있다.
도 1은 일례에 따른 전자기기 시스템의 블록도의 예를 개략적으로 나타낸 것이다.
도 2는 일례에 따른 전자기기의 사시도를 개략적으로 나타낸 것이다.
도 3은 일례에 따른 전자부품 내장기판(100A)의 단면도를 개략적으로 나타낸 것이다.
도 4a 내지 도 5e는 일례에 따른 전자부품 내장기판(100A)의 제조 공정을 개략적으로 나타낸 것이다.
도 6은 다른 일례에 따른 전자부품 내장기판(100B)의 단면도를 개략적으로 나타낸 것이다.
도 7은 일례에 따른 전자부품 내장기판(100A)에 반도체 패키지가 실장된 경우의 일례를 개략적으로 나타낸 단면도다.
도 8은 일례에 따른 전자부품 내장기판(100A)에 포함된 전자부품모듈(120)의 내부 회로도를 개략적으로 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 일례에 따른 전자기기 시스템의 블록도의 예를 개략적으로 나타낸 것이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 일례에 따른 전자기기의 사시도를 개략적으로 나타낸 것이다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 반도체 패키지(1121)는 다층 전자부품 내장기판 형태의 패키지 기판 상에 반도체칩이나 수동부품과 같은 표면 실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
전자부품 내장기판
도 3은 일례에 따른 전자부품 내장기판(100A)의 단면도를 개략적으로 나타낸 것이다.
도 3을 참조하면, 일례에 따른 전자부품 내장기판(100A)은 캐비티(110H)를 갖는 코어부재(110), 캐비티(110H)에 배치된 전자부품 모듈(120), 코어부재(110) 및 전자부품 모듈(120) 각각의 적어도 일부를 덮는 절연재(130), 코어부재(110)의 일측 및 절연재(130) 상에 배치되며 배선층(142a-142c)을 포함하는 제1빌드업구조체(140), 코어부재(110)의 타측 상에 배치되며 배선층(152a-152c)을 포함하는 제2빌드업구조체(150), 코어부재(110)를 관통하는 관통비아(113), 제1빌드업구조체(140) 상에 배치된 제1패시베이션층(160), 및 제2빌드업구조체(150) 상에 배치된 제2패시베이션층(170)을 포함한다. 필요에 따라서는, 후술하는 제1패시베이션층(160) 및 제2패시베이션층(170) 각각의 개구부에 배치된 전기연결금속(미도시)를 더 포함할 수 있다.
본 명세서에서, 도면을 기준으로 전자부품 모듈의 상면을 제1면, 하면을 제2면으로 설명한다. 또한, 제1면 및 제2면을 이은 직선 방향을 두께방향으로 설명한다.
본 명세서에서, 어느 구성요소 상에 배치된다는 의미는 어느 구성요소의 상측 또는 상면 상에 배치된 것으로 방향이 한정되지 않는다. 경우에 따라서는, 어느 구성요소의 하측 또는 하면 상에 배치된 경우일 수 있다.
일례에 따른 전자부품 내장기판(100A)은 후술하는 바와 같이, 복수의 전자부품(122a-122c)이 수직 방향으로 적층되어 서로 병렬로 연결된 형태의 전자부품 모듈(120)을 포함한다.
전자부품 모듈(120)은 제1빌드업구조체(140)에 포함된 배선층(142a-142c)을 통해 전자부품 내장기판(100A) 상에 실장되는 반도체 패키지(미도시) 등과 연결될 수 있다. 따라서, 전자부품 모듈(120)에 포함된 복수의 전자부품(122a-122c) 및 반도체 패키지(미도시) 간의 전기적 연결 경로가 단축될 수 있다. 또한, 전기적 신호 손실 등을 최소화할 수 있다.
또한, 전자부품 모듈(120)에 포함된 복수의 전자부품(122a-122c)은 수직 및 수평 방향으로 배열될 수 있다. 따라서, 전자부품 모듈(120)에 실장된 복수의 전자부품(122a-122c)의 실장 밀집도를 높여 다수의 전자부품을 내장할 수 있다.
또한, 후술하는 바와 같이 복수의 전자부품(122a-122c)을 포함하는 전자부품 모듈(120)을 사전 제작하여 기판에 내장시킴으로써 수율을 개선할 수 있다. 또한, 사전 제작된 전자부품 모듈(120)을 기판에 내장시키기 전에 테스트를 실시하고, 전자부품 모듈(120)을 선별적으로 기판에 내장시킴으로써 불량률을 개선할 수 있다.
또한, 전자부품 모듈(120)에 포함된 복수의 전자부품(122a-122c)은 도면에 도시된 바와 같이 코어부재(110)의 캐비티(110H)내에 코어부재(110)의 캐비티(110H)가 형성된 두께 방향으로 대략 대칭적으로 실장될 수 있다. 따라서 기판의 휨 또는 워피지(Warpage)를 개선할 수 있다.
한편, 복수의 전자부품(122a-122c)은 후술하는 바와 같이, 각각 전극을 갖는수동부품일 수 있으며, 각각의 수동부품은 서로 접속도체(124a-124b)에 의해 병렬로 연결될 수 있다. 각각의 수동부품은 접속도체(124a-124b)에 의해 직접 병렬로 연결되므로, 별도의 배선층 도입에 의한 노이즈(noise)의 발생을 억제할 수 있을 뿐 아니라, 커패시턴스(capacitance)를 증가시킬 수 있다.
도 8은, 전자부품모듈(120)에 포함된 복수의 전자부품(122a-122c)의 회로도를 개략적으로 나타낸다. 여기서, 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c)의 커패시턴스(capacitance)의 값을 각각 C1, C2 및 C3로 표기하였다. 도면에 도시된 바와 같이, 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c)이 서로 병렬로 연결됨에 따라, 총 커패시턴스(capacitance)의 값을 C1+C2+C3로 증가시킬 수 있다. 이 때, 도면에 도시된 바와 같이 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각이 복수의 전자부품인 경우로 도시하였다.
이하, 일례에 따른 전자부품 내장기판(100A)의 각 구성에 대하여 보다 자세히 설명한다.
코어부재(110)는 기판의 강성을 도모하여 기판의 휨을 억제하는 등의 역할을수행할 수 있다. 코어부재(110)의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
관통비아(113)는 코어층(110)을 관통하며, 제1빌드업구조체(140)에 포함된 배선층(142a-142c) 및 제2빌드업구조체(150)에 포함된 배선층(152a-152c)을 서로 연결할 수 있다. 관통비아(113)는 또한, 도면에 도시된 바와 같이 절연재(130)를 더 관통할 수 있다.
관통비아(113)의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 관통비아(113)는 비아홀이 도전성 물질로 완전히 충전되어 형성된 것일 수 있으며, 또는 도전성 물질이 비아홀의 벽을 따라 형성된 것일 수도 있다. 관통비아(113)가 도전성 물질이 비아홀의 벽을 따라 형성된 것인 경우, 도면에 도시된 바와 같이 비아홀 내부는 절연성 물질로 채워진 것일 수 있다. 또한, 관통비아(113)의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
전자부품 모듈(120)은 제1관통부(121ah)를 갖는 제1지지부재(121a), 제1관통부(121ah)에 배치된 제1전자부품(122a), 제1지지부재(121a) 및 제1전자부품(122a) 각각의 적어도 일부를 덮는 제1수지층(123a), 제1지지부재(121a) 상에 배치되며 제2관통부(121bh)를 갖는 제2지지부재(121b), 제2지지부재(121b)에 배치된 제2전자부품(122b), 제2지지부재(121b) 및 제2전자부품(122b) 각각의 적어도 일부를 덮는 제2수지층(123b), 제2지지부재(121b)의 상에 배치되며 제3관통부(121ch)를 갖는 제3지지부재(121c), 제3지지부재(121c)에 배치된 제3전자부품(122c), 제3지지부재(121c) 및 제3전자부품(122c) 각각의 적어도 일부를 덮는 제3수지층(123c), 제1수지층(123a)에 매립되며 제1전자부품(122a) 및 제2전자부품(122b)을 연결하는 제1접속도체(124a), 및 제2수지층(123b)에 매립되며 제2전자부품(122b) 및 제3전자부품(122c) 을 연결하는 제2접속도체(124b)를 포함한다.
이 때, 제1지지부재(121a) 및 제1전자부품(122b)은 제1빌드업구조체(140)와 마주보고, 제3지지부재(121c) 및 제3전자부품(122c)은 제2빌드업구조체(150)와 마주보는 방향으로 캐비티(110H) 내에 배치된다. 이 때, 도시된 바와 같이 제1지지부재(121a) 및 제1전자부품(122b) 각각의 적어도 일부는 전자부품 모듈(120)의 제1면으로 노출될 수 있다.
도면에 도시된 바와 같이, 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각은 복수의 전자부품일 수 있다. 이 때, 복수의 제1전자부품(122a) 각각은 제1관통부(121ah)에 서로 소정거리 이격되어 배치될 수 있다. 또한, 복수의 제1전자부품(122a) 각각의 사이의 공간은 제1수지층(123a)으로 채워질 수 있다. 따라서, 복수의 제1전자부품(122a) 각각은 제1수지층(123a)에 의해 서로 이격될 수 있다. 또한, 복수의 제2전자부품(122b) 및 복수의 제3전자부품(122c) 각각 역시 전술한 복수의 제1전자부품(122a1-122a3) 과 동일 또는 유사한 방식으로 배치될 수 있다.
그러나 전자부품 모듈(120)의 구조는 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 예를 들면, 전자부품 모듈(120)에 포함된 지지부재, 전자부품, 수지층, 접속도체 각각의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1지지부재(121a), 제2지지부재(121b), 및 제3지지부재(121c) 각각의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1지지부재(121a), 제2지지부재(121b), 및 제3지지부재(121c) 각각의 형성 재료는 동일할 수도, 서로 상이할 수도 있다. 또한, 제1지지부재(121a), 제2지지부재(121b), 및 제3지지부재(121c) 각각의 두께는 동일할 수도, 서로 상이할 수도 있다.
제1관통부(121ah), 제2관통부(121bh) 및 제3관통부(121ch) 각각은 제1지지부재(121a), 제2지지부재(121b), 및 제3지지부재(121c) 각각의 전부 또는 일부를 관통할 수 있다. 제1관통부(121ah), 제2관통부(121bh) 및 제3관통부(121ch) 각각은 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 기계적 드릴 및/또는 레이저 드릴 등으로 형성할 수 있다.
제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각은 전극을 갖는 칩 타입의 커패시터(Capacitor)일 수 있다. 예를 들면, 적층 세라믹 커패시터(MLCC, Multi-Layer Ceramic Capacitors)일 수 있으나, 이에 제한되는 것은 아니다. 이 경우, 각각의 전극은 제1접속도체(124a) 또는 제2접속도체(124b)에 의해 병렬로 연결될 수 있다. 즉, 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각은 제1전극 및 제2전극을 포함할 수 있으며, 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각의 제1전극이 서로 연결되고, 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각의 제2전극이 서로 연결될 수 있다. 다만, 이에 한정되는 것은 아니며 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각은 인덕터(Inductor) 등의 수동부품일 수 있으며, 집적회로(IC: Integrated Circuit) 또는 반도체 칩과 같은 능동부품일 수도 있다.
제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각은 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각의 두께 방향을 따라 배치되어, 평면 상에서 서로 중첩되게 적층된 형태일 수 있다. 즉, 평면 상에서, 제2전자부품(122b)은 제1전자부품(122a) 상에 제1전자부품(122a) 과 중첩되게 배치되며, 제3전자부품(122c)은 제2전자부품(122b) 상에 제2전자부품(122b)과 중첩되게 배치될 수 있다.
제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 각각은 제1전자부품(122a), 제2전자부품(122b) 및 제3전자부품(122c) 각각의 적어도 일부를 덮는다. 또한, 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 각각은 제1관통부(121ah), 제2관통부(121bh) 및 제3관통부(121ch) 각각의 적어도 일부를 채우며, 제1지지부재(121a), 제2지지부재(121b), 및 제3지지부재(121c) 각각의 적어도 일부를 덮을 수 있다.
제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 각각의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 간의 경계는 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 각각의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 후술하는 적층 공정 중에 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다. 경우에 따라서는, 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 중 일부만이 경계면을 가질 수 있다.
또한, 제1접속도체(124a) 및 제2접속도체(124b)의 높이에 따라 도면에 도시된 바와 다르게 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c)은 적층 방향으로 서로 소정거리 이격되어 배치될 수 있다. 이 경우, 절연재(130)가 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 사이의 공간의 적어도 일부를 채울 수 있다.
제1접속도체(124a)는 제1전자부품(122a) 및 제2전자부품(122b)을 서로 연결하고, 제2접속도체(124b)는 제2전자부품(122b) 및 제3전자부품(122c)을 서로 연결한다. 제1접속도체(124a)는 제1전자부품(122a) 및 제2전자부품(122b) 사이의 레벨에 배치될 수 있다. 또한, 제1접속도체(124a)의 적어도 일부는 제1수지층(123a)에 매립될 수 있다. 이와 유사하게 제2접속도체(124b)는 제2전자부품(122b) 및 제3전자부품(122c) 사이의 레벨에 배치되며, 제2접속도체(124b)의 적어도 일부는 제2수지층(123b)에 매립될 수 있다.
제1접속도체(124a) 및 제2접속도체(124b)의 높이에 따라, 전술한 바와 같이 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c)은 서로 이격되어 배치될 수 있으며, 절연재(130)가 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 사이의 공간의 적어도 일부를 채울 수 있다. 이 경우, 제1접속도체(124a) 및 2접속도체(124b) 각각의 적어도 일부는 절연재(130)로 덮일 수 있다.
제1접속도체(124a) 및 제2접속도체(124b) 각각은 솔더(Solder) 및/또는 도전성 페이스트(paste)를 포함할 수 있다. 그러나 이에 한정되는 것은 아니며, 제1접속도체(124a) 및 제2접속도체(124b) 각각의 형성 재료는 제1전자부품(122a) 및 제2전자부품(122b)을 전기적으로 연결할 수 있는 전도성 물질이라면 어느 것이든 사용 가능하다.
절연재(130)의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
절연재(130) 및 절연재(130)와 접하는 제1수지층(123a), 제2수지층(123b), 및/또는 제3수지층(123c) 간의 경계는 절연재(130), 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 각각의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 절연재(130)는 제1수지층(123a), 제2수지층(123b), 및/또는 제3수지층(123c)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다. 경우에 따라서는, 절연재(130)는 제1수지층(123a), 제2수지층(123b), 및 제3수지층(123c) 중 일부 구성과만 경계면을 가질 수도 있다. 예를 들면, 절연재(130) 및 제1수지층(123a)은 경계면을 갖고, 절연재(130), 제2수지층(123b), 및 제3수지층(123c)은 경계면 없이 일체화된 구조일 수 있다.
제1빌드업구조체(140)는 절연재(130) 상에 배치된 제1배선층(142a), 절연재(130)를 관통하며 제1배선층(142a)을 전자부품 모듈(120)과 연결하는 제1비아(143a), 절연재(130) 상에 배치되며 제1배선층(142a)을 덮는 제1절연층(141a), 제1절연층(141a) 상에 배치된 제2배선층(142a), 제1절연층(141a)을 관통하며 제1배선층(142a) 및 제2배선층(142b)을 연결하는 제2비아(143b), 제1절연층(142a) 상에 배치되며 제2배선층(142a)을 덮는 제2절연층(141b), 제2절연층(141b) 상에 배치된 제3배선층(142c), 제2절연층(141b)을 관통하며 제2배선층(142b) 및 제3배선층(142c)을 연결하는 제3비아(143c)를 포함한다.
그러나 제1빌드업구조체(140)의 구조는 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 예를 들면, 제1빌드업구조체(140)에 포함된 절연층, 배선층, 및/또는 비아의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1내지 제2절연층(141a-141b) 각각의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1내지 제2절연층(141a-141b) 간의 경계는 제1내지 제2절연층(141a-141b) 각각의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1내지 제2절연층(141a-141b)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
뿐만 아니라, 제1절연층(141a) 및 이와 접하는 절연재(130) 간의 경계 역시 제1절연층(141a) 및 절연재(130) 각각의 절연층의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1절연층(141a) 및 절연재(130)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
제1내지 제3배선층(142a-142c) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1내지 제3배선층(142a-142c) 각각은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함한다.
제1배선층(142a)은 절연재(130)를 관통하는 제1비아(143a)를 통해 전자부품 모듈(120)과 연결된다. 보다 구체적으로, 제1배선층(142a)에 포함된 패턴의 일부는 제1비아(143a)를 통해 전자부품 모듈(120)의 제1전자부품(122a)과 연결될 수 있다. 이 때, 제1전자부품(122a)이 바디(122ab) 및 전극(122ap)을 포함하는 경우, 제1전자부품(122a)의 전극(122ap)과 연결될 수 있다.
제1배선층(142a)은 관통비아(113)와도 연결된다. 따라서, 제1배선층(142a)에 포함된 패턴의 일부는 관통비아(113)를 통해 후술하는 제2빌드업구조체(151)에 포함된 배선층(152a-152c)과 연결될 수 있다.
제1 내지 제3비아(143a-143c) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제3비아(143a-143c) 각각은 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 비아가 도전성 물질이 비아홀의 벽을 따라 형성된 것인 경우, 비아홀 내부는 절연성 물질로 채워진 것일 수 있다. 또한, 제1 내지 제3비아(113a-113c)의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제2빌드업구조체(150)는 코어부재(110) 상에 배치된 제1배선층(152a), 제3수지층(123c)을 관통하며 제1배선층(152a)을 전자부품 모듈(120)과 연결하는 제1비아(153a), 코어부재(110) 상에 배치되며 제1배선층(152a)을 덮는 제1절연층(151a), 제1절연층(151a) 상에 배치된 제2배선층(152a), 제1절연층(151a)을 관통하며 제1배선층(152a) 및 제2배선층(152b)을 연결하는 제2비아(153b), 제1절연층(152a) 상에 배치되며 제2배선층(152a)을 덮는 제2절연층(151b), 제2절연층(151b) 상에 배치된 제3배선층(152c), 제2절연층(151b)을 관통하며 제2배선층(152b) 및 제3배선층(152c)을 연결하는 제3비아(153c)를 포함한다.
그러나 제2빌드업구조체(150)의 구조는 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 예를 들면, 제2빌드업구조체(150)에 포함된 절연층, 배선층, 및/또는 비아의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1내지 제2절연층(151a-151b) 각각의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1내지 제2절연층(151a-151b) 간의 경계는 제1내지 제2절연층(151a-151b) 각각의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1내지 제2절연층(151a-151b)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
뿐만 아니라, 제1절연층(151a) 및 이와 접하는 제3수지층(153a) 및/또는 절연재(130) 간의 경계 역시 제1절연층(151a), 제3수지층(153a) 및 절연재(130) 각각의 절연층의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1절연층(151a)은 제3수지층(153a) 및/또는 절연재(130)과 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
제1내지 제3배선층(152a-152c) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1내지 제3배선층(152a-152c) 각각은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함한다.
제1배선층(152a)은 제3수지층(123c)을 관통하는 제1비아(153a)를 통해 전자부품 모듈(120)과 연결된다. 보다 구체적으로, 제1배선층(152a)에 포함된 패턴의 일부는 제1비아(153a)를 통해 전자부품 모듈(120)의 제3전자부품(122c)과 연결될 수 있다. 이 때, 제3전자부품(122c)이 바디(122cb) 및 전극(122cp)를 포함하는 경우 제3전자부품(122c)의 전극(122cp)과 연결될 수 있다.
제1배선층(152a)은 관통비아(113)와도 연결된다. 따라서, 제1배선층(152a)에 포함된 패턴의 일부는 관통비아(113)를 통해 제1빌드업구조체(141)에 포함된 배선층(142a-142c)과 연결될 수 있다.
제1 내지 제3비아(153a-153c) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제3비아(153a-153c) 각각은 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 비아가 도전성 물질이 비아홀의 벽을 따라 형성된 것인 경우, 비아홀 내부는 절연성 물질로 채워진 것일 수 있다. 또한, 제1 내지 제3비아(113a-113c)의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제1 내지 제2패시베이션층(160, 170)은 일례에 따른 전자부품 내장기판(100A)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1 내지 제2패시베이션층(160, 170) 각각은 열경화성 수지 및 무기필러를 포함할 수 있다. 예컨대, 제1 내지 제2패시베이션층(160, 170) 각각은 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 내지 제2패시베이션층(150, 160) 각각 공지의 감광성 절연층, 예컨대 SR(Solder Resist)층일 수 있다. 제1 내지 제2패시베이션층(160, 170)은 서로 동일한 종류의 재료를 포함할 수 있으며, 서로 실질적으로 동일한 두께를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 서로 다른 종류의 재료를 포함할 수 있으며, 서로 다른 두께를 가질 수도 있다.
제1패시베이션층(160)은 제1빌드업구조체(140)의 배선층(142c)의 적어도 일부를 노출시키는 하나 이상의 개구부(부호 미도시)를 가질 수 있다. 또한, 제2패시베이션층(170)은 제2빌드업구조체(150)의 배선층(142c)의 적어도 일부를 노출시키는 하나 이상의 개구부(부호 미도시)를 가질 수 있다. 이 때, 노출된 배선층(142c, 152c) 각각의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 금도금, 주석도금, 은도금, 니켈도금 등에 의해 형성될 수 있다. 필요에 따라서는, 제1 내지 제2패시베이션층(160, 170) 각각의 개구부는 복수의 비아홀로 구성될 수도 있다.
도 4a 내지 도 5e는 일례에 따른 전자부품 내장기판(100A)의 제조 공정을 개략적으로 나타낸 것이다.
도 4a를 참조하면, 먼저 제1지지부재(121a)에 제1관통부(121ah)를 형성하고 제1지지부재(121a)의 일면에 제1접착부재(210)를 부착한다. 다음으로, 관통부(121ah)에 제1전자부품(122a)을 배치한다.
제1관통부(121ah)는 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 기계적 드릴 및/또는 레이저 드릴 등으로 형성할 수 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 제1관통부(121ah) 내의 수지 스미어를 제거한다.
제1접착부재(210)의 재료는 특별히 한정되지 않으며, 제1전자부품(122a)을 제1지지부재(121a)에 고정시킬 수 있는 것이면 어느 것이든 사용이 가능하다. 예를 들면, 공지의 테이프 등을 사용할 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다.
제1전자부품(122a)은 제1관통부(121ah)로 노출된 제1접착부재(210) 상에 제1전자부품(122a)을 부착하는 방식으로 배치될 수 있다. 제1전자부품(122a)은 제1지지부재(121a)와 소정거리 이격되어 배치될 수 있으며, 제1전자부품(122a)이 복수의 제1전자부품(122a)인 경우, 복수의 제1전자부품(122a) 각각 역시 서로 소정거리 이격되어 배치될 수 있다.
다음으로, 도 4b를 참조하면, 제1수지층(123a)을 형성하고, 제1접착부재(210)를 박리한다.
제1수지층(123a)은 제1관통부(121ah)의 적어도 일부를 채우고, 제1지지부재(121a) 및 제1전자부품(122a) 각각의 적어도 일부를 덮도록 형성된다. 제1수지층(123a)은 공지의 방법으로 형성될 수 있으며, 예를 들면, 제1수지층(123a) 전구체를 공지의 라미네이션 방법으로 라미네이션한 후 경화하는 방법, 또는 공지의 도포 방법으로 전구체 물질을 도포한 후 경화하는 방법 등으로 형성할 수 있다.
제1접착부재(210)의 박리 방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 제1접착부재(210)로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 제1접착부재(210)을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 제1접착부재(210)에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다.
다음으로, 도 4c를 참조하면, 제1수지층(123a)에 기계적 드릴, 및/또는 레이저 드릴 등을 이용하여 비아홀을 형성하고, 각각의 비아홀에 제1접속도체(124a)를 형성한다.
제1접속도체(124a)는 공지의 방법으로 형성될 수 있다. 예를 들면, 도전성 페이스트(paste)를 스크린 프린트 방식에 의해 각각의 비아홀에 도포하는 방법 등으로 형성할 수 있다.
다음으로, 도 4d 내지 도 4e를 참조하면, 제2지지부재(121b)의 제2관통부(121bh)에 제2전자부품(122b)이 배치되어 제2수지층(123b)으로 덮인 구조체 및 제3지지부재(121c)의 제3관통부(121ch)에 제3전자부품(122c)이 배치되어 제3수지층(123c)으로 덮인 구조체를 각각 준비한다. 이들의 형성 방법은 전술한 제1지지부재(121a)의 제1관통부(121ah)에 제1전자부품(122a)이 배치되어 제1수지층(123a)으로 덮인 구조체를 형성하는 방법과 동일하다. 그 후, 제1지지부재(121a)의 제1관통부(121ah)에 제1전자부품(122a)이 배치되어 제1수지층(123a)으로 덮인 구조체 상에 순서대로 적층한다. 그 후, 적층된 기재를 절단하여, 단수의 전자부품 모듈(120)을 형성한다. 다만, 처음부터 단수의 전자부품 모듈(120)만을 형성할 수도 있으며, 이 경우 전술한 절단 공정은 불요하다.
도 5a를 참조하면, 먼저 코어부재(110)에 캐비티(110H))를 형성하고 코어부재(110)의 일면에 제2접착부재(220)를 부착한다. 다음으로, 캐비티(110H))에 전자부품 모듈(120)을 배치한다. 상기 공정에 사용되는 방법은 도 4a에서 설명한 것과 동일하다.
다음으로, 도 5b를 참조하면, 절연재(130)를 형성하고, 제2접착부재(220)를 박리한다. 상기 공정에 사용되는 방법은 도 4b에서 설명한 것과 동일하다.
다음으로, 도 5c를 참조하면, 관통비아(113), 제1빌드업구조체(140)의 제1비아(143a) 및 제1배선층(142a), 및 제2빌드업구조체(150)의 제1비아(153a) 및 제1배선층(152a)을 각각 형성한다.
관통비아(113), 제1빌드업구조체(140)의 제1비아(143a) 및 제1배선층(142a), 및 제2빌드업구조체(150)의 제1비아(153a) 및 제1배선층(152a)은 공지의 방법에 의해 형성 가능하다. 예를 들면, 포토리소그래피법, 기계적 드릴, 및/또는 레이저 드릴 등을 이용하여 관통비아홀 또는 비아홀을 형성한 후 드라이 필름 등으로 패터닝하고, 도금 공정 등으로 비아 홀 및 패터닝된 공간을 채우는 방법으로 형성할 수 있다.
다음으로, 도 5d를 참조하면, 복수의 절연층 및 복수의 배선층을 교대로 적층하여 제1빌드업구조체(140) 및 제2빌드업구조체(150)를 각각 형성한다.
각각의 절연층(141a-141b, 151a-151b) 역시 공지의 방법으로 형성될 수 있으며, 예를 들면 각각의 절연층(141a-141b, 151a-151b) 전구체를 공지의 라미네이션 방법으로 라미네이션한 후 경화하는 방법, 또는 공지의 도포 방법으로 전구체 물질을 도포한 후 경화하는 방법 등으로 형성할 수 있다.
각각의 배선층(142a-142c, 152a-152c) 및 각각의 비아(143b-143c, 153b-153c)의 형성 방법은 도 5c에서 설명한 것과 동일히다.
다음으로, 도 5e를 참조하면, 필요에 따라 제1빌드업구조체(140) 및 제2빌드업구조체(150) 각각 상에 제1패시베이션층(160) 및 제2패시베이션층(170)을 각각 형성한다. 제1패시베이션층(160) 및 제2패시베이션층(170) 각각 역시 공지의 방법으로 형성될 수 있으며, 예를 들면 제1패시베이션층(160) 및 제2패시베이션층(170) 각각의 전구체를 라미네이션 한 후 경화시키는 방법, 패시베이션층(250) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다.
도 6은 다른 일례에 따른 전자부품 내장기판(100B)의 단면도를 개략적으로 나타낸 것이다.
다른 일례에 따른 전자부품 내장기판(100B)은 일례에 따른 전자부품 내장기판(100A)에 있어, 전자부품 모듈(120)이 180도 회전된 상태로 코어부재(110)의 캐비티(110H)에 배치된다. 즉, 제1전자부품(122a)은 제2빌드업구조체(150)과 마주보며, 제3전자부품(122c)은 제1빌드업구조체(140)와 마주보게 배치된다. 따라서, 절연재(130)는 제3수지층(123c)의 적어도 일부를 덮으며, 제1빌드업구조체(140)의 제1비아(143a)는 절연재(130)을 관통하여 제3수지층(123c)을 더 관통한다.
또한, 다른 일례에 따른 전자부품 내장기판(100B)은 일례에 따른 전자부품 내장기판(100A)에 있어, 코어부재(110) 및 제2빌드업구조체(150) 사이에 배치된 제2절연재(131)를 더 포함한다. 따라서, 제2빌드업구조체(150)의 제1비아(153a)는 제2절연재(131)를 관통하고, 관통비아(113)는 코어부재(110)를 관통하여 제2절연재(131)를 더 관통한다. 절연재(130) 및 제2절연재(131) 간의 경계는 절연재(130) 및 제2절연재(131) 각각의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다.
그 외에 다른 내용은 일례에 따른 전자부품 내장기판(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 7은 일례에 따른 전자부품 내장기판(100A)에 반도체 패키지가 실장된 경우의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 본 개시에 따른 상술한 전자부품 내장기판(100A, 100B)을 이용하는 경우, 반도체 패키지(300)가 전자부품 내장기판(100A, 100B) 상에 전기연결금속(310)을 통해 실장되며, 이때 내장된 전자부품(120)은 매우 짧은 전기적 경로로 반도체 패키지(300)에 포함된 반도체칩(미도시)과 전기적으로 연결될 수 있다.
또한, 반도체 패키지(300)는 반도체칩(미도시)이 별도의 인터포저(Interposer) 기판 상에 실장되어 패키징된 형태일 수 있으나, 이에 한정되는 것은 아니다.
반도체칩(미도시)은 ASIC(Application Specific Integrated Circuit) 및/또는 HBM(High Bandwidth Memory)일 수 있으나, 이에 한정되는 것은 아니다.
전기연결금속(310)은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 보다 구체적으로는 솔더 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다.
또한, 전기연결금속(310)은 언더필(Under-fill) 레진(resin)으로 고정될 수 있으나, 이에 한정되는 것은 아니다.
한편, 전자부품 내장기판(100A)은 메인 보드(Main Board, 미도시) 상에 별도의 전기연결금속(미도시)을 통해 실장될 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 제1면 및 상기 제1면의 반대 면인 제2면을 가지며, 제1관통부를 갖는 제1지지부재, 상기 제1관통부에 배치된 제1전자부품, 상기 제1전자부품의 적어도 일부를 덮는 제1수지층, 상기 제1지지부재의 일측 상에 배치되며 제2관통부를 갖는 제2지지부재, 상기 제2관통부에 배치되며 상기 제1전자부품과 연결된 제2전자부품, 및 상기 제2전자부품의 적어도 일부를 덮는 제2수지층을 포함하는 전자부품 모듈;
    상기 전자부품 모듈의 측면 및 상기 제1면 각각의 적어도 일부를 덮는 절연재; 및
    상기 절연재 상에 배치되며, 상기 제1전자부품과 연결된 제1배선층; 을 포함하는,
    전자부품 내장기판.
  2. 제1항에 있어서,
    상기 제1전자부품 및 제2전자부품 각각은 전극을 갖는 커패시터이며,
    각각의 상기 전극은 서로 병렬로 연결된,
    전자부품 내장기판.
  3. 제2항에 있어서,
    각각의 상기 전극은 제1전극 및 제2전극을 포함하며,
    상기 제1전자부품의 상기 제1전극은 상기 제2전자부품의 상기 제1전극과 연결되며,
    상기 제1전자부품의 상기 제2전극은 상기 제2전자부품의 상기 제2전극과 연결된,
    전자부품 내장기판.
  4. 제1항에 있어서,
    상기 제1전자부품 및 상기 제2전자부품은 접속도체를 통해 서로 연결된,
    전자부품 내장기판.
  5. 제4항에 있어서,
    상기 접속도체는, 솔더 및 도전성 페이스트 중 적어도 하나를 포함하는,
    전자부품 내장기판.
  6. 제4항에 있어서,
    상기 접속도체의 적어도 일부는 상기 제1수지층에 매립된,
    전자부품 내장기판.
  7. 제1항에 있어서,
    상기 제1전자부품 및 상기 제2전자부품은 상기 제1전자부품 및 상기 제2전자부품 각각의 두께 방향을 따라 배치된,
    전자부품 내장기판.
  8. 제7항에 있어서,
    평면 상에서, 상기 제2전자부품은 상기 제1전자부품과 중첩되게 배치된,
    전자부품 내장기판.
  9. 제1항에 있어서,
    상기 제1전자부품은 복수의 제1전자부품이고, 상기 복수의 제1전자부품 각각은 상기 제1관통부에 서로 이격되어 배치되며,
    상기 제2전자부품은 복수의 제2전자부품이고, 상기 복수의 제2전자부품 각각은 상기 제2관통부에 서로 이격되어 배치된,
    전자부품 내장기판.
  10. 제1항에 있어서,
    캐비티를 갖는 코어부재; 를 더 포함하며,
    상기 전자부품 모듈은 상기 캐비티에 배치된,
    전자부품 내장기판.
  11. 제10항에 있어서,
    상기 제1배선층을 포함하는 제1빌드업구조체; 및
    상기 전자부품 모듈의 상기 제2면 상에 배치되며, 상기 제2전자부품과 연결된 제2배선층을 포함하는 제2빌드업구조체; 를 더 포함하는,
    전자부품 내장기판.
  12. 제11항에 있어서,
    상기 제1빌드업구조체는, 상기 절연재를 관통하며 상기 제1배선층 및 상기 제1전자부품을 연결하는 제1비아를 더 포함하며,
    상기 제2빌드업구조체는, 상기 제2수지층을 관통하며 상기 제2배선층 및 상기 제2전자부품을 연결하는 제2비아를 더 포함하는,
    전자부품 내장기판.
  13. 제11항에 있어서,
    상기 코어부재 및 상기 절연재를 관통하며 상기 제1배선층 및 상기 제2배선층을 서로 연결하는 관통비아; 를 더 포함하는,
    전자부품 내장기판.
  14. 제1항에 있어서,
    상기 제1전자부품 및 상기 제2전자부품 사이의 레벨에 배치된 제3전자부품; 을 더 포함하는,
    전자부품 내장기판.
  15. 제1항에 있어서,
    상기 제1지지부재 및 상기 제1전자부품 각각의 적어도 일부는 상기 전자부품 모듈의 상기 제1면으로 노출된,
    전자부품 내장기판.
  16. 캐비티를 갖는 코어부재;
    상기 캐비티에 배치되며, 제1전자부품, 상기 제1전자부품의 일측 상에 배치되며 상기 제1전자부품과 병렬로 연결된 제2전자부품, 및 상기 제1전자부품 및 상기 제2전자부품 사이의 레벨에 배치된 접속도체를 포함하는 전자부품 모듈; 및
    상기 전자부품 모듈의 적어도 일부를 덮는 절연재; 를 포함하며,
    상기 접속도체는 솔더 또는 도전성 페이스트를 포함하는,
    전자부품 내장기판.
KR1020190173591A 2019-12-24 2019-12-24 전자부품 내장기판 Active KR102789026B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190173591A KR102789026B1 (ko) 2019-12-24 2019-12-24 전자부품 내장기판
US16/806,104 US11129280B2 (en) 2019-12-24 2020-03-02 Electronic component-embedded substrate
CN202010353383.6A CN113038705B (zh) 2019-12-24 2020-04-29 嵌有电子组件的基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190173591A KR102789026B1 (ko) 2019-12-24 2019-12-24 전자부품 내장기판

Publications (2)

Publication Number Publication Date
KR20210081530A true KR20210081530A (ko) 2021-07-02
KR102789026B1 KR102789026B1 (ko) 2025-04-01

Family

ID=76438729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190173591A Active KR102789026B1 (ko) 2019-12-24 2019-12-24 전자부품 내장기판

Country Status (3)

Country Link
US (1) US11129280B2 (ko)
KR (1) KR102789026B1 (ko)
CN (1) CN113038705B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12185471B2 (en) 2021-10-29 2024-12-31 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組
KR20220005236A (ko) * 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판
CN113948500A (zh) * 2021-09-30 2022-01-18 日月光半导体制造股份有限公司 半导体封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070035015A1 (en) * 2005-08-15 2007-02-15 Shih-Ping Hsu Stack structure with semiconductor chip embedded in carrier
US20070074901A1 (en) * 2005-09-30 2007-04-05 Minoru Takizawa Multilayer printed wiring board, method of manufacturing multilayer printed wiring board and electronic apparatus
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
JP2006339276A (ja) 2005-05-31 2006-12-14 Shinko Electric Ind Co Ltd 接続用基板及びその製造方法
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101514518B1 (ko) 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
KR20190001276A (ko) * 2017-06-27 2019-01-04 삼성전기주식회사 전자 부품 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070035015A1 (en) * 2005-08-15 2007-02-15 Shih-Ping Hsu Stack structure with semiconductor chip embedded in carrier
US20070074901A1 (en) * 2005-09-30 2007-04-05 Minoru Takizawa Multilayer printed wiring board, method of manufacturing multilayer printed wiring board and electronic apparatus
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12185471B2 (en) 2021-10-29 2024-12-31 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate
US12349283B2 (en) 2021-10-29 2025-07-01 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate

Also Published As

Publication number Publication date
CN113038705A (zh) 2021-06-25
CN113038705B (zh) 2024-07-02
KR102789026B1 (ko) 2025-04-01
US20210195750A1 (en) 2021-06-24
US11129280B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
KR102789026B1 (ko) 전자부품 내장기판
KR102776266B1 (ko) 전자부품 내장기판
KR20220005236A (ko) 전자부품 내장기판
US11758655B2 (en) Printed circuit board
KR102164793B1 (ko) 수동부품 내장기판
US11284515B2 (en) Electronic component embedded substrate
US12211816B2 (en) Printed circuit board and electronic component package including the same
KR20220004326A (ko) 기판 구조체
KR102789023B1 (ko) 전자부품 내장기판
KR20250033675A (ko) 인쇄회로기판
US20230140708A1 (en) Electronic component embedded substrate
KR102789032B1 (ko) 전자부품　내장기판
KR102789021B1 (ko) 전자부품 내장기판
KR102827660B1 (ko) 인쇄회로기판
US12295100B2 (en) Printed circuit board including bonding layer, having conductive particles, disposed between core portions
KR102671975B1 (ko) 전자부품 내장기판
KR102345112B1 (ko) 인쇄회로기판
KR20230091423A (ko) 인쇄회로기판
KR20220075932A (ko) 인쇄회로기판
KR20230094663A (ko) 인쇄회로기판 및 그 제조방법
KR20220042603A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR20220091831A (ko) 인쇄회로기판
KR20210123817A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191224

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221125

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191224

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240523

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250115

PG1601 Publication of registration