[go: up one dir, main page]

KR20210032113A - 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조 - Google Patents

마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조 Download PDF

Info

Publication number
KR20210032113A
KR20210032113A KR1020190113435A KR20190113435A KR20210032113A KR 20210032113 A KR20210032113 A KR 20210032113A KR 1020190113435 A KR1020190113435 A KR 1020190113435A KR 20190113435 A KR20190113435 A KR 20190113435A KR 20210032113 A KR20210032113 A KR 20210032113A
Authority
KR
South Korea
Prior art keywords
empty space
taper
integrated waveguide
substrate integrated
microstrip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190113435A
Other languages
English (en)
Other versions
KR102279192B1 (ko
Inventor
김동욱
홍성준
김세일
이민표
임준수
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020190113435A priority Critical patent/KR102279192B1/ko
Publication of KR20210032113A publication Critical patent/KR20210032113A/ko
Application granted granted Critical
Publication of KR102279192B1 publication Critical patent/KR102279192B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguides (AREA)

Abstract

본 발명은 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조에 관한 것으로, 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조는 일정한 선폭을 가지는 마이크로스트립 선로와 연결되는 제1 테이퍼, 제1 테이퍼와 수직 방향으로 일측에 연결되며, 중앙 영역에 일정한 너비의 빈 공간을 가지는 기판 집적 도파관, 빈 공간 기판 집적 도파관 상에서 제1 테이퍼 방향으로 형성된 복수 개의 비아 홀, 제1 테이퍼에 일직선으로 연결되어 빈 공간 내부에 위치하는 제2 테이퍼, 그리고 제1 테이퍼와 제2 테이퍼의 연결 라인에 이어지는 빈 공간 기판 집적 도파관 일측의 경계면에 형성된 제1 커팅 비아홀 및 제2 커팅 비아홀을 포함한다.

Description

마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조{TRANSITION STRUCTURE BETWEEN MICROSTRIP AND HOLLOW SUBSTRATE INTEGRATED WAVEGUIDE}
마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조에 관한 것이다.
기판 집적 도파관(substrate integrated waveguide, SIW)은 구형 도파관의 저손실 전파 특성을 가지면서 평면형 전송선로 및 능수동소자와의 집적이 용이하여 관련 연구가 활발히 진행되고 있다. 기판 집적 도파관은 인쇄 회로 기판(PRINTED CIRCUIT BOARD, PCB) 공정을 사용하므로 구형 도파관에 비해 부피가 작고 제작비가 저렴하여 대량 생산에 유리하다. 이러한 장점들은 서브 밀리미터파 영역의 응용에 이르기까지 광범위하게 활용되고 있으며, 전력분배기, 전력결합기, 필터, 안테나 등의 다양한 분야에서 연구가 진행되고 있다.
도 1은 기존의 기판 집적 도파관과 빈 공간 기판 집적 도파관을 도시한 예시도이다.
도 1의 (a)와 같이, 기판 집적 도파관은 인쇄 회로 기판에 평행한 두 열의 비아 홀을 주기적으로 배치하여 도파관을 형성하는 것으로, 마이크로스트립 선로에 비해 단위길이 당 손실이 작고 높은 전력 수용 능력을 가진다.
그러나 기판 집적 도파관은 전송 매질로 채워져 있는 유전체의 손실로 인해 구형 도파관에 비해 손실이 크다는 단점이 있다. 이러한 손실 특성을 개선하기 위해 제안된 구조가 도 1의 (b)와 같은 빈 공간 기판 집적 도파관(hollow substrate integrated waveguide, HSIW)이다. 빈 공간 기판 집적 도파관은 기판 집적 도파관에서 가장 큰 손실 요인으로 분류되는 유전체 부분을 제거하고 공기로 대체한 구조로서 유사 구형 도파관을 구현한다.
기판 집적 도파관과 빈 공간 기판 집적 도파관의 전파 모드와 차단 주파수 특성은 구형 도파관의 특성을 따르지만, 이를 평면형 전송선로 및 소자 등과 집적하기 위해서는 불연속을 해결하기 위한 천이 구조(transition)가 필수적이다.
따라서, 효율적으로 HSIW를 마이크로스트립 전송선로로 천이하는 구조가 요구된다.
해결하고자 하는 과제는 평면형 전송선로 및 소자 등과 효율적으로 연결하는 빈 공간 기판 집적 도파관의 천이 구조를 제공하기 위한 것이다.
해결하고자 하는 과제는 경량 및 소형으로 구현되면서 평면형 전송선로에 대해 광대역, 저손실의 천이 특성을 가지는 빈 공간 기판 집적 도파관 구조를 제공하는 것이다.
본 발명의 하나의 실시예에 따른 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조는 일정한 선폭을 가지는 마이크로스트립 선로와 연결되는 제1 테이퍼, 제1 테이퍼와 일측에 연결되며, 중앙 영역에 일정한 너비의 빈 공간을 가지는 빈 공간 기판 집적 도파관, 빈 공간 기판 집적 도파관 부분에서 제1 테이퍼 방향으로 형성된 복수 개의 비아 홀, 제1 테이퍼에 일직선으로 연결되어 상기 빈 공간 내부에 위치하는 제2 테이퍼, 그리고 제1 테이퍼와 제2 테이퍼의 연결 라인에 이어지는 빈 공간 기판 집적 도파관 일측의 경계면에 형성된 제1 커팅 비아홀 및 제2 커팅 비아홀을 포함한다.
제1 커팅 비아홀 및 제2 커팅 비아홀은, 연결 라인을 기준으로 대칭적으로 배치되어 임피던스 부정합 효과를 줄이는 역할을 한다.
제1 커팅 비아홀 및 제2 커팅 비아홀은, 빈 공간 기판 집적 도파관 경계면에서 하나 이상의 C 형 또는 ㄷ 형의 형상으로 형성될 수 있다.
비아홀은 빈 공간 기판 집적 도파관의 일측에서부터 타측까지 평행한 두 열로 일정한 간격마다 배치되며, 두 열의 너비는 빈 공간의 일정한 너비보다 큰 값을 가질 수 있다.
빈 공간 기판 집적 도파관을 위해 구성된 지그 자체 구조를 활용하여 빈 공간 기판 집적 도파관의 상측 및 하측에 위치하는 도체면을 대신할 수 있다.
빈 공간 기판 집적 도파관의 일측과 평행한 타측에는, 일정한 선폭을 가지는 마이크로스트립 선로와 연결되는 제1 테이퍼와 대응되는 제3 테이퍼, 제3 테이퍼에 일직선으로 연결되어 빈 공간 내부에 위치하는 제4테이퍼, 제3 테이퍼와 제4 테이퍼의 연결 라인에 이어지는 빈 공간 기판 집적 도파관 타측의 경계면에 형성된 제3 커팅 비아홀 및 제4 커팅 비아홀이 형성될 수 있다.
본 발명의 하나의 실시예에 따르면 차폐 벽 공정을 제거함으로써 인쇄 회로 기판 공정을 단순화하였으며, 일반적으로 사용되는 구형 도파관에 비해 저 비용으로 생산이 가능하여 경제적으로 효율적이다.
본 발명의 하나의 실시예에 따르면 마이크로스트립-HSIW 천이 구조의 경계면에 커팅 비아홀을 인위적으로 만들어줌으로써 정합 특성을 개선할 수 있다.
본 발명의 하나의 실시예에 따르면 마이크로스트립-HSIW 천이 구조는 평면형 전송선로 및 소자와 연결이 용이하며,　저손실 및 경량의 소형 전송 구조를 요구하는 초고주파 시스템에 유용하게 활용될 수 있다.
도 1은 기존의 기판 집적 도파관과 빈 공간 기판 집적 도파관을 도시한 예시도이다.
도 2는 본 발명의 하나의 실시예에 따른 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조를 나타낸 도면이다.
도 3은 본 발명의 하나의 실시예에 따른 천이 구조의 커팅 비아홀을 나타낸 도면이다.
도 4는 본 발명의 하나의 실시예에 따른 back-to-back 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조가 제작된 실시예를 나타낸 도면이다.
도 5는 본 발명의 하나의 실시예에 따른 back-to-back 마이크로스트립-HSIW 천이 구조의 S 파라미터 시뮬레이션 및 측정 결과를 나타낸 그래프이다.
도 6은 본 발명의 하나의 실시예에 따른 back-to-back 마이크로스트립-HSIW 천이 구조의 공정 오차를 고려한 S 파라미터 시뮬레이션 및 측정에 대한 비교 결과를 나타낸 그래프이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 2는 본 발명의 하나의 실시예에 따른 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조를 나타낸 도면이고, 도 3은 본 발명의 하나의 실시예에 따른 천이 구조의 커팅 비아홀을 나타낸 도면이다.
도 2는 빈 공간 기판 집적 도파관(hollow substrate integrated waveguide, HSIW: 이하에서는 HSIW로 명명함)의 효율적인 활용을 위한 마이크로스트립 선로로의 천이 구조(100)를 나타낸다.
도 2에서와 같이, 중앙 영역에 일정한 너비의 빈 공간을 가지는 기판 집적 도파관(110)에는 일정한 간격마다 동일한 크기로 복수개의 비아홀(120)이 형성되고, 빈 공간 기판 집적 도파관(110)의 일측 경계면에는 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)이 형성된다. 그리고 마이크로스트립 선로(170)에 연결된 제1 테이퍼(150)와 제2 테이퍼(160)의 연결라인에 빈 공간 기판 집적 도파관(110)의 일측 면이 수직 방향으로 연결된다.
여기서, 일정한 선로의 폭(Wms)을 가지는 마이크로스트립 선로(170)와 빈 공간 기판 집적 도파관(110) 사이에 제1 테이퍼(150)가 연결된다. 제1 테이퍼(150)는 마이크로스트립 선로(170)와 연결된 일단의 폭보다 빈 공간 기판 집적 도파관(110)에 연결된 다른 일단의 폭이 크게 형성된다. 그리고 제1 테이퍼(150)는 빈 공간 기판 집적 도파관(110)에 갈수록 해당 폭이 점점 증가하는 형상을 가질 수 있다. 이때 제1 테이퍼(150)는 빈 공간 기판 집적 도파관(110)의 연결 라인까지의 길이(lt,ms)와 연결 라인과 접촉 면에 대한 너비(Wt,ms)를 가진다.
그리고 제1 테이퍼(150)와 빈 공간 기판 집적 도파관(110)의 연결라인에 이어 제2 테이퍼(160)가 빈 공간 기판 집적 도파관(110) 내부의 빈 공간에 위치한다.
제2 테이퍼(160)는 제1 테이퍼(150)와 일직선 상에 위치되며, 빈 공간 기판 집적 도파관(110)의 연결라인에 연결된 일단의 폭보다 빈 공간 기판 집적 도파관(110) 내부에 위치하는 다른 일단의 폭이 작게 형성된다. 그리고 제2 테이퍼(160)는 빈 공간 기판 집적 도파관(110)의 내부에서 해당 폭이 점점 감소하는 형상을 가질 수 있다. 이때 제2 테이퍼(160)는 빈 공간 기판 집적 도파관(110)의 연결 라인까지의 길이(lt)와 연결 라인과 접촉 면에 대한 너비(Wti)를 가진다.
제2 테이퍼(160)의 연결 라인과 접촉 면에 대한 너비(Wti)는 내부 빈 공간에 위치하는 제2 테이퍼(160)의 일단의 너비(
Figure pat00001
)보다 큰 값을 가질 수 있다.
또한, 제1 테이퍼(150)와 연결 라인의 접촉 면에 대한 너비(Wt,ms)와 제2 테이퍼(160)와 연결 라인의 접촉 면에 대한 너비(Wti)는 서로 상이한 값을 가질 수 있으나 반드시 한정되는 것은 아니다.
그리고 제1 테이퍼(150)와 제2 테이퍼(160)의 방향과 수직으로 연결된 빈 공간 기판 집적 도파관(110)의 일측 경계 면에 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)이 형성된다.
제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)은 C 형 또는 ㄷ 형으로 형성되지만 이에 반드시 한정하는 것은 아니다. 특히, 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)을 통해 개선된 임피던스 정합 효과를 제공하지만 반드시 특정 형상으로 한정하는 것은 아니다.
도 3에 도시한 바와 같이, 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)은 연결 라인을 기준으로 양 옆으로 대칭적인 구조를 가진다.
그리고 도 3에는 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)이 각각 2개씩 형성된 것으로 도시하였지만, 반드시 이에 한정하는 것은 아니고 추후에 상황이나 환경에 따라 용이하게 개수가 변경되거나 형태가 변경될 수 있다.
제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)간의 너비(Wir)는 연결 라인과 각각 가장 인접한 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)간의 폭을 의미한다.
그리고 빈 공간 기판 집적 도파관(110)은 연결 라인과 일직선상에서 경계면에 형성된 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)에 각각 직각 방향으로 형성된 라인을 포함하며, 해당 라인의 너비(
Figure pat00002
) 내부에는 빈 공간이 형성된다. 여기서 라인의 너비는 빈 공간의 너비를 의미한다.
그리고 라인에는 일정한 간격(d)마다 일정한 반지름 길이(r)를 가지는 복수개의 비아홀(120)이 형성된다.
이때 복수개의 비아홀(120)은 양쪽 라인방향에 따라 서로 평행하게 형성되며, 빈 공간 기판 집적 도파관(110)의 일측에서부터 타측까지 일정하게 형성된다. 이때, 평행한 비아홀(120)간의 너비(aHSIW)는 빈 공간 너비보다 더 넓은 값을 가진다.
도 2와 도 3은 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조 (100)의 일측만을 도시하고 있지만, 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조(100)의 일측과 평행한 타측에도 일측과 동일한 구조로 형성될 수 있다.
상세하게는 빈 공간 기판 집적 도파관(110)의 일측과 평행한 타측에는 일정한 선폭을 가지는 마이크로스트립 선로와 연결되는 제1 테이퍼(150)와 대응되는 제3 테이퍼와 일직선으로 연결되어 빈 공간 내부에 위치하는 제4 테이퍼와 빈 공간 기판 집적 도파관(110)이 수직으로 연결된다. 그리고 빈 공간 기판 집적 도파관(110)의 타측의 경계면에는 제3 커팅 비아홀 및 제4 커팅 비아홀이 형성되며, 제3 커팅 비아홀 및 제4 커팅 비아홀은 서로 대칭적인 구조를 가진다.
한편, 마이크로스트립-HSIW의 천이 구조에서 설계 변수인 빈 공간 기판 집적 도파관(110)의 연결라인과 맞닿는 제1 테이퍼의 너비(
Figure pat00003
), 제1 테이퍼 길이(lt,ms), 빈 공간 기판 집적 도파관(110)의 연결라인과 맞닿는 제2 테이퍼의 너비(
Figure pat00004
),제2 테이퍼 길이(lt) 그리고 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)간의 너비(
Figure pat00005
)인 설계 변수의 초기값을 설정한다.
먼저 다음 표 1과 같이 설계하고자 하고자 하는 back-to-back 마이크로스트립-HSIW 천이 구조의 설계 목표를 설정한다.
Frequency [GHz] 12 ~ 18
Return Loss [dB] ≥ 15
Insertion Loss [dB] ≤ 0.9
이처럼, 천이 구조의 주파수(Frequency), 반사 손실(Return loss), 삽입 손실(Insertion loss)의 설계 목표가 설정될 수 있다.
이때, 설계하고자 하는 중심 주파수에 기초하여 다음 수학식 1을 통해 제1 테이퍼 길이(lt,ms) 와 상기 제2 테이퍼 길이(lt)의 초기 값이 결정될 수 있다.
Figure pat00006
여기서,
Figure pat00007
는 자유공간에서의 파장이고,
Figure pat00008
는 중심 주파수에서 마이크로스트립 선로의 실효 유전율을 나타낸다.
제1 테이퍼의 길이 값과 제2 테이퍼 길이 값은 중심 주파수에 영향을 준다. 예를 들어, 제1 테이퍼의 길이 값과 제2 테이퍼 길이 값을 크게 하면 중심 주파수가 하향 이동되고, 작게 하면 중심 주파수가 상향 이동할 수 있다.
그리고 다음 수학식 2을 통해 빈 공간 기판 집적 도파관(110)의 연결라인과 맞닿는 제1 테이퍼의 너비 (
Figure pat00009
), 빈 공간 기판 집적 도파관(110)의 연결라인과 맞닿는 제2 테이퍼의 너비(
Figure pat00010
), 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)간의 너비(
Figure pat00011
)의 초기 값이 결정될 수 있다.
Figure pat00012
여기서,
Figure pat00013
은 내부 빈 공간(115)에 위치하는 제2 테이퍼(160)의 일단의 너비,
Figure pat00014
은 빈 공간(115)의 너비를 나타낸다.
빈 공간 기판 집적 도파관(110)의 연결라인과 맞닿는 제1 테이퍼(150)의 너비(
Figure pat00015
), 빈 공간 기판 집적 도파관(110)의 연결라인과 맞닿는 제2 테이퍼(160)의 너비(
Figure pat00016
), 제1 커팅 비아홀(130)과 상기 제2 커팅 비아홀(140)간의 너비(
Figure pat00017
)는 정합도와 대역폭을 결정해주는 변수이다.
이처럼, 설계 변수의 초기값이 결정되면, 시뮬레이션을 통해 설계 대역폭과 반사 손실에 기초하여 최적의 설계 변수 값을 결정할 수 있다.
이때, 시뮬레이션은 연동되는 사용자 단말 또는 서버에 저장된 시뮬레이터를 통해 구동되며, 입력된 설계 변수값에 기초한 마이크로스트립-HSIW의 천이 구조에 대한 S 파라미터를 도출하고 분석하여 제공될 수 있다. 이때, 시뮬레이션은 설계 목표에 가장 적합한 설계 변수 값이 되도록 반복하여 수행할 수 있다.
다음 표 2는 설계 목표에 대응하여 최적화된 설계 변수 값을 나타낸다.
Parameters Value [mm] Parameters Value [mm]
Figure pat00018
 0.5
Figure pat00019
 1.5
Figure pat00020
 0.65
Figure pat00021
 16.8
Figure pat00022
 1.4
Figure pat00023
 15.2
Figure pat00024
 3.2
Figure pat00025
 7.7
Figure pat00026
 1.7
Figure pat00027
 0.4
Figure pat00028
 6.2
이하에서는 다음 도 4를 이용하여 시뮬레이션을 통해 결정된 최적의 설계 변수 값에 기초하여 제작된 back-to-back 마이크로스트립-HSIW 천이 구조(100)를 나타낸다.
도 4는 본 발명의 하나의 실시예에 따른 back-to-back 마이크로스트립-HSIW 천이 구조(100)가 제작된 실시예를 나타낸 도면이다.
도 4의 (a)는 back-to-back 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조(100)의 형상을 나타내고, (b)는 지그로 덮어 구성된 back-to-back 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조(100)를 나타낸다.
도 4의 (a)에 도시한 바와 같이, back-to-back 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조(100)는 중간 영역에 형성된 빈 공간과 일측에 형성된 제1 테이퍼(150)와 제2 테이퍼(160) 그리고 제1 커팅 비아홀(130)과 제2 커팅 비아홀(140)의 구성이 타측에도 동일하게 구성되어 있다.
이때, back-to-back 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조(100)의 크기(reference plane 기준)는 너비가 약 30mm, 길이가 55.5mm와 같은 소형 사이즈로 구현될 수 있다.
도 4의 (a)의 back-to-back 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조(100)는 비아홀(120) 이외에 복수 개의 홀이 형성되며, 여기서 홀은 가공 위치를 쉽고 정확하게 정하기 위한 보조용 기구뿐 아니라 고정구 역할을 의미할 수 있다.
도 4의 (b)와 같이, 지그 자체의 구조를 활용하여 빈 공간 기판 집적 도파관(110)의 상측 및 하측의 도체면을 대체할 수 있다.
다음으로는 도 5 및 도 6을 이용하여 시뮬레이션을 이용한 결과와 실제 측정 결과를 비교하여 back-to-back 마이크로스트립-HSIW 천이 구조의 성능에 대해서 상세하게 설명한다.
시뮬레이션 및 실제 제작된 back-to-back 마이크로스트립-HSIW 천이 구조는 12 mil 두께의 RO4003C를 사용하여 설계하였으며, 설계에 사용된 최적화된 변수의 값은 표 4와 같다. 그리고 커넥터의 삽입 손실을 보정하고, 기준면에서의 천이 구조 특성을 확인하기 위해 TRL(Thru-Reflect-Line) 오차 보정 방법을 사용하였다.
도 5는 본 발명의 하나의 실시예에 따른 back-to-back 마이크로스트립-HSIW 천이 구조의 S 파라미터 시뮬레이션 및 측정 결과를 나타낸 그래프이다.
도 5에 도시한 바와 같이, back-to-back 마이크로스트립-HSIW 천이 구조는 12～18 GHz에서 15 dB 이상의 반사 손실과 0.55±0.2 dB의 삽입 손실 특성을 보이고 있다.
Back-to-back 마이크로스트립-HSIW 천이 구조의 반사 손실은 시뮬레이션에 비해 측정 결과가 약 5 dB 정도 감소하였고, 삽입 손실은 시뮬레이션에 비해 측정 결과가 약 0.05 dB 정도 개선됨을 확인할 수 있다.
　제작된 마이크로스트립-HSIW 천이 구조를 보면 PCB 공정 오차로 인해 제2 테이퍼(160) 부분에 유전체가 남아있는 것을 확인할 수 있고, 그에 따라 설계에 사용한 파라미터 값들과 제작된 값들에서 일부 차이가 있는 것으로 추정하였다.
이러한 공정 오차들을 고려하여 제2 테이퍼(160)의 부분에 PCB 공정 오차를 고려한 구조를 모델링하여 시뮬레이션한 결과가 다음 도 6과 같다.
도 6에 도시한 바와 같이, 공정 오차를 고려한 S 파라미터 시뮬레이션 결과(Fabrication Error)와 실제 측정 결과(Measurement)를 비교하면, 공정 오차를 고려한 시뮬레이션 결과는 측정 결과와 마찬가지로 원래 시뮬레이션 결과에 비해 반사 손실이 약 5 dB 증가하는 특성을 보였다.
이와 같은 제작 결과와 기존 발표 논문들의 제작 결과를 비교하면 다음 표 3과 같다.
Figure pat00029
표 3은 back-to-back 마이크로스트립-HSIW 천이 구조를 기존 발표 논문들(Ref[1], Ref[2])의 제작 결과와 비교한 결과를 나타낸다.
여기서, Ref[1]은 H. Esteban외 4인의 "마이크로스트립 라인에서 빈 기판 집적 도파관으로의 향상된 저반사 천이"의 논문에서 설계된 천이 구조를 의미한다. (H. Esteban, A. Belenguer, J. R. Sanchez, C. Bachiller, and V. E. Boria, "Improved low reflection transition from microstrip line to empty substrate-integrated waveguide," IEEE Microwave and Wireless Component Letters, vol. 27, no. 8, pp. 685-687, Aug. 2017.)
그리고 Ref[2]는 H. Peng 외 3인의 "마이크로스트립과 빈 기판 집적 도파관 사이의 향상된 광대역 천이"의 논문에서 설계된 천이 구조를 의미한다 (H. Peng, X. Xia, J. Dong, and T. Yang, "An improved broadband transition between microstrip and empty substrate integrated waveguide," Microwave and Optical Technology Letters, vol. 58, no. 9, pp. 2227-2231, Sep. 2016.)
표 3과 같이, 동일한 RO4003C 기판을 사용하여 제작한 논문에 비해 본 발명의 back-to-back 마이크로스트립-HSIW 천이 구조의 삽입 손실이 유사 길이의 크기임에도 0.45 dB 개선되었음을 확인할 수 있다. 이는 C-cutting 비아 홀을 활용한 천이 구조의 개선과 더불어 기판 두께의 차이로 인해 50 Ω 마이크로스트립 선로의 선폭(
Figure pat00030
)와 제1 테이퍼의 너비(
Figure pat00031
), 그리고 제2 테이퍼 너비(
Figure pat00032
)의 차이가 상대적으로 적은 것에 의한 것으로 추정할 수 있다.
이처럼, back-to-back 마이크로스트립-HSIW 천이 구조는 12～18 GHz에서 15 dB 이상의 반사 손실과 0.55±0.2 dB의 낮은 삽입 손실 특성을 보였으며, 같은 길이의 back-to-back 마이크로스트립-SIW 천이 구조에 비해 삽입 손실이 약 1 dB 개선됨을 확인하였고, 같은 구조의 기존 논문 결과에 비해서도 약 0.45 dB의 삽입 손실이 개선되었다.
이상에서 본 발명의 바람직한 하나의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조
110: 빈 공간 기판 집적 도파관
120: 비아홀
130: 제1 커팅 비아홀
140: 제2 커팅 비아홀
150: 제1 테이퍼
160: 제2 테이퍼
170: 마이크로스트립 선로

Claims (6)

  1. 일정한 선폭을 가지는 마이크로스트립 선로와 연결되는 제1 테이퍼,
    상기 제1 테이퍼와 일측에 연결되며, 중앙 영역에 일정한 너비의 빈 공간을 가지는 빈 공간 기판 집적 도파관,
    상기 빈 공간 기판 집적 도파관 상에서 상기 제1 테이퍼 방향으로 형성된 복수 개의 비아 홀,
    상기 제1 테이퍼에 일직선으로 연결되어 상기 빈 공간 내부에 위치하는 제2 테이퍼, 그리고
    상기 제1 테이퍼와 제2 테이퍼의 연결 라인에 수직으로 이어지는 상기 빈 공간 기판 집적 도파관 일측의 경계면에 형성된 제1 커팅 비아홀 및 제2 커팅 비아홀을 포함하는 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조
  2. 제1항에서,
    상기 제1 커팅 비아홀 및 제2 커팅 비아홀은,
    상기 연결 라인을 기준으로 대칭적으로 배치되어 개선된 정합 특성을 보이는 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조
  3. 제2항에서,
    상기 제1 커팅 비아홀 및 제2 커팅 비아홀은,
    상기 빈 공간 기판 집적 도파관 경계면에서 하나 이상의 C 형 또는 ㄷ 형의 형상으로 형성되는 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조.
  4. 제2항에서,
    상기 비아홀은
    상기 빈 공간 기판 집적 도파관의 일측에서부터 타측까지 평행한 두 열로 일정한 간격마다 배치되며, 상기 두 열의 너비는 상기 빈 공간의 일정한 너비보다 큰 값을 가지는 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조.
  5. 제2항에서,
    지그 자체 구조를 활용하여 빈 공간 기판 집적 도파관의 상측 및 하측 도체면을 구성하는 마이크로스트립-빈 공간 기판 집적 도파관 천이 구조.
  6. 제1항에서,
    상기 빈 공간 기판 집적 도파관의 일측과 평행한 타측에는,
    일정한 선폭을 가지는 마이크로스트립 선로와 연결되는 상기 제1 테이퍼와 대응되는 제3 테이퍼,
    상기 제3 테이퍼에 일직선으로 연결되어 상기 빈 공간 내부에 위치하는 제4테이퍼,
    상기 제3 테이퍼와 제4 테이퍼의 연결 라인에 이어지는 상기 빈 공간 기판 집적 도파관 타측의 경계면에 형성된 제3 커팅 비아홀 및 제4 커팅 비아홀이 형성되는 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조.
KR1020190113435A 2019-09-16 2019-09-16 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조 Active KR102279192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190113435A KR102279192B1 (ko) 2019-09-16 2019-09-16 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190113435A KR102279192B1 (ko) 2019-09-16 2019-09-16 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조

Publications (2)

Publication Number Publication Date
KR20210032113A true KR20210032113A (ko) 2021-03-24
KR102279192B1 KR102279192B1 (ko) 2021-07-16

Family

ID=75257057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190113435A Active KR102279192B1 (ko) 2019-09-16 2019-09-16 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조

Country Status (1)

Country Link
KR (1) KR102279192B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193323A (zh) * 2021-05-04 2021-07-30 南通大学 一种基于半模基片集成波导的四路不等功分滤波功分器
KR20240016768A (ko) 2022-07-29 2024-02-06 한국전자기술연구원 에어캐비티를 갖는 기판 집적 도파관 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075795A (ko) * 2009-12-29 2011-07-06 이엠와이즈 통신(주) 마이크로스트립 선로와 서스펜디드 스트립선로간 전이구조 및 그 응용 모듈
KR101839045B1 (ko) * 2017-10-18 2018-03-15 엘아이지넥스원 주식회사 밀리미터파 시스템에서의 신호 전송용 구조
US20190207286A1 (en) * 2017-12-30 2019-07-04 Texas Instruments Incorporated Printed circuit board with substrate-integrated waveguide transition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075795A (ko) * 2009-12-29 2011-07-06 이엠와이즈 통신(주) 마이크로스트립 선로와 서스펜디드 스트립선로간 전이구조 및 그 응용 모듈
KR101839045B1 (ko) * 2017-10-18 2018-03-15 엘아이지넥스원 주식회사 밀리미터파 시스템에서의 신호 전송용 구조
US20190207286A1 (en) * 2017-12-30 2019-07-04 Texas Instruments Incorporated Printed circuit board with substrate-integrated waveguide transition

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Microwave Magazine Volume20 Issue3 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193323A (zh) * 2021-05-04 2021-07-30 南通大学 一种基于半模基片集成波导的四路不等功分滤波功分器
CN113193323B (zh) * 2021-05-04 2021-10-29 南通大学 一种基于半模基片集成波导的四路不等功分滤波功分器
KR20240016768A (ko) 2022-07-29 2024-02-06 한국전자기술연구원 에어캐비티를 갖는 기판 집적 도파관 및 그 제조방법

Also Published As

Publication number Publication date
KR102279192B1 (ko) 2021-07-16

Similar Documents

Publication Publication Date Title
CN102496759B (zh) 平面波导、波导滤波器及天线
US20120019335A1 (en) Self compensated directional coupler
CN103348536B (zh) 缝隙天线
EP1665450B1 (en) Transmission line
EP2096904A1 (en) System for interconnecting two substrates each comprising at least one transmission line
US20060158286A1 (en) Defected ground structure for coplanar waveguides
US20180159194A1 (en) Coupling window, dielectric waveguide filter, and resonator assembly
US11837784B2 (en) Metasurface arrangement
CN108172958B (zh) 一种基于共面波导的周期性慢波传输线单元
CN106887661B (zh) 基于集总参数电感加载的慢波基片集成波导
KR100576773B1 (ko) 종단 결합된 ｓｉｒ들을 이용한 마이크로스트립대역통과필터
CN106099274A (zh) 一种缝隙耦合补偿分形缺陷结构的八分之一模基片集成波导滤波器
CN104335414A (zh) 带通滤波器
CN106654497B (zh) 小型化宽带慢波半模基片集成波导耦合器及其设计方法
US20160359215A1 (en) Dielectric Waveguide Filter And Dielectric Waveguide Duplexer
CN108777343A (zh) 基片集成波导传输结构、天线结构及连接方法
KR102279192B1 (ko) 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조
KR101090857B1 (ko) 전이구조를 갖는 기판 집적형 도파관
KR100714451B1 (ko) 유전체 도파관 대 표준 도파관 천이구조
CN113285197B (zh) 三维阻抗网络双面加载的慢波基片集成波导及其设计方法
CN105489988A (zh) 基于半模基片集成波导结构的双通带差分带通滤波器
CN110336103B (zh) 一种频带可调滤波器
Zou et al. Design of an X-band symmetrical window bandpass filter based on substrate integrated waveguide
Che et al. Investigations on propagation and the band broadening effect of ridged rectangular waveguide integrated in a multilayer dielectric substrate
US11050130B1 (en) Dielectric waveguide

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190916

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200818

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210226

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200818

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PG1501 Laying open of application
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20210226

Comment text: Decision to Refuse Application

PX0701 Decision of registration after re-examination

Patent event date: 20210419

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20210326

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20210226

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210713

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210713

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240701

Start annual number: 4

End annual number: 4